CN109244038B - 一种氮化镓基宽摆幅线性化器件及制作方法 - Google Patents

一种氮化镓基宽摆幅线性化器件及制作方法 Download PDF

Info

Publication number
CN109244038B
CN109244038B CN201810811364.6A CN201810811364A CN109244038B CN 109244038 B CN109244038 B CN 109244038B CN 201810811364 A CN201810811364 A CN 201810811364A CN 109244038 B CN109244038 B CN 109244038B
Authority
CN
China
Prior art keywords
layer
electrode
manufacturing
pin diode
algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810811364.6A
Other languages
English (en)
Other versions
CN109244038A (zh
Inventor
马晓华
杨凌
王瑞泽
郝跃
周小伟
祝杰杰
侯斌
宓珉翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201810811364.6A priority Critical patent/CN109244038B/zh
Publication of CN109244038A publication Critical patent/CN109244038A/zh
Application granted granted Critical
Publication of CN109244038B publication Critical patent/CN109244038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种氮化镓基宽摆幅线性化器件的制作方法,包括步骤:刻蚀AlGaN势垒层,在GaN缓冲层上形成PIN二极管制作区域;在刻蚀后的AlGaN势垒层上制作AlGaN/GaN HEMT器件,测试得到AlGaN/GaN HEMT器件的输入阻抗;在PIN二极管制作区域制作PIN二极管,使得PIN二极管的输出阻抗与输入阻抗共轭匹配;在PIN二极管和AlGaN/GaN HEMT器件上制作互联层,得到宽摆幅线性化器件。本发明实施例在功率放大器前加入PIN二极管,既可以实现电路宽摆幅,又可以提高功率放大器的线性度。

Description

一种氮化镓基宽摆幅线性化器件及制作方法
技术领域
本发明属于射频技术领域,具体涉及一种氮化镓基宽摆幅线性化器件及制作方法。
背景技术
无线通信在21世纪得到了迅猛的发展,有限的频谱资源需要承载越来越高的数据流量,并且5G通信需要更高的传输速率,无线通信***的设计和工作将承受巨大的压力。功率放大器是现代无线通信、电子对抗、雷达等电子***发射前端的关键组件之一,在发射***中起着十分重要的作用。基于AlGaN/GaN异质结的高电子迁移率器件(High ElectronMobility Transistor,简称HEMT)在高温器件及大功率微波器件方面有非常好的应用前景,非常适合用于微波功率放大器等微波集成电路。
国内外常见的高效率功率放大器主要有非线性功率放大器、包络跟踪功率放大器以及多级Doherty功率放大器等。通常功率放大器具有较强的非线性,高效率功率放大器尤其严重,非线性的功率放大器会导致信号失真,造成信号干扰。针对高效率功率放大器的非线性问题,通常采用线性化技术。射频预失真和前馈是提高线性度常用的方法,但这些方法需要外加控制电路和信号处理器件,导致电路较复杂、成本较高。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种氮化镓基宽摆幅线性化器件及制作方法。本发明要解决的技术问题通过以下技术方案实现:
本发明实施例提供了一种氮化镓基宽摆幅线性化器件的制作方法,所述宽摆幅线性化器件在包含衬底层(101)、成核层(102)、GaN缓冲层(103)和AlGaN势垒层(104)的样片上制作而成,所述制作方法包括步骤:
S1、刻蚀所述AlGaN势垒层,在所述GaN缓冲层上形成PIN二极管制作区域;
S2、在刻蚀后的所述AlGaN势垒层上制作AlGaN/GaN高电子迁移率晶体管,测试得到所述AlGaN/GaN高电子迁移率晶体管的输入阻抗;
S3、在所述PIN二极管制作区域制作PIN二极管,使得所述PIN二极管的输出阻抗与所述输入阻抗共轭匹配;
S4、在所述PIN二极管和所述AlGaN/GaN高电子迁移率晶体管上制作互联层,得到宽摆幅线性化器件。
在本发明的一个实施例中,步骤S2包括:
S21、在刻蚀后的所述AlGaN势垒层上制作源电极和漏电极,形成源电极欧姆接触和漏电极欧姆接触;
S22、刻蚀所述AlGaN势垒层,制作有源区的电隔离;
S23、在所述源电极、所述漏电极和所述AlGaN势垒层上生长介质层材料,形成介质层;
S24、刻蚀所述介质层,形成凹槽结构;
S25、在所述介质层光刻栅区域,在所述凹槽结构和所述栅区域蒸发栅电极金属,形成栅电极;
S26、在所述AlGaN势垒层、所述源电极、所述漏电极和所述栅电极上淀积保护层材料,形成第一保护层。
S27、测试所述AlGaN/GaN高电子迁移率晶体管的源阻抗,根据所述源阻抗计算所述输入阻抗。
在本发明的一个实施例中,所述栅电极为T形结构。
在本发明的一个实施例中,步骤S3包括:
S31、在所述PIN二极管制作区域依次外延N+层材料、I层材料、P+层材料,依次形成N+层、I层、P+层;
S32、在所述P+层光刻P+电极区域,在所述P+电极区域蒸发电极金属,形成P+层电极;
S33、刻蚀所述P+层和所述I层,形成挖槽结构;
S34、在所述N+层上光刻N+层电极区域,在所述N+层电极区域蒸发电极金属,形成N+层电极;
S35、在所述N+层、所述P+层、所述P+层电极和所述N+层电极上淀积保护层材料,形成第二保护层,得到所述PIN二极管;
S36、在所述PIN二极管上连接微带线(308),使得所述输出阻抗与所述输入阻抗共轭匹配。
在本发明的一个实施例中,步骤S4包括:
S41、在所述第一保护层和所述第二保护层上光刻互联层开孔区,刻蚀所述互联层开孔区的第一保护层、介质层和第二保护层,形成开孔结构;
S42、在所述开孔结构蒸发互联金属,形成互联层,得到宽摆幅线性化器件。
此外,本发明的另一个实施例提供的一种氮化镓基宽摆幅线性化器件,由上述实施例的氮化镓基宽摆幅线性化器件的制作方法制得。
与现有技术相比,本发明的有益效果:
1、本发明的AlGaN/GaN HEMT可在较高频率下保持高输出功率,具有高击穿电压、高热导率和高功率密度等优点,是一种高性能的功率放大器。
2、本发明的PIN二极管可以扩宽器件输入电压的幅度,使电路电压达到宽摆幅;同时可以满足通信信号电磁环境模拟器对谐波和互调分量的指标要求,提高功率放大器的线性度。
3、本发明的AlGaN/GaN HEMT的输入阻抗与PIN二极管的输出阻抗共轭匹配,可使得集成器件负载最大的功率传输,提升集成器件的性能。
4、本发明的宽摆幅线性化器件不需要外加控制器件和信号处理器件,制作过程易于操作,器件结构简单,成本较低。
5、本发明的宽摆幅线性化器件在高频和宽带下都能发挥最佳效应,可以显著改善氮化镓基功率放大器的非线性失真。
附图说明
图1为本发明实施例提供的氮化镓基宽摆幅线性化器件的制作方法流程图;
图2a-图2i为本发明实施例提供的AlGaN/GaN HEMT的制作方法示意图;
图3a-图3f为本发明实施例提供的PIN二极管的制作方法示意图;
图4a-图4b为本发明实施例提供的宽摆幅线性化器件的互联方法示意图;
图5为本发明实施例的氮化镓基宽摆幅线性化器件的结构示意图;
图6为本发明实施例的氮化镓基宽摆幅线性化器件的拓扑电路图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1为本发明实施例提供的氮化镓基宽摆幅线性化器件的制作方法流程图,AlGaN/GaN高电子迁移率晶体管在包括第一衬底层101、成核层102、GaN缓冲层103和AlGaN势垒层104的样片上制作而成,请参见图2a,其中,缓冲层103与势垒层104中间存在二维电子气(Two dimensional electrongas,2DEG)。首先对样片进行清洗,清洗步骤如下:将样片放置在丙酮中超声2min,然后在60℃水浴加热的正胶剥离液中煮10min,随后将样片依次放入丙酮和乙醇中各超声3min,在用去离子水清洗掉残留的丙酮、乙醇后,用HF溶液(HF:H2O=1:5)清洗样片30s,最后用去离子水清洗干净并用超纯氮气吹干。
清洗完毕后,在样片上形成PIN二极管制作区域105:
S1、刻蚀所述AlGaN势垒层104,在所述GaN缓冲层103上形成PIN二极管制作区域105;请参见图2b和图2c,具体步骤如下:
S11、在AlGaN势垒层104上光刻PIN二极管区域:首先,将样片放在200℃热板上烘烤5min;然后,在AlGaN势垒层104上甩光刻胶,转速为3500rpm,完成甩胶后在90℃热板上烘1min;接着,将样片放入光刻机中对电隔离区域内的光刻胶进行曝光;最后,将完成曝光后的样片放入显影液中以移除电隔离区域内的光刻胶,并对样片进行超纯水冲洗和氮气吹干。
S12、利用感应耦合等离子体(inductively coupled plasma,简称ICP)刻蚀工艺刻蚀掉PIN二极管区域的AlGaN势垒层104,形成PIN二极管制作区域105,刻蚀采用的气体Cl2/BCl3,压力为5mTorr,上电极功率为100w,下电极功率为10w,刻蚀时间为40s。
S13、去除刻蚀后的残胶:将完成PIN二极管制作区域105刻蚀的样片依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗,以去除电隔离区域外的光刻胶,然后用去离子水清洗并用氮气吹干,完成PIN二极管制作区域105的制作。
PIN二极管制作区域105制作完成后,制作AlGaN/GaN HEMT,请参见图2a-图2i,图2a-图2i为本发明实施例提供的AlGaN/GaN HEMT的制作方法示意图,具体步骤如下:
S2、在刻蚀后的所述AlGaN势垒层104上制作AlGaN/GaN高电子迁移率晶体管,测试得到所述AlGaN/GaN高电子迁移率晶体管的输入阻抗。
S21、在刻蚀后的所述AlGaN势垒层104上制作源电极201和漏电极202,形成源电极欧姆接触和漏电极欧姆接触;请参见图2d,具体步骤如下:
S211、在AlGaN势垒层104上光刻源电极区域和漏电极区域:首先,将样片放在200℃的热板上烘烤5min;然后,在样片上甩剥离胶,其甩胶厚度为0.35μm,并将样片在温度为200℃的热板上烘5min;接着,在该样片上甩光刻胶,其甩胶厚度为0.77μm,并将样片在90℃热板上烘1min;之后,将样片放入光刻机中对源电极区域和漏电极区域的光刻胶进行曝光;最后,将完成曝光的样片放入显影液中移除源电极区域和漏电极区域的光刻胶和剥离胶,并对其进行超纯水冲洗和氮气吹干。
S212、打底膜:将完成源电极区域和漏电极区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层,处理的时间为5min,该步骤可以大幅度提高电极金属的剥离成品率。
S213、蒸发源电极金属和漏电极金属:将完成等离子去胶的样品放入电子束蒸发台中,待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后,再在AlGaN势垒层104上蒸发欧姆金属,该欧姆金属是由四层金属组成的金属堆栈结构,由下向上依次由Ti、Al、Ni和Au。
S214、剥离源电极区域和漏电极区域外的金属并退火:首先,将完成源电极金属和漏电极金属蒸发的样片在丙酮中浸泡40min以上后进行超声处理;然后,将样片放入温度为60℃的剥离液中水浴加热5min,剥离源电极区域和漏电极区域外的金属;之后,将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min;接着,用超纯水冲洗样片并用氮气吹干;最后,将样片放入快速退火炉中,向退火炉中通入10min氮气,再在氮气气氛中将退火炉温度设为840℃,进行30s的高温退火,以使源电极区域和漏电极区域上欧姆金属下沉至GaN缓冲层,从而形成欧姆金属与异质结沟道之间的欧姆接触,形成源电极201和漏电极202。
S22、刻蚀所述AlGaN势垒层104,制作有源区的电隔离203;请参见图2e,具体步骤如下:
S221、在AlGaN势垒层104上光刻电隔离区域:首先,将样品放在200℃的热板上烘烤5min;然后,进行光刻胶的涂胶和甩胶,其甩胶转速为3500rpm,并将样品放在90℃的热板上烘烤1min;接着,将样品放入光刻机中,通过台面隔离版图对电隔离区域内的光刻胶进行曝光,形成电隔离区域;最后,将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶,并对其进行超纯水冲洗和氮气吹干。
S222、在AlGaN势垒层104上刻蚀电隔离区域,制作有源区的电隔离203:首先,利用ICP刻蚀工艺刻蚀电隔离区域的AlGaN势垒层104,以实现有源区的电隔离203,其总的刻蚀深度为100nm;然后,将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗,移除电隔离区域外的光刻胶;最后,用超纯水冲洗样品并用氮气吹干。
S23、在所述源电极201、所述漏电极202和所述AlGaN势垒层104上生长介质层材料,形成介质层204;请参见图2f,具体步骤如下:
S231、对完成有源区的电隔离203制作的样品进行表面清洗:首先,将样品放入丙酮溶液中超声清洗3min,其超声强度为3.0;然后,将样品放入温度为60℃的剥离液中水浴加热5min;接着,将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min,其超声强度为3.0;最后,用超纯水冲洗样品并用氮气吹干。
S232、在源电极201、漏电极202和AlGaN势垒层104上,利用等离子体增强化学气相沉积(plasmaenhancedchemicalvapordeposition,简称PECVD)工艺生长介质层材料,工艺条件为:采用NH3和SiH4作为反应气体,衬底温度为250℃,反应腔室压力为600mTorr,RF功率为22W,形成介质层204。
具体的,介质层的厚度为60nm-120nm,本发明实施例的介质层厚度为80nm,介质层材料选用SiN。
S24、刻蚀所述介质层204,形成凹槽结构205;请参见图2g,具体步骤如下:
S241、在介质层204上光刻凹槽区域:首先,将样品放在200℃的热板上烘烤5min;然后,在介质层204上进行光刻胶的涂胶和甩胶,甩胶转速为3500r/min,并将样品放在90℃的热板上烘烤1min;接着,将样品放入光刻机中,通过凹槽版图对凹槽区域的光刻胶进行曝光;最后,将完成曝光后的样品放入显影液中以移除凹槽区域内的光刻胶,并对其进行超纯水冲洗和氮气吹干。
S242、利用ICP刻蚀工艺移除凹槽区域内的SiN介质层204,刻蚀条件为:反应气体为CF4和O2,反应腔室压力为10mTorr,上电极和下电极的射频功率分别为100W和10W,刻蚀的深度为60nm至AlGaN势垒层104,形成凹槽结构205。
S25、在所述介质层204光刻栅区域,在所述凹槽结构205和所述栅区域蒸发栅电极金属,形成栅电极206;请参见图2h,具体步骤如下:
S251、在介质层204上光刻T形栅区域:首先,将样品放在200℃的热板上烘烤5min;然后,进行光刻胶的涂胶和甩胶,其甩胶转速为3500r/min,并将样品放在90℃的热板上烘烤1min;接着,将样品放入光刻机中,通过已制定好的栅版图对栅区域的光刻胶进行曝光;最后,将完成曝光后的样品放入显影液中以移除栅区域内的光刻胶,并对其进行超纯水冲洗和氮气吹干。
S252、蒸发栅电极金属:将完成栅区域刻蚀的样品放入电子束蒸发台中,待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后,再在栅电极区域以外的光刻胶上蒸发栅电极金属,该栅电极金属是由三层金属组成的金属堆栈结构,由下向上依次由Ni、Au和Ni。
S253、剥离金属:将完成栅电极金属蒸发的样片在丙酮中浸泡40min以上后进行超声处理;然后将样片放入温度为60℃的剥离液中水浴加热5min;接着,将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min;最后,用超纯水冲洗样片并用氮气吹干,完成栅电极206的制作。
具体的,栅电极206的栅长范围为0.2μm-0.5μm,本发明实施例的栅电极206栅长为0.5μm,栅宽为100μm。
S26、在所述AlGaN势垒层104、所述源电极201、所述漏电极202和所述栅电极206上淀积保护层材料,形成第一保护层207;请参见图2i,具体步骤如下:
S261、对完成栅电极206制作的样品进行表面清洗:首先,将样品放入丙酮溶液中超声清洗3min,超声强度为3.0;然后,将样品放入温度为60℃的剥离液中水浴加热5min;接着,将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min,超声强度为3.0;最后,用超纯水冲洗样品并用氮气吹干。
S262、利用PECVD工艺生长保护层材料,采用的工艺条件为:气体采用2%的SiH4、He、N2O,气体流量分别为100sccm、100sccm、90sccm,沉积温度为300℃,反应腔室压力为900mTorr,RF功率为70W,直流偏压24V,反应时间为6min,完成第一保护层207的制作,得到AlGaN/GaN高电子迁移率晶体管。
具体的,本发明实施例采用的保护层材料为SiO2,保护层207的厚度为200nm。
S27、测试所述AlGaN/GaN高电子迁移率晶体管的源阻抗,根据所述源阻抗计算所述输入阻抗。
S271、在使用***前,进行***校准:首先利用矢量网络分析仪进行In-Situ***校准,同时保证输入端和输出端的测试参考面在被测器件处。
S272、利用负载牵引***对制得器件进行源牵引:对制得栅长0.5μm、栅宽100μm的器件在频率为5.5GHz,漏压偏置30V进行源牵引,测得源阻抗为Zs=r0+jxΩ,即可知测得AlGaN/GaN HEMT的输入阻抗Zl=r0-jxΩ。
本发明实施例的AlGaN/GaN HEMT可在较高频率下保持高输出功率,具有高击穿电压、高热导率和高功率密度等优点,是一种高性能的功率放大器。
实施例二
请参见图3a-图3f,图3a-图3f为本发明实施例提供的PIN二极管的制作方法示意图。
根据已测得AlGaN/GaN HEMT器件的输入阻抗,由两者阻抗共轭匹配可知PIN二极管的输出阻抗为Zd=r1+jxΩ,由输出阻抗可以推算出PIN二极管的结电容,由结电容得知PIN二极管的尺寸和掺杂浓度影响其大小,从而影响PIN二极管的输出阻抗,因此,通过控制PIN二极管的尺寸和掺杂浓度来制作PIN二极管。
PIN二极管的制备步骤如下:
S31、在所述PIN二极管制作区域105依次外延N+层材料、I层材料、P+层材料,依次形成N+层301、I层302、P+层303;请参见图3a,具体步骤如下:
利用分子束外延(Molecular beam epitaxy,简称MBE)设备在PIN二极管制作区域依次生长高浓度掺杂的GaN,形成N+层301;未掺杂的GaN,形成I层302;高浓度掺杂的GaN,形成P+层303;其中,N+层301的掺杂浓度为1×1016cm-3~1×1018cm-3,掺杂元素为Si,厚度为10μm~40μm;I层302的厚度为20μm~70μm;P+层303的掺杂浓度为1×1019cm-3~1×1020cm-3,掺杂元素为Mg,厚度为1μm~10μm。
S32、在所述P+层303光刻P+电极区域,在所述P+电极区域蒸发电极金属,形成P+层电极304;请参见图3b,具体步骤如下:
S321、在P+层303上光刻电极区域:首先,将样片放在200℃的热板上烘烤5min;然后,在P+层303上甩剥离胶,其甩胶厚度为0.35μm,并将样片在温度为200℃的热板上烘5min;接着,在剥离胶上甩光刻胶,其甩胶厚度为0.77μm,并将样片在90℃热板上烘1min;之后,将样片放入光刻机中对P+层电极区域的光刻胶进行曝光;最后,将完成曝光的样片放入显影液中移除P+层电极区域的光刻胶和剥离胶,并对其进行超纯水冲洗和氮气吹干。
S322、打底膜:将完成P+层电极区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层,其处理的时间为5min,该步骤大幅度提高剥离P+层电极区域外金属的成品率。
S323、蒸发P+层电极金属:将完成等离子去胶的样品放入电子束蒸发台中,待电子束蒸发台的反应腔室真空度达到2×10-6Torr后,再在P+层303上的光刻胶上利用电子束蒸发技术(E-beam)蒸发电极欧姆金属,该欧姆金属是由四层金属组成的金属堆栈结构,由下向上依次为Ti、Al、Ni和Au。
S324、剥离金属及退火:首先,将完成P+层电极金属蒸发的样片在丙酮中浸泡40min以上后进行超声处理;然后,将样片放入温度为60℃的剥离液中水浴加热5min;之后,将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min;接着,用超纯水冲洗样片并用氮气吹干;最后,将样片放入快速退火炉中,向退火炉中通入10min氮气,再在氮气气氛中将退火炉温度设为830℃,进行30s的高温退火,以使P+层303电极区域上欧姆金属下沉,从而形成欧姆金属与P+层303之间的欧姆接触,完成P+层电极304的制作。
S33、刻蚀所述P+层303和所述I层302,形成挖槽结构305;请参见图3c,具体步骤如下:
S331、在P+层303上光刻凹槽区域:首先,将样品放在200℃的热板上烘烤5min;然后,在P+层303上进行光刻胶的涂胶和甩胶,其甩胶转速为3500r/min,并将样品放在90℃的热板上烘烤1min;接着,将样品放入光刻机中,通过已制好的版图对挖槽区域的光刻胶进行曝光;最后,将完成曝光后的样品放入显影液中以移除挖槽区域内的光刻胶,并对其进行超纯水冲洗和氮气吹干。
S332、利用ICP刻蚀工艺移除挖槽区域内的P+层303和I层302,形成挖槽结构305。刻蚀条件为:反应气体为Cl2,反应腔室压力为5mTorr,上电极和下电极的射频功率分别为100W和10W。
S34、在所述N+层301上光刻N+层电极区域,在所述N+层电极区域蒸发电极金属,形成N+层电极306,得到PIN二极管;请参见图3d,具体步骤如下:
S341、在N+层301上光刻电极区域:首先,将样片放在200℃的热板上烘烤5min;然后,在样片上甩剥离胶,甩胶厚度为0.35μm,并将样片在温度为200℃的热板上烘5min;接着,在剥离胶上甩光刻胶,甩胶厚度为0.77μm,并将样片在90℃热板上烘1min;之后,将样片放入光刻机中对N+层电极区域的光刻胶进行曝光;最后,将完成曝光的样片放入显影液中移除N+层电极区域的光刻胶和剥离胶,并对其进行超纯水冲洗和氮气吹干。
S342、打底膜:将完成N+层电极区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层,处理时间为5min,该步骤可以大幅度提高剥离欧姆金属的成品率。
S343、蒸发N+层电极金属:将完成等离子去胶的样品放入电子束蒸发台中,待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后,再在电极区域的N+层上以及N+层电极区域外的光刻胶上利用E-beam蒸发欧姆金属,该欧姆金属是由四层金属组成的金属堆栈结构,从下向上依次为Ti、Al、Ni和Au。
S344、剥离金属及退火:首先,将完成N+电极金属蒸发的样片在丙酮中浸泡40min以上后进行超声处理;然后,将样片放入温度为60℃的剥离液中水浴加热5min;之后,将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min;接着,用超纯水冲洗样片并用氮气吹干;最后,将样片放入快速退火炉中,向退火炉中通入10min氮气,再在氮气气氛中将退火炉温度设为830℃,进行30s的高温退火,以使N+层电极区域上欧姆金属下沉,从而形成欧姆金属与N+层301之间的欧姆接触,完成N+层电极306制作。
S35、在所述N+层301、所述P+层303、所述P+层电极304和所述N+层电极306上淀积保护层材料,形成第二保护层307;请参见图3e,具体步骤如下:
S351、对完成N+层电极306制作的样品进行表面清洗:首先,将样品放入丙酮溶液中超声清洗3min,超声强度为3.0;然后,将样品放入温度为60℃的剥离液中水浴加热5min;接着,将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min,超声强度为3.0;最后,用超纯水冲洗样品并用氮气吹干。
S352、利用PECVD工艺生长200nm的SiN,形成第二保护层307。采用的工艺条件为:气体为2%SiH4/N2、NH3、N2和He,气体流量分别为200sccm、2sccm、0sccm、200sccm,压强为600mTorr,温度为250℃,功率为22W。
S36、在所述PIN二极管上连接微带线209,使得所述输出阻抗与所述输入阻抗共轭匹配。请参见图3f,具体步骤如下:
根据PIN二极管的输出阻抗得到结电容,由结电容计算得出PIN二极管的输出虚部阻抗,再利用微带线308将PIN二极管的输出虚部阻抗由容性阻抗变为感性阻抗,其中微带线阻抗为
Figure GDA0003065242740000151
因此,在PIN二极管上连接微带线,使得AlGaN/GaN HEMT的输入阻抗与PIN二极管的输出阻抗共轭匹配。
本发明实施例的PIN二极管可以扩宽器件输入电压的幅度,使电路电压达到宽摆幅;同时可以满足通信信号电磁环境模拟器对谐波和互调分量的指标要求,提高功率放大器的线性度。
宽摆幅是指:在现有技术中,半导体器件的电压输入范围相对较窄,而本发明实施例的PIN二极管可以使得半导体器件的电压输入范围增大,扩宽输入电压的幅度,使电路电压实现宽摆幅。
本发明实施例的AlGaN/GaN HEMT的输入阻抗与PIN二极管的输出阻抗共轭匹配,可使得集成器件负载最大的功率传输,提升集成器件的性能。
实施例三
请参见图4a-图4b,图4a-图4b为本发明实施例提供的宽摆幅线性化器件的互联方法示意图,具体步骤如下:
S41、在所述第一保护层207和所述第二保护层307上光刻互联层开孔区,刻蚀所述互联层开孔区的第一保护层207、介质层204和第二保护层307,形成开孔结构501;请参见图4a,具体步骤如下:
S411、在第一保护层207和第二保护层307光刻金属互联层开孔区:首先,将样品放在200℃的热板上烘烤5min;然后,在第一保护层207和第二保护层307上进行光刻胶的涂胶和甩胶,甩胶转速为3500r/min,并将样品放在90℃的热板上烘烤1min;接着,将样品放入光刻机中,通过互联开孔版图对金属互联层开孔区域内的光刻胶进行曝光;最后,将完成曝光后的样品放入显影液中以移除互联开孔区域内的光刻胶,并对其进行超纯水冲洗和氮气吹干。
S412、利用ICP刻蚀工艺在先移除PIN二极管互联开孔区域内的200nm厚的SiN第二保护层307,再刻蚀掉AlGaN/GaN HEMT的200nm厚的SiO2第一保护层207和介质层204,形成开孔结构501。
S42、在所述开孔结构蒸发互联金属,形成互联层502,得到宽摆幅线性化器件;请参见图4b,具体步骤如下:
S421、在开孔结构501蒸发互联金属,使得PIN二极管的N+层电极306与AlGaN/GaNHEMT的栅电极206互联:首先,将有开孔结构501的样品放入等离子去胶机中进行底膜处理,处理时间为5min;然后,将样品放入电子束蒸发台中,待电子束蒸发台的反应腔室真空度达到2×10-6Torr后,在开孔结构501上蒸发互联金属,该互联金属是由两层金属组成的金属堆栈结构,从下向上依次为Ti和Au;接着,对完成互联金属蒸发的样品进行剥离,以移除金属互联层区域外的互联金属、光刻胶和剥离胶;最后,用超纯水冲洗样品并用氮气吹干,完成金属互联层502的制作,得到宽摆幅线性化器件。
本发明实施例的宽摆幅线性化器件不需要外加控制器件和信号处理器件,制作过程易于操作,器件结构简单,成本较低。
本发明实施例的宽摆幅线性化器件在高频和宽带下都能发挥最佳效应,可以显著改善氮化镓基功率放大器的非线性失真。
实施例四
请参见图5,图5为本发明实施例的氮化镓基宽摆幅线性化器件的结构示意图,包括衬底层101、位于衬底层101上成核层102、位于衬底层102上的GaN缓冲层103、位于GaN缓冲层103上的AlGaN势垒层104、位于AlGaN势垒层104上的AlGaN/GaN高电子迁移率晶体管、位于GaN缓冲层103上且位于PIN二极管制作区域105的PIN二极管。
其中,AlGaN/GaN高电子迁移率晶体管包括:位于AlGaN势垒层104两端的源电极201和漏电极202,位于源电极201、漏电极202、AlGaN势垒层104上的介质层204,位于AlGaN势垒层104上的栅电极206,位于介质层204、栅电极206上的第一保护层207,AlGaN势垒层104上的有源区进行了有源区的电隔离203,栅电极206为T形结构,T形结构的下半部分嵌入介质层204和AlGaN势垒层204,T形结构的上半部分覆盖在介质层204及T形结构下半部分上。
PIN二极管包括:位于GaN缓冲层103上的N+层301、位于N+层301上的I层302、位于I层302上的P+层303,位于P+层303上的P+层电极304,位于N+层301一端的N+层电极306,覆盖在N+层301、P+层303、P+层电极304和N+层电极306上的第二保护层307,与P+层电极304相连的微带线308。
PIN二极管的N+电极306与AlGaN/GaN高电子迁移率晶体管的栅电极206通过互联层402相连,形成宽摆幅线性化器件。
本发明实施例的PIN二极管可以扩宽器件输入电压的幅度,使电路电压达到宽摆幅;同时可以满足通信信号电磁环境模拟器对谐波和互调分量的指标要求,提高功率放大器的线性度。
本发明实施例的宽摆幅线性化器件不需要外加控制器件和信号处理器件,制作过程易于操作,器件结构简单,成本较低;在高频和宽带下都能发挥最佳效应,可以显著改善氮化镓基功率放大器的非线性失真。
请参见图6,图6为本发明实施例的氮化镓基宽摆幅线性化器件的拓扑电路图。其中,L是电感,D1是PIN二极管,G是栅电极,D是漏电极,S是源电极。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (6)

1.一种氮化镓基宽摆幅线性化器件的制作方法,其特征在于,所述宽摆幅线性化器件在包含衬底层(101)、成核层(102)、GaN缓冲层(103)和AlGaN势垒层(104)的样片上制作而成,所述制作方法包括:
S1、刻蚀所述AlGaN势垒层(104),在所述GaN缓冲层(103)上形成PIN二极管制作区域(105);
S2、在刻蚀后的所述AlGaN势垒层(104)上制作AlGaN/GaN高电子迁移率晶体管,测试得到所述AlGaN/GaN高电子迁移率晶体管的输入阻抗;
S3、通过控制PIN二极管的尺寸和PIN二极管中N+层(301)、I层(302)、P+层(303)的掺杂浓度在所述PIN二极管制作区域(105)制作PIN二极管,并在所述PIN二极管上连接微带线(308),使得所述PIN二极管的输出阻抗与所述输入阻抗共轭匹配;
S4、在所述PIN二极管和所述AlGaN/GaN高电子迁移率晶体管上制作互联层(402),得到宽摆幅线性化器件。
2.如权利要求1所述的制作方法,其特征在于,步骤S2包括:
S21、在刻蚀后的所述AlGaN势垒层(104)上制作源电极(201)和漏电极(202),形成源电极欧姆接触和漏电极欧姆接触;
S22、刻蚀所述AlGaN势垒层(104),制作有源区的电隔离(203);
S23、在所述源电极(201)、所述漏电极(202)和所述AlGaN势垒层(104)上生长介质层材料,形成介质层(204);
S24、刻蚀所述介质层(204),形成凹槽结构(205);
S25、在所述介质层(204)光刻栅区域,在所述凹槽结构(205)和所述栅区域蒸发栅电极金属,形成栅电极(206);
S26、在所述AlGaN势垒层(104)、所述源电极(201)、所述漏电极(202)和所述栅电极(206)上淀积保护层材料,形成第一保护层(207),得到所述AlGaN/GaN高电子迁移率晶体管;
S27、测试所述AlGaN/GaN高电子迁移率晶体管的源阻抗,根据所述源阻抗计算所述输入阻抗。
3.如权利要求2所述的制作方法,其特征在于,所述栅电极(206)为T形结构。
4.如权利要求2所述的制作方法,其特征在于,步骤S3包括:
S31、在所述PIN二极管制作区域(105)外延N+层材料、I层材料和P+层材料,依次形成所述N+层(301)、所述I层(302)、所述P+层(303);
S32、在所述P+层(303)光刻P+电极区域,在所述P+电极区域蒸发电极金属,形成P+层电极(304);
S33、刻蚀所述P+层(303)和所述I层(302),形成挖槽结构(305);
S34、在所述N+层(301)上光刻N+层电极区域,在所述N+层电极区域蒸发电极金属,形成N+层电极(306);
S35、在所述N+层(301)、所述P+层(303)、所述P+层电极(304)和所述N+层电极(306)上淀积保护层材料,形成第二保护层(307),得到所述PIN二极管;
S36、在所述PIN二极管上连接所述微带线(308),使得所述输出阻抗与所述输入阻抗共轭匹配。
5.如权利要求4所述的制作方法,其特征在于,步骤S4包括:
S41、在所述第一保护层(207)和所述第二保护层(307)上光刻互联层开孔区,刻蚀所述互联层开孔区的第一保护层(207)、介质层(204)和第二保护层(307),形成开孔结构(401);
S42、在所述开孔结构(401)蒸发互联金属,形成互联层(402),得到宽摆幅线性化器件。
6.一种氮化镓基宽摆幅线性化器件,其特征在于,由如权利要求1-5中任一项所述的方法制得。
CN201810811364.6A 2018-07-23 2018-07-23 一种氮化镓基宽摆幅线性化器件及制作方法 Active CN109244038B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810811364.6A CN109244038B (zh) 2018-07-23 2018-07-23 一种氮化镓基宽摆幅线性化器件及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810811364.6A CN109244038B (zh) 2018-07-23 2018-07-23 一种氮化镓基宽摆幅线性化器件及制作方法

Publications (2)

Publication Number Publication Date
CN109244038A CN109244038A (zh) 2019-01-18
CN109244038B true CN109244038B (zh) 2021-08-13

Family

ID=65072853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810811364.6A Active CN109244038B (zh) 2018-07-23 2018-07-23 一种氮化镓基宽摆幅线性化器件及制作方法

Country Status (1)

Country Link
CN (1) CN109244038B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101692438A (zh) * 2009-10-19 2010-04-07 中国电子科技集团公司第五十五研究所 磷化铟基共振遂穿二极管与高电子迁移率晶体管单片集成制造方法
CN104900747A (zh) * 2015-06-24 2015-09-09 成都嘉石科技有限公司 基于GaN的光电集成器件及其制备方法、外延结构
CN107393959A (zh) * 2017-07-07 2017-11-24 西安电子科技大学 基于自对准栅的GaN超高频器件及制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101692438A (zh) * 2009-10-19 2010-04-07 中国电子科技集团公司第五十五研究所 磷化铟基共振遂穿二极管与高电子迁移率晶体管单片集成制造方法
CN104900747A (zh) * 2015-06-24 2015-09-09 成都嘉石科技有限公司 基于GaN的光电集成器件及其制备方法、外延结构
CN107393959A (zh) * 2017-07-07 2017-11-24 西安电子科技大学 基于自对准栅的GaN超高频器件及制作方法

Also Published As

Publication number Publication date
CN109244038A (zh) 2019-01-18

Similar Documents

Publication Publication Date Title
CN111430456B (zh) 基于跨导补偿法的类Fin侧墙调制的HEMT器件及其制备方法
Cho et al. High power density AlGaAs/InGaAs/GaAs PHEMTs using an optimised manufacturing process for Ka-band applications
CN107170822B (zh) 基于负电容介质的GaN基凹槽绝缘栅增强型高电子迁移率晶体管
CN106847895B (zh) 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN110164976A (zh) 应变型氧化镓mosfet器件结构及制备方法
CN113594226A (zh) 一种基于平面纳米线沟道的高线性hemt器件及制备方法
CN109244038B (zh) 一种氮化镓基宽摆幅线性化器件及制作方法
CN110504316B (zh) 具有分割子器件的GaN高电子迁移率晶体管及制造方法
CN109216331B (zh) 一种基于pin二极管的毫米波预失真集成电路及制作方法
CN107302022A (zh) 低损伤表面处理高效率器件及其制作方法
WO2019218907A1 (zh) 基于二维电子气调控背栅的二维材料晶体管、制法和应用
CN109904227B (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN110752162B (zh) 基于x波段氮化镓预失真集成电路及制作方法
CN113555430B (zh) 一种通过渐变栅实现多阈值调制技术的hemt器件及制备方法
CN114361032A (zh) 一种低接触电阻型GaN基器件及其制作方法
CN114784096A (zh) GaN基高电子迁移率晶体管、欧姆金属电极及其制备方法
CN109216332B (zh) 一种基于肖特基二极管的毫米波线性化方法
Kim et al. GaN MIS-HEMT PA MMICs for 5G mobile devices
CN110752185B (zh) 一种基于氮化镓的宽摆幅双向限幅电路及其制备方法
CN102306626B (zh) 半导体异质结场效应晶体管栅结构的制备方法
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
CN112466925A (zh) 一种低射频损耗的硅基氮化镓射频功率器件及其制备方法
Xu et al. Non-ebeam AlGaN/GaN HEMTs with $ f_ {\max} $ of 206 GHz for Mass Production
Kumazaki et al. High-Efficiency 250-320GHz Power Amplifiers Using InP-Based Metal-Oxide-Semiconductor High-Electron-Mobility Transistors
CN109216283B (zh) 一种基于肖特基二极管的毫米波过保护电路及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant