CN109216454A - 纳米线晶体管及其形成方法 - Google Patents

纳米线晶体管及其形成方法 Download PDF

Info

Publication number
CN109216454A
CN109216454A CN201710550773.0A CN201710550773A CN109216454A CN 109216454 A CN109216454 A CN 109216454A CN 201710550773 A CN201710550773 A CN 201710550773A CN 109216454 A CN109216454 A CN 109216454A
Authority
CN
China
Prior art keywords
layer
nano
gate structure
side wall
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710550773.0A
Other languages
English (en)
Inventor
唐粕人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710550773.0A priority Critical patent/CN109216454A/zh
Publication of CN109216454A publication Critical patent/CN109216454A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种纳米线晶体管及其形成方法，其中，所述形成方法包括：提供衬底；在所述衬底上形成组合结构，所述组合结构包括一个或多个层叠设置的组合层，所述组合层包括位于所述衬底上的牺牲层和位于所述牺牲层上的沟道层，所述沟道层和牺牲层的材料不相同；对所述组合结构侧壁的牺牲层进行刻蚀，在所述组合结构侧壁表面形成凹陷；在所述凹陷暴露出的牺牲层表面形成隔离层；形成所述隔离层之后，在所述组合结构两侧的衬底上形成源漏掺杂层，所述源漏掺杂层与所述牺牲层之间具有所述隔离层；形成源漏掺杂层之后，去除剩余的牺牲层；形成包围所述沟道层的栅极结构。所形成的晶体管能够降低寄生电容，改善晶体管性能。

Description

纳米线晶体管及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种纳米线晶体管及其形成方法。
背景技术
随着半导体技术的发展，半导体器件的特征尺寸不多缩小。在器件尺寸进入深亚微米尺寸后，短沟道效应成为传统平面晶体管持续小型化的障碍。这源于栅极控制能力的下降，同时漏极对体电势的影响越来越大。
纳米线晶体管(NWFET)有望解决这一问题。一方面，小的沟道厚度和宽度使纳米线晶体管的栅极更靠近沟道的各个部分，有助于晶体管栅极能力的增强，而且纳米线晶体管大多采用围栅结构，栅极从各个方向对沟道进行调制，能够进一步增强调制能力，改善阈值特性。因此，纳米线晶体管能够抑制短沟道效应，缩小晶体管尺寸。另一方面，纳米线晶体管利用自身的细沟道和围栅结构改善栅极调节能力和抑制短沟道效应，缓解了减薄栅介质层厚度的要求，能够减小栅极漏电流。
然而，现有技术形成的纳米线晶体管的栅极与源漏掺杂层之间的距离较小，导致栅极与源漏掺杂层之间的寄生电容较大，使纳米线晶体管的性能较差。
发明内容
本发明解决的问题是提供一种纳米线晶体管及其形成方法，能够降低栅极与源漏掺杂层之间的寄生电容，改善纳米线晶体管的性能。
为解决上述问题，本发明技术方案提供一种纳米线晶体管的形成方法，包括：提供衬底；在所述衬底上形成组合结构，所述组合结构包括一个或多个层叠设置的组合层，所述组合层包括位于所述衬底上的牺牲层和位于所述牺牲层上的沟道层，所述沟道层和牺牲层的材料不相同；对所述组合结构侧壁的牺牲层进行刻蚀，在所述组合结构侧壁表面形成凹陷；在所述凹陷暴露出的牺牲层表面形成隔离层；形成所述隔离层之后，在所述组合结构两侧的衬底上形成源漏掺杂层，所述源漏掺杂层与所述牺牲层之间具有所述隔离层；形成源漏掺杂层之后，去除剩余的牺牲层；去除剩余的牺牲层之后，形成包围所述沟道层的栅极结构。
可选的，形成栅极结构之前，在所述组合结构侧壁和顶部表面形成伪栅极结构，所述伪栅极结构侧壁表面具有侧墙；形成所述组合结构、伪栅极结构和侧墙的步骤包括：在所述衬底上形成初始组合结构，所述初始组合结构包括单个或多个层叠设置的初始组合层，所述初始组合层包括位于所述衬底上的初始牺牲层以及位于所述初始牺牲层上的初始沟道层；形成横跨所述初始组合结构的伪栅极结构，所述伪栅极结构覆盖所述初始组合结构部分侧壁和顶部表面；形覆盖所述伪栅极结构侧壁的侧墙；以所述伪栅极结构和侧墙为掩膜对所述初始组合结构进行刻蚀至暴露出所述衬底表面，形成组合结构；形成栅极结构之前，所述形成方法还包括：在所述源漏掺杂层和衬底上形成介质层，所述介质层覆盖所述伪栅极结构侧壁；去除所述伪栅极结构，在所述介质层中形成栅极开口；所述栅极结构位于所述栅极开口中。
可选的，所述侧墙的厚度大于或等于所述凹陷的深度，所述凹陷的深度为所述凹陷在垂直于所述组合结构侧壁方向上的尺寸。
可选的，所述侧墙的宽度为2nm～20nm；所述凹陷的深度为2nm～20nm。
可选的，对所述组合结构侧壁的牺牲层进行刻蚀的工艺包括湿法刻蚀工艺或各向同性干法刻蚀工艺。
可选的，形成所述隔离层的步骤包括：在所述凹陷暴露出的牺牲层表面，以及所述沟道层侧壁表面形成初始隔离层；形成所述初始隔离层之后，在所述凹陷中形成掩膜层；形成掩膜层之后，对所述初始隔离层进行刻蚀，去除所述沟道层侧壁表面的初始隔离层，形成隔离层。
可选的，形成所述源漏掺杂层之前，还包括：去除所述掩膜层。
可选的，所述掩膜层与所述初始隔离层的材料相同；通过同一工艺去除所述掩膜层和所述沟道层侧壁表面的初始隔离层。
可选的，所述掩膜层与所述初始隔离层的材料不相同；去除所述沟道层侧壁表面的初始隔离层之后，去除所述掩膜层。
可选的，去除所述沟道层侧壁表面的初始隔离层的工艺包括：各向同性干法刻蚀工艺或湿法刻蚀工艺中的一种或两种组合。
可选的，所述掩膜层和隔离层的材料为含硅的化合物，所述含硅的化合物包括氮元素、氧元素或碳元素中的一种或多种组合。
可选的，形成所述掩膜层的步骤包括：形成覆盖所述初始隔离层表面的初始掩膜层，所述初始掩膜层完全填充所述凹陷中的初始隔离层围成的间隙；去除覆盖所述沟道层侧壁的初始掩膜层，形成掩膜层。
可选的，去除所述沟道层侧壁的初始隔离层表面的初始掩膜层的工艺包括各向同性干法刻蚀工艺和湿法刻蚀工艺中的一种或两种组合。
可选的，所述掩膜层的厚度为3nm～10nm；所述隔离层的厚度为1nm～4nm。
可选的，形成所述隔离层的步骤包括：形成覆盖所述凹陷暴露出的牺牲层表面和所述沟道层侧壁表面的初始隔离层，所述初始隔离层完全填充所述凹陷；去除覆盖所述沟道层侧壁的初始隔离层，形成隔离层。
相应的，本发明技术方案还提供一种纳米线晶体管，包括：衬底；位于所述衬底上的沟道层和栅极结构，所述栅极结构包围所述沟道层；位于所述栅极结构和沟道层两侧衬底上的源漏掺杂层，所述源漏掺杂层与所述沟道层接触；位于所述源漏掺杂层与所述栅极结构之间的隔离层。
可选的，所述源漏掺杂层与所述栅极结构之间具有凹陷，所述隔离层位于所述凹陷暴露出的栅极结构和沟道层表面。
可选的，所述隔离层与所述源漏掺杂层之间具有空隙。
可选的，所述隔离层的材料为含硅的化合物，所述含硅的化合物包括氮元素、氧元素或碳元素中的一种或多种组合。
可选的，所述凹陷的深度为所述凹陷在垂直于所述栅极结构侧壁方向上的尺寸；所述凹陷的深度为2nm～20nm。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的纳米线晶体管的形成方法中，所述源漏掺杂层与所述牺牲层之间具有所述隔离层，则所述源漏掺杂层与所述栅极结构之间具有隔离层。所述隔离层能够增加所述栅极结构与源漏掺杂层之间的间距，从而能够降低所述栅极结构和源漏掺杂层之间的寄生电容，进而能够改善所形成纳米线晶体管的性能。
进一步，形成所述隔离层之后，去除所述掩膜层，能够使所述源漏掺杂层与栅极结构之间形成空隙。由于空气的介电常数较小，所述空隙能够降低栅极结构与源漏掺杂层之间的寄生电容，从而改善所形成半导体结构的性能。
进一步，所述凹陷在垂直于所述沟道层侧壁方向上的尺寸小于或等于所述侧墙的厚度，则所述侧墙能够完全覆盖所述凹陷在沿所述栅极结构延伸方向的两端，从而所述侧墙、隔离层和源漏掺杂层能够形成封闭的空隙。因此，在后续形成介质层和栅极结构的过程中，介质层材料和栅极结构材料不容易进入所述空隙，进而能够减小所形成纳米线晶体管的寄生电容。
本发明技术方案提供的纳米线晶体管中，所述源漏掺杂层与所述栅极结构之间具有隔离层。所述隔离层能够增加所述栅极结构与源漏掺杂层之间的间距，从而能够降低所述栅极结构与源漏掺杂层之间的寄生电容，进而能够改善所形成纳米线晶体管的性能。
进一步，所述源漏掺杂层与栅极结构之间具有空隙。由于空气的介电常数较小，所述空隙能够降低所述栅极结构与源漏掺杂层之间的寄生电容，从而改善所形成半导体结构的性能。
附图说明
图1至图3是一种纳米线晶体管的形成方法各步骤的结构示意图；
图4至图16是本发明纳米线晶体管的形成方法一实施例各步骤的结构示意图。
具体实施方式
现有技术的纳米线晶体管存在诸多问题，例如：栅极与源漏掺杂层之间的寄生电容较大，纳米线晶体管的性能较差。
现结合一种纳米线晶体管的形成方法，分析现有技术形成的纳米线晶体管的栅极与源漏掺杂层之间的寄生电容较大，纳米线晶体管的性能较差的原因：
图1至图3是一种纳米线晶体管的形成方法各步骤的结构示意图。
请参考图1，提供衬底100；在所述衬底100上形成组合结构，所述组合结构包括多个层叠设置的组合层，所述组合层包括位于所述衬底100上的牺牲层112以及位于所述牺牲层112上的沟道层111；形成横跨所述组合结构的伪栅极结构120，所述伪栅极结构120覆盖所述组合结构部分侧壁和顶部表面，所述伪栅结构120上具有掩膜层；在所述伪栅极结构120侧壁表面形成侧墙121。
请参考图2，图2是在图1沿方向11-12的剖面图基础上的后续步骤示意图，在所述侧墙121两侧的组合结构中形成源漏掺杂层130；在所述源漏掺杂层130上形成介质层140，所述介质层140覆盖所述侧墙121侧壁；去除所述伪栅极结构120(如图1所示)，在所述介质层140中形成第一开口123；去除所述伪栅极结构120之后，去除所述牺牲层112(如图1所示)，形成第二开口113。
请参考图3，在所述第一开口123和第二开口113侧壁和底部表面形成栅介质层141；形成所述栅介质层141之后，在所述第一开口123和第二开口113中形成栅极140。
其中，所述第二开口113中的栅极140与所述源漏掺杂层130之间仅具有栅介质层141。所述第二开口113中的栅极140、栅介质层141和源漏掺杂层130形成电容器。所述栅介质层141为高k介质层，所述栅介质层141的介电常数较大，且所述栅介质层141的厚度较小，从而导致所述电容器的电容值较大，所形成的纳米线晶体管的性能较差。
为解决所述技术问题，本发明提供了一种纳米线晶体管的形成方法，包括：对所述组合结构侧壁的牺牲层进行刻蚀，在所述组合结构侧壁表面形成凹陷；在所述凹陷底部表面形成隔离层；形成所述隔离层之后，在所述组合结构两侧的衬底上形成源漏掺杂层，所述源漏掺杂层与所述牺牲层之间具有隔离层。其中，所述源漏掺杂层与所述牺牲层之间具有所述隔离层，则所述源漏掺杂层与所述栅极结构之间具有隔离层。所述隔离层能够增加所述栅极结构与源漏掺杂层之间的间距，从而能够降低所述栅极结构与源漏掺杂层之间的寄生电容。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图16是本发明纳米线晶体管的形成方法一实施例各步骤的结构示意图。
请参考图4，提供衬底200，所述衬底200用于形成纳米线晶体管。
本实施例中，所述衬底200为硅衬底。在其他实施例中，所述衬底还可以为锗衬底、硅锗衬底、绝缘体上硅衬底或绝缘体上锗衬底等半导体衬底。
后续在所述衬底200上形成组合结构，所述组合结构包括单个组合层或多个层叠设置的组合层，所述组合层包括位于所述衬底200上的牺牲层和位于所述牺牲层上的沟道层，所述沟道层和牺牲层的材料不相同。
本实施例以后栅工艺为例对本发明进行说明。在其他实施例中，可以通过前栅工艺形成所述半导体结构。
本实施例中，形成栅极结构之前，所述组合结构侧壁和顶部表面具有伪栅极结构，所述伪栅极结构侧壁表面具有侧墙。形成所述伪栅极结构、侧墙和组合结构的步骤如图4至图6所示。
请继续参考图4，在所述衬底200上形成初始组合结构，所述初始组合结构包括单个或多个层叠设置的初始组合层，所述初始组合层包括位于所述衬底200上的初始牺牲层202和位于所述初始牺牲层202上的初始沟道层201。
所述初始组合层用于后续形成组合层，所述初始组合结构用于后续形成组合结构。
本实施例中，所述组合层的个数为多个，且多个组合层层叠设置。在其他实施例中，所述组合层的个数可以为1个。
所述初始组合层为长条型。
形成所述初始组合层的步骤包括：在所述衬底200上形成初始牺牲膜；在所述初始牺牲膜上形成初始沟道膜，所述初始沟道膜与所述初始牺牲膜的材料不相同；对所述初始牺牲膜和初始沟道膜进行图形化，形成所述初始组合层。
本实施例中，所述初始牺牲膜的材料为硅。在其他实施例中，所述初始牺牲膜的材料为锗、硅锗或碳化硅。
本实施例中，所述初始沟道膜的材料为硅锗。在其他实施例中，所述初始沟道膜的材料为硅、锗或碳化硅。
形成所述初始牺牲膜和初始沟道膜的工艺包括外延生长工艺。
请参考图5，形成横跨所述初始组合结构的伪栅极结构220，所述伪栅极结构220覆盖所述初始组合结构部分侧壁和部分顶部表面；形成覆盖所述伪栅极结构220侧壁的侧墙221。
所述伪栅极结构220用于为后续形成栅极结构占据空间。
本实施例中，所述伪栅极结构220包括：横跨所述初始组合结构的栅氧化层，所述栅氧化层覆盖所述初始组合结构部分侧壁和顶部表面；位于所述栅氧化层上的伪栅极；位于所述伪栅极上的掩膜层。
所述栅氧层的材料为氧化硅，所述掩膜层的材料为氮化硅或氮氧化硅。
本实施例中，所述伪栅极的材料为多晶硅。在其他实施例中，所述伪栅极的材料为多晶锗或多晶硅锗。
所述侧墙221用于定义后续形成的源漏掺杂层的位置。
所述侧墙221和伪栅极结构220覆盖所述初始牺牲层202垂直于所述伪栅极结构220延伸方向的部分侧壁。
本实施例中，所述侧墙221的材料为氮化硅。在其他实施例中，所述侧墙的材料还可以为氮氧化硅。
如果所述侧墙221的厚度过小，容易使后续形成的源漏掺杂层距离所形成晶体管的沟道过近，从而容易增加短沟道效应；如果所述侧墙221的厚度过大，容易降低所形成晶体管的集成度。具体的，所述侧墙221的厚度为2nm～20nm。
请参考图6，图6是图5沿切割线21-22方向的剖面图基础上的后续步骤示意图，以所述伪栅极结构220和所述侧墙221为掩膜，对所述初始组合结构进行刻蚀至暴露出所述衬底200表面，形成组合结构。
在其他实施例中，形成所述组合结构的步骤包括：在所述初始组合结构上形成图形化的图形层；以所述图形层为掩膜对所述初始组合结构进行刻蚀，暴露出所述衬底，形成所述组合结构；形成所述组合结构之后，去除所述图形层。
对所述初始组合结构进行刻蚀之后，在所述初始组合结构中形成凹槽230，相邻凹槽230之间的初始组合结构形成组合结构。
本实施例中，所述凹槽230在垂直于所述衬底200表面的方向上贯穿所述初始组合结构，且所述凹槽230在平行于所述伪栅极结构220延伸方向上贯穿所述初始组合结构。
本实施例中，对所述初始组合结构进行刻蚀的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或两种组合。
对所述初始组合结构进行刻蚀之后，所述初始牺牲层202形成牺牲层212，所述初始沟道层201形成沟道层211，所述沟道层211与所述牺牲层212的材料不相同。
所述牺牲层212用于为后续形成栅极结构提供空间，所述沟道层211用于后续形成晶体管沟道。
本实施例中，所述牺牲层212的材料为硅。在其他实施例中，所述牺牲层的材料为锗、硅锗或碳化硅。
本实施例中，所述沟道层211的材料为硅锗。在其他实施例中，所述沟道层的材料为硅、锗或碳化硅。
请参考图7，对所述组合结构侧壁的牺牲层212进行刻蚀，在所述组合结构侧壁表面形成凹陷231。
所述凹陷231用于使后续形成的栅极与源漏掺杂层260之间形成空隙，从而降低栅极与源漏掺杂层260之间的寄生电容，进而改善所形成纳米线晶体管的性能。
本实施例中，对所述牺牲层212侧壁进行刻蚀的工艺包括湿法刻蚀工艺。在其他实施例中，对所述牺牲层侧壁进行刻蚀的工艺包括各向同性干法刻蚀工艺。
本实施例中，对所述牺牲层212侧壁进行刻蚀的工艺参数包括：刻蚀液包括H2O2、NH4OH、KOH中的一种或多种组合，例如SC1溶液，SC1溶液为H2O2和NH4OH的混合溶液。
所述凹陷231的深度为所述凹陷231在垂直于所述组合结构侧壁方向上的尺寸。
如果所述凹陷231的深度过大，容易导致后续形成于栅极孔中的栅极尺寸过小，从而不利于栅极对沟道中载流子的控制，另外如果所述凹陷231的深度过大，所述侧墙221、后续形成的源漏掺杂层及隔离层不容易围成封闭的空隙，从而在后续形成介质层和栅极时，容易在空隙中填充介质层材料或栅极材料，不利于降低源漏掺杂层与栅极之间的电容。因此，所述凹陷231的深度小于或等于所述侧墙221的厚度。如果所述凹陷231的深度过小，不利于增加后续形成于栅极孔中的栅极与源漏掺杂层之间的距离，从而不利于减小形成于栅极孔中的栅极与源漏掺杂层之间的寄生电容。具体的，本实施例中，所述凹陷231的深度与所述侧墙221的厚度相等，所述凹陷231暴露出的牺牲层212表面与所述侧墙221和栅极结构220的接触面共面。具体的，所述凹陷231的深度为2nm～20nm。
需要说明的是，所述侧墙221的厚度大于或等于所述凹陷231的深度，则所述侧墙221能够完全覆盖所述凹陷231在沿所述凹陷231延伸方向的两端，从而所述侧墙221、后续形成的隔离层和源漏掺杂层能够形成封闭的空隙。因此，在后续形成介质层和栅极结构的过程中，介质层材料和栅极结构材料不容易进入所述空隙，进而能够减小所形成纳米线晶体管的寄生电容。另外，所述凹陷231暴露出的牺牲层212表面与所述侧墙221和栅极结构220的接触面共面，能够使后续栅极开口中的栅极结构与栅极孔中的栅极结构的宽度相同，从而能够增加所形成的纳米线晶体管性能的均一性。
后续在所述凹陷231暴露出的牺牲层212表面形成隔离层。
本实施例中，形成所述隔离层的步骤如图8至图11所示。
请参考图8，形成覆盖所述凹陷231暴露出的牺牲层212侧壁，以及所述沟道层211侧壁表面的初始隔离层240。
所述初始隔离层240用于后续形成隔离层。
所述初始隔离层240还位于所述侧墙221侧壁、所述栅极结构顶部表面以及所述衬底200表面。
本实施例中，所述初始隔离层240的材料为含硅的化合物，所述含硅的化合物包括氮元素、氧元素或碳元素中的一种或多种组合，例如：氧化硅、氮化硅、氮氧化硅或SiOCN。在其他实施例中，所述初始隔离层的材料还可以为低k(k小于3.9)介质材料。
形成所述初始隔离层240的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
如果所述初始隔离层240的厚度过大，容易减小后续形成于栅极孔中的栅极与源漏掺杂层之间空隙的尺寸，从而不利于降低所述寄生电容；如果所述初始隔离层240的厚度过小，容易增加工艺难度。具体的，所述初始隔离层240的厚度为1nm～4nm。
后续形成所述初始隔离层240之后，在所述凹陷231中形成掩膜层。
本实施例中，形成所述掩膜层的步骤如图9和图10所示。
请参考图9，在所述初始隔离层240表面形成初始掩膜层250，所述初始掩膜层250完全填充所述凹陷231(如图8所示)中的初始隔离层240围成的间隙。
所述初始掩膜层250用于后续形成掩膜层。
本实施例中，所述初始掩膜层250的材料为含硅的化合物，所述含硅的化合物包括氮元素、氧元素或碳元素中的一种或多种组合，例如：氮化硅、氧化硅或氮氧化硅。在其他实施例中，所述掩膜层还可以为低k(k小于3.9)介质材料。
形成所述初始掩膜层250的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
如果所述初始掩膜层250的厚度过小，不利于使所述初始掩膜层250完全填充所述凹陷231中的初始隔离层240围成的间隙，从而在后续去除覆盖沟道层211侧壁的初始掩膜层250的过程中，所述凹陷231中的初始掩膜层250容易被去除，从而不容易形成掩膜层；如果所述初始掩膜层250的厚度过大，容易增加后续去除覆盖沟道层211侧壁的初始掩膜层250的工艺难度。具体的，所述初始掩膜层250的厚度为3nm～10nm。
请参考图10，去除覆盖所述沟道层211侧壁的初始掩膜层250，形成掩膜层251。
所述掩膜层251用做后续刻蚀所述初始隔离层240的掩膜。
去除覆盖所述沟道层211侧壁的初始掩膜层250的步骤包括：对所述初始掩膜层250进行掩膜刻蚀。
所述掩膜刻蚀的工艺包括：各向同性干法刻蚀工艺和湿法刻蚀工艺中的一种或两种组合。
需要说明的是，由于所述初始掩膜层250完全填充所述凹陷231中的初始隔离层240围成的间隙，因此刻蚀所述初始掩膜的反应物仅与平行于所述侧墙221侧壁的初始掩膜层250表面接触。所述凹陷231中的初始隔离层240表面的初始掩膜层250厚度较大。因此所述掩膜刻蚀之后，所述凹陷231中仍具有初始掩膜层250，形成掩膜层251。
请参考图11，以所述掩膜层251为掩膜对所述初始隔离层240进行刻蚀，去除覆盖所述沟道层211侧壁的初始隔离层240，形成隔离层241。
所述隔离层241用于隔离所述隔离层241围成的间隙与所述牺牲层212，防止后续在所述间隙中形成栅极272材料。
去除覆盖所述沟道层211侧壁的初始隔离层240的工艺包括：各向同性干法刻蚀工艺和湿法刻蚀工艺中的一种或两种组合。
去除所述沟道层211侧壁表面的初始隔离层240用于使所述沟道层211侧壁暴露出来，从而使后续形成的栅极结构与所述沟道层211接触。
本实施例中，所述隔离层241的厚度与初始隔离层240的厚度相同。具体的，所述隔离层241的厚度为1nm～4nm。
请参考图12，形成隔离层241之后，去除所述掩膜层251。
需要说明的是，本实施例中，去除所述掩膜层251能够使后续形成的栅极与源漏掺杂层之间形成空隙，从而能够降低后续形成的栅极与源漏掺杂层之间介质的介电常数，进而能够减小栅极与源漏掺杂层之间的寄生电容。在其他实施例中，还可以不去除所述掩膜层。
本实施例中，去除所述掩膜层251的工艺包括湿法刻蚀工艺或各向同性干法刻蚀工艺中的一种或两种组合。
本实施例中，所述隔离层241的厚度较小，能够使后续形成的栅极与源漏掺杂层之间形成空隙，从而降低寄生电容。
在其他实施例中，形成所述隔离层的步骤包括：在所述牺牲层和沟道层侧壁表面形成初始隔离层，所述初始隔离层完全填充所述凹陷；对所述初始隔离层进行刻蚀，去除所述沟道层侧壁表面的初始隔离层，形成隔离层。
请参考图13，形成所述隔离层241之后，在所述组合结构两侧的衬底200上形成源漏掺杂层260，所述源漏掺杂层260与所述牺牲层212之间具有所述隔离层241。
具体的，在所述凹槽230(如图12所示)中形成所述源漏掺杂层260。
形成所述源漏掺杂层260的步骤包括：通过源漏外延生长工艺在所述凹槽230中形成外延层；对所述外延层进行掺杂，在所述外延层中掺入源漏掺杂源形成源漏掺杂层260。
需要说明的是，由于所述牺牲层212侧壁表面具有隔离层241，所述隔离层241为非晶材料，因此，在所述源漏外延生长工艺过程中，所述凹陷231中不容易形成外延层材料，从而使所述源漏掺杂层260与所述牺牲层212之间形成空隙。由于空气的介电常数较小，所述空隙能够降低后续形成的栅极与源漏掺杂层260之间介质的介电常数，从而能够减小寄生电容。
本实施例中，由于所述侧墙221覆盖所述空隙沿伪栅极结构220延伸方向的两端，从而使得所述隔离层241、源漏掺杂层260和侧墙221使所述空隙封闭。其他实施例中，所述侧墙可以仅覆盖所述空隙沿伪栅极结构220延伸方向的部分端部。
本实施例中，对所述外延层进行掺杂的步骤包括：在所述源漏外延生长工艺过程中，对所述外延层进行原位掺杂，形成源漏掺杂层260。在其他实施例中，还可以通过离子注入对所述外延层进行掺杂。
如果所形成的纳米线晶体管为PMOS晶体管，则所述外延层的材料为硅锗或硅。所述源漏掺杂源的导电类型为P型，例如硼原子。在其他实施例中，通过离子注入在所述外延层中掺入所述源漏掺杂源，所述源漏掺杂源为P型离子，例如硼离子或BF2 +离子。
如果所形成的纳米线晶体管为NMOS晶体管，则所述外延层的材料为碳化硅或硅。所述源漏掺杂源的导电类型为N型，例如砷原子或磷原子。在其他实施例中，通过离子注入在所述外延层中掺入所述源漏掺杂源，所述源漏掺杂源为N型离子，例如磷离子或砷离子。
请参考图14，在所述源漏掺杂层260和衬底200上形成介质层261，所述介质层261覆盖所述侧墙221侧壁，且所述介质层261暴露出所述伪栅极结构220顶部。
所述介质层261用于实现后续形成的栅极结构与外部电路的电绝缘。
所述介质层261的材料为氧化硅、氮化硅或氮氧化硅。
形成所述介质层261的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
请参考图15，形成源漏掺杂层260之后，去除剩余的牺牲层212(如图14所示)，形成栅极孔270。
所述栅极孔270用于后续容纳栅极结构，从而使栅极结构包围所述沟道层211，进而增加栅极结构对沟道层211中载流子的控制作用。
去除剩余的牺牲层212之前，所述形成方法还包括：去除所述伪栅极结构220，在所述介质层261中形成栅极开口222。
需要说明的是，去除所述伪栅极结构220(如图14所示)之后，剩余的牺牲层212垂直于所述栅极开口222延伸方向的侧壁被暴露出来，从而能够通过刻蚀工艺去除剩余的牺牲层212。
本实施例中，去除所述伪栅极结构220的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中的一种或两种组合。
本实施例中，去除剩余的牺牲层212的工艺包括：湿法刻蚀工艺和各向同性干法刻蚀中的一种或两种组合。
请参考图16，形成包围所述沟道层211的栅极结构。
所述栅极结构与所述源漏掺杂层260之间具有所述隔离层241，所述隔离层241能够增加栅极结构与所述源漏掺杂层260之间的距离，从而减小所述源漏掺杂层260和栅极结构之间的寄生电容，进而能够改善半导体结构性能。
所述栅极结构位于所述栅极孔270中和所述栅极开口222中。
本实施例中，所述栅极结构位于所述栅极开口222和所述栅极孔270中，所述栅极结构包围所述沟道层211。
形成所述栅极结构的步骤包括：在所述栅极开口222底部和侧壁，以及所述栅极孔270各个侧壁表面形成栅介质层271；形成所述栅介质层271之后，在所述栅极孔270和栅极开口222中形成栅极272。
形成所述栅介质层271之前，还包括：在所述栅极开口222底部和侧壁，以及所述栅极孔270各个侧壁表面形成界面层(图中未示出)。
所述界面层用于降低沟道层211与所述栅介质层271之间的界面态密度。
所述界面层的材料为氧化硅。
需要说明的是，由于所述空隙为封闭空间，在形成所述栅极结构的过程中，所述栅极结构材料不容易进入所述空隙中。在其他实施例中，所述侧墙覆盖所述空隙部分端部，则由于所述空隙的尺寸较小，所述栅极结构不容易进入所述空隙。
本实施例中，所述栅极272与源漏掺杂层260之具有所述空隙，由于所述空隙中空气的介电常数较小，从而能够降低栅极272与所述源漏掺杂层260之间的寄生电容，改善所形成的纳米线晶体管的性能。
所述栅介质层271的材料为高k介质材料，例如：HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。
所述栅极272的材料为TiN、TaN、TiAlC、Co、Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。
继续参考图16，本发明的实施例还提供一种纳米线晶体管，包括：衬底200；位于所述衬底200上的沟道层211和栅极结构，所述栅极结构包围所述沟道层211；位于所述栅极结构和沟道层211两侧衬底200上的源漏掺杂层260，所述源漏掺杂层260与所述沟道层211接触；位于所述源漏掺杂层260与所述栅极结构之间的隔离层241。
本实施例中，所述源漏掺杂层260与所述栅极结构之间具有凹陷，所述隔离层241位于所述凹陷暴露出的栅极结构和沟道层211表面，所述隔离层241与所述源漏掺杂层260之间具有空隙。在其他实施例中，所述隔离层与所述源漏掺杂层之间可以不具有所述空隙。
在其他实施例中，所述空隙中还可以具有掩膜层。所述掩膜层的材料为氮化硅、氧化硅、氮氧化硅或低k(k小于3.9)介质材料，低k(k小于3.9)介质材料包括：氟硅玻璃、聚酰亚胺多孔材料、聚乙烯多孔材料或含氟聚合物多孔材料。
本实施例中，所述隔离层241的材料为含硅的化合物，所述含硅的化合物包括氮元素、氧元素或碳元素中的一种或多种组合。在其他实施例中，所述隔离层的材料还可以为低k(k小于3.9)介质材料。
本实施例中，所述凹陷的深度为2nm～20nm。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种纳米线晶体管的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成组合结构，所述组合结构包括一个或多个层叠设置的组合层，所述组合层包括位于所述衬底上的牺牲层和位于所述牺牲层上的沟道层，所述沟道层和牺牲层的材料不相同；
对所述组合结构侧壁的牺牲层进行刻蚀，在所述组合结构侧壁表面形成凹陷；
在所述凹陷暴露出的牺牲层表面形成隔离层；
形成所述隔离层之后，在所述组合结构两侧的衬底上形成源漏掺杂层，所述源漏掺杂层与所述牺牲层之间具有所述隔离层；
形成源漏掺杂层之后，去除剩余的牺牲层；
去除剩余的牺牲层之后，形成包围所述沟道层的栅极结构。
2.如权利要求1所述的纳米线晶体管的形成方法，其特征在于，形成栅极结构之前，在所述组合结构侧壁和顶部表面形成伪栅极结构，所述伪栅极结构侧壁表面具有侧墙；
形成所述组合结构、伪栅极结构和侧墙的步骤包括：在所述衬底上形成初始组合结构，所述初始组合结构包括单个或多个层叠设置的初始组合层，所述初始组合层包括位于所述衬底上的初始牺牲层以及位于所述初始牺牲层上的初始沟道层；形成横跨所述初始组合结构的伪栅极结构，所述伪栅极结构覆盖所述初始组合结构部分侧壁和顶部表面；形覆盖所述伪栅极结构侧壁的侧墙；以所述伪栅极结构和侧墙为掩膜对所述初始组合结构进行刻蚀至暴露出所述衬底表面，形成组合结构；
形成栅极结构之前，所述形成方法还包括：在所述源漏掺杂层和衬底上形成介质层，所述介质层覆盖所述伪栅极结构侧壁；去除所述伪栅极结构，在所述介质层中形成栅极开口；所述栅极结构位于所述栅极开口中。
3.如权利要求2所述的纳米线晶体管的形成方法，其特征在于，所述侧墙的厚度大于或等于所述凹陷的深度，所述凹陷的深度为所述凹陷在垂直于所述组合结构侧壁方向上的尺寸。
4.如权利要求3所述的纳米线晶体管的形成方法，其特征在于，所述侧墙的宽度为2nm～20nm；所述凹陷的深度为2nm～20nm。
5.如权利要求1所述的纳米线晶体管的形成方法，其特征在于，对所述组合结构侧壁的牺牲层进行刻蚀的工艺包括湿法刻蚀工艺或各向同性干法刻蚀工艺。
6.如权利要求1所述的纳米线晶体管的形成方法，其特征在于，形成所述隔离层的步骤包括：在所述凹陷暴露出的牺牲层表面，以及所述沟道层侧壁表面形成初始隔离层；形成所述初始隔离层之后，在所述凹陷中形成掩膜层；形成掩膜层之后，对所述初始隔离层进行刻蚀，去除所述沟道层侧壁表面的初始隔离层，形成隔离层。
7.如权利要求6所述的纳米线晶体管的形成方法，其特征在于，形成所述源漏掺杂层之前，还包括：去除所述掩膜层。
8.如权利要求7所述的纳米线晶体管的形成方法，其特征在于，所述掩膜层与所述初始隔离层的材料相同；通过同一工艺去除所述掩膜层和所述沟道层侧壁表面的初始隔离层。
9.如权利要求7所述的纳米线晶体管的形成方法，其特征在于，所述掩膜层与所述初始隔离层的材料不相同；去除所述沟道层侧壁表面的初始隔离层之后，去除所述掩膜层。
10.如权利要求6所述的纳米线晶体管的形成方法，其特征在于，去除所述沟道层侧壁表面的初始隔离层的工艺包括：各向同性干法刻蚀工艺或湿法刻蚀工艺中的一种或两种组合。
11.如权利要求6所述的纳米线晶体管的形成方法，其特征在于，所述掩膜层和隔离层的材料为含硅的化合物，所述含硅的化合物包括氮元素、氧元素或碳元素中的一种或多种组合。
12.如权利要求6所述的纳米线晶体管的形成方法，其特征在于，形成所述掩膜层的步骤包括：形成覆盖所述初始隔离层表面的初始掩膜层，所述初始掩膜层完全填充所述凹陷中的初始隔离层围成的间隙；去除覆盖所述沟道层侧壁的初始掩膜层，形成掩膜层。
13.如权利要求6所述的纳米线晶体管的形成方法，其特征在于，去除所述沟道层侧壁的初始隔离层表面的初始掩膜层的工艺包括各向同性干法刻蚀工艺和湿法刻蚀工艺中的一种或两种组合。
14.如权利要求6所述的纳米线晶体管的形成方法，其特征在于，所述掩膜层的厚度为3nm～10nm；所述隔离层的厚度为1nm～4nm。
15.如权利要求1所述的纳米线晶体管的形成方法，其特征在于，形成所述隔离层的步骤包括：形成覆盖所述凹陷暴露出的牺牲层表面和所述沟道层侧壁表面的初始隔离层，所述初始隔离层完全填充所述凹陷；去除覆盖所述沟道层侧壁的初始隔离层，形成隔离层。
16.一种纳米线晶体管，特征在于，包括：
衬底；
位于所述衬底上的沟道层和栅极结构，所述栅极结构包围所述沟道层；
位于所述栅极结构和沟道层两侧衬底上的源漏掺杂层，所述源漏掺杂层与所述沟道层接触；
位于所述源漏掺杂层与所述栅极结构之间的隔离层。
17.如权利要求16所述的纳米线晶体管，其特征在于，所述源漏掺杂层与所述栅极结构之间具有凹陷，所述隔离层位于所述凹陷暴露出的栅极结构和沟道层表面。
18.如权利要求17所述的纳米线晶体管，其特征在于，所述隔离层与所述源漏掺杂层之间具有空隙。
19.如权利要求18所述的纳米线晶体管，其特征在于，所述隔离层的材料为含硅的化合物，所述含硅的化合物包括氮元素、氧元素或碳元素中的一种或多种组合。
20.如权利要求17所述的纳米线晶体管，其特征在于，所述凹陷的深度为所述凹陷在垂直于所述栅极结构侧壁方向上的尺寸；所述凹陷的深度为2nm～20nm。
CN201710550773.0A 2017-07-07 2017-07-07 纳米线晶体管及其形成方法 Pending CN109216454A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710550773.0A CN109216454A (zh) 2017-07-07 2017-07-07 纳米线晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710550773.0A CN109216454A (zh) 2017-07-07 2017-07-07 纳米线晶体管及其形成方法

Publications (1)

Publication Number Publication Date
CN109216454A true CN109216454A (zh) 2019-01-15

Family

ID=64991044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710550773.0A Pending CN109216454A (zh) 2017-07-07 2017-07-07 纳米线晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN109216454A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446286A (zh) * 2019-01-16 2020-07-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111477548A (zh) * 2019-01-23 2020-07-31 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN111613581A (zh) * 2019-02-22 2020-09-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112151386A (zh) * 2020-09-27 2020-12-29 中国科学院微电子研究所 堆叠纳米线环栅器件及其制作方法
CN112349592A (zh) * 2020-10-27 2021-02-09 中国科学院微电子研究所 避免寄生沟道效应的ns-fet及其制备方法
CN112908853A (zh) * 2021-01-27 2021-06-04 复旦大学 Gaa晶体管及其制备方法、电子设备
CN113314606A (zh) * 2020-02-26 2021-08-27 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN113314601A (zh) * 2020-02-26 2021-08-27 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN114623777A (zh) * 2022-02-21 2022-06-14 武汉大学 一种堆叠纳米片结构的测量模型构建方法、测量方法
WO2023087201A1 (zh) * 2021-11-18 2023-05-25 华为技术有限公司 半导体结构及其制备方法、射频电路、通信装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104137228A (zh) * 2011-12-23 2014-11-05 英特尔公司 具有环绕式接触部的纳米线结构
CN104658897A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9362355B1 (en) * 2015-11-13 2016-06-07 International Business Machines Corporation Nanosheet MOSFET with full-height air-gap spacer
US20170069481A1 (en) * 2015-09-04 2017-03-09 International Business Machines Corporation Atomic layer deposition sealing integration for nanosheet complementary metal oxide semiconductor with replacement spacer
US20170194430A1 (en) * 2016-01-05 2017-07-06 Applied Materials, Inc. Method for fabricating nanowires for horizontal gate all around devices for semiconductor applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104137228A (zh) * 2011-12-23 2014-11-05 英特尔公司 具有环绕式接触部的纳米线结构
CN104658897A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US20170069481A1 (en) * 2015-09-04 2017-03-09 International Business Machines Corporation Atomic layer deposition sealing integration for nanosheet complementary metal oxide semiconductor with replacement spacer
US9362355B1 (en) * 2015-11-13 2016-06-07 International Business Machines Corporation Nanosheet MOSFET with full-height air-gap spacer
US20170194430A1 (en) * 2016-01-05 2017-07-06 Applied Materials, Inc. Method for fabricating nanowires for horizontal gate all around devices for semiconductor applications

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446286B (zh) * 2019-01-16 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111446286A (zh) * 2019-01-16 2020-07-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111477548A (zh) * 2019-01-23 2020-07-31 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN111477548B (zh) * 2019-01-23 2023-09-22 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN111613581A (zh) * 2019-02-22 2020-09-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111613581B (zh) * 2019-02-22 2024-03-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113314601B (zh) * 2020-02-26 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN113314606A (zh) * 2020-02-26 2021-08-27 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN113314601A (zh) * 2020-02-26 2021-08-27 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN112151386A (zh) * 2020-09-27 2020-12-29 中国科学院微电子研究所 堆叠纳米线环栅器件及其制作方法
CN112151386B (zh) * 2020-09-27 2023-01-06 中国科学院微电子研究所 堆叠纳米线环栅器件及其制作方法
CN112349592B (zh) * 2020-10-27 2022-07-19 中国科学院微电子研究所 避免寄生沟道效应的ns-fet及其制备方法
CN112349592A (zh) * 2020-10-27 2021-02-09 中国科学院微电子研究所 避免寄生沟道效应的ns-fet及其制备方法
CN112908853A (zh) * 2021-01-27 2021-06-04 复旦大学 Gaa晶体管及其制备方法、电子设备
WO2023087201A1 (zh) * 2021-11-18 2023-05-25 华为技术有限公司 半导体结构及其制备方法、射频电路、通信装置
CN114623777B (zh) * 2022-02-21 2022-11-18 武汉大学 一种堆叠纳米片结构的测量模型构建方法、测量方法
CN114623777A (zh) * 2022-02-21 2022-06-14 武汉大学 一种堆叠纳米片结构的测量模型构建方法、测量方法

Similar Documents

Publication Publication Date Title
CN109216454A (zh) 纳米线晶体管及其形成方法
US10347751B2 (en) Self-aligned epitaxy layer
CN104022037B (zh) 鳍式场效应晶体管及其形成方法
US10541238B2 (en) FinFET and fabrication method thereof
CN106684144B (zh) 半导体结构的制造方法
CN105225951B (zh) 鳍式场效应晶体管的形成方法
US9093466B2 (en) Epitaxial extension CMOS transistor
US8889497B2 (en) Semiconductor devices and methods of manufacture thereof
CN105932060B (zh) 无轻掺杂漏极的半导体结构及其制造方法
US20140027783A1 (en) Semiconductor device and method of manufacturing the same
CN104821277A (zh) 晶体管的形成方法
CN109427779B (zh) 半导体结构及其形成方法
CN107887272A (zh) 半导体结构及其形成方法
CN107799591A (zh) Ldmos及其形成方法
CN103855015A (zh) FinFET及其制造方法
CN105810729B (zh) 鳍式场效应晶体管及其制造方法
US9640660B2 (en) Asymmetrical FinFET structure and method of manufacturing same
CN106486350B (zh) 半导体结构的形成方法
CN106373924A (zh) 半导体结构的形成方法
CN110517989A (zh) 半导体结构及其形成方法
CN103824775A (zh) FinFET及其制造方法
CN107591436B (zh) 鳍式场效应管及其形成方法
CN108807179B (zh) 半导体结构及其形成方法
TWI622094B (zh) 半導體裝置與其製造方法
CN110534433A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190115