CN109216293A - 芯片和电子电路的粘接结构和粘接方法 - Google Patents
芯片和电子电路的粘接结构和粘接方法 Download PDFInfo
- Publication number
- CN109216293A CN109216293A CN201710532536.1A CN201710532536A CN109216293A CN 109216293 A CN109216293 A CN 109216293A CN 201710532536 A CN201710532536 A CN 201710532536A CN 109216293 A CN109216293 A CN 109216293A
- Authority
- CN
- China
- Prior art keywords
- chip
- electronic circuit
- pin
- circuit
- bonded structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000005253 cladding Methods 0.000 claims abstract description 3
- 239000003822 epoxy resin Substances 0.000 claims description 10
- 229920000647 polyepoxide Polymers 0.000 claims description 10
- 229920006254 polymer film Polymers 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 9
- 239000004033 plastic Substances 0.000 claims description 8
- 229920003023 plastic Polymers 0.000 claims description 8
- 239000003292 glue Substances 0.000 claims description 7
- 241000218202 Coptis Species 0.000 claims description 6
- 235000002991 Coptis groenlandica Nutrition 0.000 claims description 6
- 210000003850 cellular structure Anatomy 0.000 claims description 4
- 238000004132 cross linking Methods 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- RSWGJHLUYNHPMX-UHFFFAOYSA-N 1,4a-dimethyl-7-propan-2-yl-2,3,4,4b,5,6,10,10a-octahydrophenanthrene-1-carboxylic acid Chemical compound C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 claims description 3
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 claims description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 3
- 229910010293 ceramic material Inorganic materials 0.000 claims description 3
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 2
- 239000010426 asphalt Substances 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000003466 welding Methods 0.000 abstract description 8
- 230000008595 infiltration Effects 0.000 abstract description 2
- 238000001764 infiltration Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000012360 testing method Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 230000005855 radiation Effects 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 229910021389 graphene Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000011469 building brick Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000003113 alkalizing effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
- H01L24/64—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供一种芯片和电子电路的粘接结构和粘接方法，其中芯片固定于芯片座，芯片电性连接引脚，固定于芯片座的芯片和引脚一起被封装材料包覆，引脚的一部份露出封装材料成为外引脚；电子电路包含多孔性基板和附着于多孔性基板的电路，其中电路是由导电墨水形成并且渗入至多孔性基板之中，封装结构的外引脚通过机械力直接***电路形成电性连接，外引脚可以直接和渗入多孔性基板中的电路直接形成电性连接，可以增加电性接触的面积，相较于传统的焊接和表面粘着技术，本发明的粘接结构和粘接方法具有快速、简单和节省成本的优点。
Description
技术领域
本发明涉及一种集成电路的芯片和电子电路的电性粘接结构和方法，特别是一种可以直接***电子电路形成电性连接的粘接结构和粘接方法。
背景技术
集成电路(integrated circuit，缩写IC)主要是通过半导体制造技术将许多电子组件(主要包括半导体组件和被动组件)小型化进而制造完成的一种电子组件，IC的制造过程主要包括：IC设计、半导体制程以及封装(packaging)等步骤，通过上述步骤制造完成的集成电路组件一般称为IC组件或芯片(chip)。通过半导体制程制造完的晶粒(die)包含了许多微小化的电子组件(主要包括半导体组件和被动组件)，接着通过封装步骤将晶粒和导线架(lead frame)包覆在一种由封装材料构成的外壳之中，利用这种外壳保护晶粒以及提供晶粒的散热路径，目前的常见的封装材料主要包括塑料和陶瓷，其中又以塑料为大宗。
制造完成的芯片需要再安装到电路板或是电性粘接到电子电路才能成为最终的电路组件或电子产品，芯片和电路板或是电子电路的电性粘接方式可区分为：引脚***型(Pin-Through-Hole，PTH)和表面粘着型(Surface Mount Technology、SMT)两大类，PTH组件的引脚通常为细针状或薄板状金属，以供***脚座(Socket)或电路板的贯穿孔(Via)中进行焊接固定；SMT组件是先粘贴于电路板上再以焊接固定。
目前使用的焊接技术主要是使用导电焊料将芯片的引脚电性粘结于电子电路，焊接的方式是先将焊料加热至熔点，令熔融的焊料附着于芯片的引脚和电子电路的表面，在焊料冷却固化之后完成电性粘接。然而这种焊接技术，在已经公开的欧洲专利EP2833393A1就已说明，焊接过程中因为高温产生的热应力可能会影响芯片的性能。为了解决这个问题，一种具有导电性的导电胶(例如俗称的银胶)被开发完成并且应用于芯片和电子电路的电性粘接制程，虽然导电胶可以降低电性粘接所需的温度，但是固化后的导电胶可能存在空隙，不仅产能较低，而且导电胶中含有的贵金属粉末也会增加制造的成本。
一般常见的导电胶还包括：异方性导电薄膜(Anisotropic Conductive Film，ACF)、各向异性导电银胶(Anisotropic conductive adhesives，ACA)和异方性导电胶(Anisotropic conductive paste，ACP)；虽然这些导电胶不含铅以及其它有毒金属，以及能在很小的点进行粘接作业，但是在已公开的中国发明专利公布号CN104993041A则进一步指出了这类导电胶仍然存在一些问题，所述的问题包括这类导电胶的性能并不稳定，由于电场下的金属迁移，和随着时间的推移，导电胶中含有的金属填料的氧化都会导致导电率的衰减，以及对于不同基材间的粘接效果不稳定和固化时较长的问题。
因此，目前的芯片粘接技术存在以下的问题，(1)焊接或固化过程中焊接温度高，产生的热应力可能会影响芯片的性能；(2)各向异性导电银胶(ACA)的固化时间较长；(3)异方性导电胶(ACP)的粘接产能；以及(4)含有贵金属填料的导电胶的成本较高。
发明内容
为了改善上述已知技术存在的问题，本发明提出了一种芯片和电子电路的粘接结构和粘接方法。
本发明芯片和电子电路的粘接结构的一种实施例，包括：芯片座、固定于芯片座的芯片、和芯片电性连接的引脚，以及电子电路；其中固定于芯片座的芯片和引脚一起被封装材料包覆，引脚的一部份露出封装材料成为外引脚；电子电路包含多孔性基板和附着于多孔性基板的电路，其中电路是由导电墨水形成并且渗入多孔性基板之中，外引脚通过机械力直接***电路形成电性连接。
较佳地，本发明芯片和电子电路的粘接结构进一步包括固定胶，所述固定胶涂布于外引脚和电路的粘接位置，用以固定和防止脱落。
较佳地，其中芯片是RFID芯片，所述电路是RFID天线。
本发明的一方面包含一种芯片和电子电路的粘接方法，包括：将芯片固定于芯片座；将芯片和引脚电性连接；使用封装材料包覆固定于芯片座的芯片和引脚，引脚的一部份露出封装材料成为外引脚；在多孔性基板的表面形成电路，其中电路是由导电墨水形成并且渗入多孔性基板之中构成电子电路；以及将外引脚直接***电路形成电性连接。
较佳地，本发明芯片和电子电路的粘接方法进一步包括：在外引脚***电路的粘接位置利用环氧树脂将外引脚固定于所述的粘接位置。
其中芯片是通过金线并且通过打线制程和引脚电性连接。
其中芯片是通过环氧树脂固定于芯片座。
其中多孔性基板的材质包含：纸和聚合物薄膜其中的任一种，其中聚合物薄膜经过表面改质处理使得聚合物的交联和有机环结构断裂成为一种具有多孔性结构的材质。
其中聚合物薄膜包含PET和PI膜其中的任一种。
其中封装材料包含陶瓷材料和塑料材料其中的任一种。
本发明的有益效果在于，本发明的外引脚可以直接和渗入多孔性基板中的电路直接形成电性连接，可以增加电性接触的面积，相较于传统的焊接和表面粘着技术，本发明芯片和电子电路的的粘接结构和粘接方法具有快速、简单和节省成本的优点。
有关本发明的其它功效及实施例的详细内容，配合图式说明如下。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明芯片和电子电路的粘接结构的一种实施例的构造断面图；
图2是图1的俯视构造图；
图3是本发明芯片和电子电路的粘接方法的一种实施例的步骤流程图；
图4是本发明芯片和电子电路的粘接结构的另一种实施例的构造断面图。
符号说明
10 芯片座 20 芯片
21 金线 30 引脚
31 外引脚 40 电子电路
41 多孔性基板 42 电路
50 封装材料 60 固定胶
具体实施方式
首先请参阅图1和图2，是本发明芯片和电子电路的粘接结构的一种实施例的构造断面图和俯视构造图。其中为了利于辨识，在图2中的封装材料50以虚线表示，其余各个组件以实线表示。
本发明芯片和电子电路的粘接结构的一种实施例，包括：芯片座10、固定于芯片座10的芯片20、和芯片20电性连接的引脚30，以及电子电路40；其中固定于芯片座10的芯片20和引脚30一起被封装材料50包覆，引脚30的一部份露出封装材料50成为外引脚31；电子电路40包含多孔性基板41和附着于多孔性基板41的电路42，其中电路42是由导电墨水形成并且渗入多孔性基板41之中。其中外引脚31被导向电路42的方向延伸，较佳地，外引脚31的末端是尖刺形状，便于外引脚31通过机械力直接***电路42形成电性连接。
本发明的一方面包含一种芯片和电子电路的粘接方法，请参阅图3，是本发明芯片和电子电路的粘接方法的一种实施例的步骤流程图，包括下列步骤：
将芯片固定于芯片座；
将芯片和引脚电性连接；
使用封装材料包覆固定于芯片座的芯片和引脚，引脚的一部份露出封装材料成为外引脚；
在多孔性基板的表面形成电路，其中电路是由导电墨水形成并且渗入多孔性基板之中构成所述的电子电路；以及
将外引脚直接***电路形成电性连接。
其中芯片20是利用半导体封装领域所熟悉的技术固定于芯片座10，例如使用环氧树脂(俗称的绝缘银胶)将芯片20粘贴于芯片座10，固定于芯片座10的芯片20再通过金线21并且通过打线(wire bonding)制程和引脚30电性连接，其中封装材料50包含陶瓷材料和塑料材料其中的任一种，所述的塑料材料包含：环氧树脂(Epoxy)，树脂和丙烯酸其中的任一种；在其它的实施方式，芯片座10的材料也可以是金属例如铜。在本发明芯片和电子电路的粘接结构的一种较佳实施方式，可以不使用导线架(lead frame)进一步地缩小芯片的封装结构的尺寸；较佳地，其中的芯片20是无线射频识别芯片(简称RFID芯片)，所述的电子电路40是和无线射频识别芯片电性连接的无线射频识别天线(简称RFID天线)。
其中多孔性基板41的实施方式是纸，用以形成电路42的导电墨水可以渗透到多孔性基板41之中，然后在多孔性基板41形成较深的导电区域，相较于传统在电路板表面以金属箔形成的电路，本发明的电路42可以形成一种具有较深的导电区域的电路42，外引脚31通过机械力直接***电路42之后，外引脚31和电路42之间可以获得较大的接触面积，并且获得更可靠的电性连接效果。其中导电墨水的一种实施方式是含有石墨烯、石墨片和金属粉末(例如银粉)其中任一种导电填料的导电墨水。
较佳地，多孔性基板41可以是聚合物薄膜，聚合物薄膜包含PET和PI膜其中的任一种，其中聚合物薄膜经过表面改质处理，例如通过碱化、紫外线/臭氧其中任一种的表面处理，使得聚合物的交联和有机环结构断裂成为一种具有多孔性结构的材质，因此，用以形成电路42的导电墨水可以渗透到多孔性基板41之中，然后在多孔性基板41形成较深的导电区域，并且可以让外引脚31穿透或刺入。
一般而言，传统在电路板表面以金属箔形成的电路厚度约为在本发明的一种较佳实施方式，通过渗透到多孔性基板41之中的导电墨水形成的电路42的厚度可以达到外引脚31通过机械力直接***电路42之后，外引脚31和电路42之间可以获得较大的接触面积，因此在没有使用焊接或固化的制程的情形下，仍然可以获得可靠的电性连接效果。
依据不同的应用，外引脚31可以穿透电子电路40的多孔性基板41，在其它的应用，也可以将外引脚31的延伸长度控制在只能刺入电子电路40的电路42之中，较佳地，外引脚31的长度设计成在电路42的厚度之内。
请参阅图4，较佳地，在本发明芯片和电子电路的粘接结构的另一种实施例，进一步包括固定胶60，所述固定胶60涂布于外引脚31和电路42的粘接位置，用以固定和防止芯片20(包含封装材料50及引脚30)从电子电路40的多孔性基板41脱落。
【实施例一】
在本发明芯片和电子电路的粘接结构的一种实施例中，芯片20使用环氧树脂(俗称的绝缘银胶)粘贴固定于芯片座10，固定于芯片座10的芯片20再通过0.8密耳(mi l)金线21并且通过打线制程和引脚30电性连接，再使用环氧树脂作为封装材料50将固定于芯片座10的芯片20和引脚30包覆于其中，引脚30的一部份露出封装材料50成为外引脚31，外引脚31在低于封装材料50以下的延伸长度有0.5毫米(mm)；其中的芯片20是RFID芯片，所述的电子电路40是和RFID芯片电性连接的RFID天线。
在本实施例一的电子电路40的多孔性基板41的材料是纸，电路42是由含有石墨烯(Graphene)的导电墨水形成并且渗入多孔性基板41之中构成所述的电子电路40，其中多孔性基板41和电路42总厚度为0.2毫米(mm)；外引脚31可以通过机械力或是人工直接***电子电路40并且穿透多孔性基板41，然后和电路42形成电性连接。
【对比样本】
为了进行性能比较，我们通过传统的电性粘接方法制造了另一个RFID标签(下文称为对比样本)，对比样本的RFID天线和前述实施例一中作为RFID天线的电子电路40相同，并且使用异方性导电胶(ACP)粘接RFID芯片和RFID天线，然后在180℃下固化30秒使RFID芯片和RFID天线完成电性连接。接着将本发明芯片和电子电路的粘接结构与对比样本进行下列的比较，说明本发明芯片和电子电路的粘接结构性能。
请参阅表1，是读取距离的测试结果，比较两者在读取距离的测试结果，本发明的读取距离大于对比样本的读取距离。
表1
| 读取距离(cm) | 等效辐射功率EIRP(dBm) | |
| 实施例一 | 64 | -15 |
| 对比样本 | 47 | -15 |
请参阅表2，是写入距离的测试结果，比较两者在写入距离的测试结果，本发明的写入距离大约为对比样本的两倍。
表2
| 写入距离(cm) | 等效辐射功率EIRP(dBm) | |
| 实施例一 | 41 | -15 |
| 对比样本 | 21 | -15 |
请参阅表3，是写入时间的测试结果，在写入相同的数据长度的条件下比较两者在写入时间的测试结果，本发明的写入速度大约为对比样本的两倍。
表3
| 时间(ms) | 等效辐射功率EIRP(dBm) | |
| 实施例一 | 2.767 | -15 |
| 对比样本 | 4.042 | -15 |
请参阅表4，是多个向角的辐射功率测试结果，比较两者在多个向角的辐射功率测试结果，可以发现两者大致上具有一致的结果，而且灵敏度在各个向角的差距也没有太大的不同(在1dam的范围内)。
表4
实施例一
| 向角(degree) | 0 | 45 | 90 | 135 | 180 |
| 等效辐射功率EIRP(dBm) | -30 | -30 | -29 | -28 | -29 |
对比样本
| 向角(degree) | 0 | 45 | 90 | 135 | 180 |
| 等效辐射功率EIRP(dBm) | -32 | -33 | -32 | -31 | -32 |
因此，由以上的测试比较结果可以了解，依据本发明芯片和电子电路的粘接结构和粘接方法制造的RFID卷标，对比于利用传统的电性粘接方法制造的RFID卷标，在上述各项性能的测试结果显示，依据本发明芯片和电子电路的粘接结构和粘接方法制造的RFID卷标的上述各项性能，并不会逊于传统技术制造的RFID卷标，甚至在某些性能要优于传统技术制造的RFID卷标。另一方面，本发明提出的芯片和电子电路的粘接结构和粘接方法，不需要任何耗时的加热步骤，也不会影响芯片的性能。
以上所述的实施例及/或实施方式，仅是用以说明实现本发明技术的较佳实施例及/或实施方式，并非对本发明技术的实施方式作任何形式上的限制，任何本领域技术人员，在不脱离本发明内容所公开的技术手段的范围，当可作些许的更动或修饰为其它等效的实施例，但仍应视为与本发明实质相同的技术或实施例。
Claims (17)
1.一种芯片和电子电路的粘接结构，其特征在于，包括：芯片座、固定于该芯片座的芯片、和该芯片电性连接的引脚，以及电子电路；其中固定于该芯片座的该芯片和该引脚一起被封装材料包覆，该引脚的一部份露出该封装材料成为外引脚；该电子电路包含多孔性基板和附着于该多孔性基板的电路，该电路是由导电墨水形成并且渗入该多孔性基板之中，该外引脚直接***该电路形成电性连接。
2.如权利要求1所述芯片和电子电路的粘接结构，其特征在于，该芯片是RFID芯片，该电子电路是RFID天线。
3.如权利要求1所述芯片和电子电路的粘接结构，其特征在于，该芯片是通过金线并且通过打线制程和该引脚电性连接。
4.如权利要求1所述芯片和电子电路的粘接结构，其特征在于，该芯片是通过环氧树脂固定于该芯片座。
5.如权利要求1所述芯片和电子电路的粘接结构，其特征在于，该多孔性基板包括：纸和聚合物薄膜其中的任一种，该聚合物薄膜经过表面改质处理使得聚合物的交联和有机环结构断裂成为一种具有多孔性结构的材质。
6.如权利要求5所述芯片和电子电路的粘接结构，其特征在于，该聚合物薄膜包含PET和PI膜其中的任一种。
7.如权利要求1所述芯片和电子电路的粘接结构，其特征在于，该封装材料包含陶瓷材料和塑料材料其中的任一种。
8.如权利要求7所述芯片和电子电路的粘接结构，其特征在于，该塑料材料包含：环氧树脂，树脂和丙烯酸其中的任一种。
9.如权利要求1所述芯片和电子电路的粘接结构，其特征在于，包括固定胶，该固定胶涂布于该外引脚和该电路的粘接位置。
10.一种芯片和电子电路的粘接方法，其特征在于，包括：
将芯片固定于芯片座；
将该芯片和引脚电性连接；
使用封装材料包覆固定于该芯片座的该芯片和该引脚，该引脚的一部份露出该封装材料成为外引脚；
在多孔性基板的表面形成电路，该电路是由导电墨水形成并且渗入该多孔性基板之中构成该电子电路；以及
将该外引脚直接***该电路形成电性连接。
11.如权利要求10所述芯片和电子电路的粘接方法，其特征在于，该芯片是通过环氧树脂固定于该芯片座。
12.如权利要求10所述芯片和电子电路的粘接方法，其特征在于，该芯片是使用金线并且通过打线制程和该引脚电性连接。
13.如权利要求10所述芯片和电子电路的粘接方法，其特征在于，该多孔性基板包括：纸和聚合物薄膜其中的任一种，该聚合物薄膜经过表面改质处理使得聚合物的交联和有机环结构断裂成为一种具有多孔性结构的材质。
14.如权利要求13所述芯片和电子电路的粘接方法，其特征在于，该聚合物薄膜包含PET和PI膜其中的任一种。
15.如权利要求10所述芯片和电子电路的粘接方法，其特征在于，该封装材料包含陶瓷材料和塑料材料其中的任一种。
16.如权利要求15所述芯片和电子电路的粘接方法，其特征在于，该塑料材料包含：环氧树脂，树脂和丙烯酸其中的任一种。
17.如权利要求10所述芯片和电子电路的粘接方法，其特征在于，包括在该外引脚***该电路的粘接位置利用环氧树脂将该外引脚固定于该粘接位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710532536.1A CN109216293A (zh) | 2017-07-03 | 2017-07-03 | 芯片和电子电路的粘接结构和粘接方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710532536.1A CN109216293A (zh) | 2017-07-03 | 2017-07-03 | 芯片和电子电路的粘接结构和粘接方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109216293A true CN109216293A (zh) | 2019-01-15 |
Family
ID=64992695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710532536.1A Pending CN109216293A (zh) | 2017-07-03 | 2017-07-03 | 芯片和电子电路的粘接结构和粘接方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109216293A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1463414A (zh) * | 2001-06-14 | 2003-12-24 | A·S·K·股份有限公司 | 用于将芯片连接到智能卡射频识别部件中的天线上的方法 |
| CN102403239A (zh) * | 2010-09-13 | 2012-04-04 | 新科金朋有限公司 | 半导体器件及形成用于在Fo-WLCSP中安装半导体小片的引线上键合互连的方法 |
| CN203967239U (zh) * | 2013-10-08 | 2014-11-26 | 北京北印中源科技有限公司 | 一种喷墨印刷的全纸质超高频rfid天线 |
| CN204375740U (zh) * | 2015-01-27 | 2015-06-03 | 深圳市梦工厂科技有限公司 | 高密度集成电路封装结构 |
| CN105733367A (zh) * | 2014-12-10 | 2016-07-06 | 赖中平 | 射频识别卷标的导电墨水组合物、天线结构及天线的制造方法 |
-
2017
- 2017-07-03 CN CN201710532536.1A patent/CN109216293A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1463414A (zh) * | 2001-06-14 | 2003-12-24 | A·S·K·股份有限公司 | 用于将芯片连接到智能卡射频识别部件中的天线上的方法 |
| CN102403239A (zh) * | 2010-09-13 | 2012-04-04 | 新科金朋有限公司 | 半导体器件及形成用于在Fo-WLCSP中安装半导体小片的引线上键合互连的方法 |
| CN203967239U (zh) * | 2013-10-08 | 2014-11-26 | 北京北印中源科技有限公司 | 一种喷墨印刷的全纸质超高频rfid天线 |
| CN105733367A (zh) * | 2014-12-10 | 2016-07-06 | 赖中平 | 射频识别卷标的导电墨水组合物、天线结构及天线的制造方法 |
| CN204375740U (zh) * | 2015-01-27 | 2015-06-03 | 深圳市梦工厂科技有限公司 | 高密度集成电路封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102296702B1 (ko) | 칩 카드 모듈을 위한 회로를 생성하는 방법 및 칩 카드 모듈을 위한 회로 | |
| EP3490067B1 (en) | Substrate for rfid tags, rfid tag and rfid system | |
| TW457605B (en) | Circuit chip connector and method of connecting a circuit chip | |
| KR100713333B1 (ko) | 다층 이방성 도전 필름 | |
| CN203205406U (zh) | 具有集成插槽的***级封装件 | |
| CN110248466B (zh) | 电路基板、电子电路装置和电路基板的制造方法 | |
| CN100356537C (zh) | 半导体装置的制造方法 | |
| KR20100040241A (ko) | 세라믹 칩 어셈블리 | |
| US8381993B2 (en) | Method for realizing a dual interface IC card | |
| US8604354B2 (en) | Printed wiring board, method of manufacturing printed wiring board, and method of connecting printed wiring board | |
| US4850105A (en) | Method of taking out lead of semiconductor tip part | |
| JP2005275802A (ja) | 電波読み取り可能なデータキャリアの製造方法および該製造方法に用いる基板並びに電子部品モジュール | |
| JP6901207B2 (ja) | チップカードモジュール及びチップカードを製造するための方法 | |
| WO2017140138A1 (zh) | 芯片的超薄嵌入式封装方法及封装体 | |
| US8695207B2 (en) | Method for manufacturing an electronic device | |
| JPH11345302A (ja) | Ｉｃチップの実装方法、ｉｃモジュール、インレットおよびｉｃカード | |
| CN105789065A (zh) | 一种芯片封装结构、终端设备及方法 | |
| CN109216293A (zh) | 芯片和电子电路的粘接结构和粘接方法 | |
| CN207587729U (zh) | 芯片和电路板的接合结构 | |
| MX2008012339A (es) | Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato. | |
| JPH08202844A (ja) | 電子機器及びその製造方法 | |
| US20070159341A1 (en) | Packaging structure for radio frequency identification devices | |
| CN207066635U (zh) | 一种超薄型的温度传感器 | |
| CN218465730U (zh) | 超薄石墨散热膜 | |
| US9978714B1 (en) | Structure and method of bonding chip with electronic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190115 |
|
| WD01 | Invention patent application deemed withdrawn after publication |