CN109166868B - 一种阵列基板及其制备方法、显示面板 - Google Patents
一种阵列基板及其制备方法、显示面板 Download PDFInfo
- Publication number
- CN109166868B CN109166868B CN201811019726.4A CN201811019726A CN109166868B CN 109166868 B CN109166868 B CN 109166868B CN 201811019726 A CN201811019726 A CN 201811019726A CN 109166868 B CN109166868 B CN 109166868B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- via hole
- region
- insulating layer
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 37
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 57
- 238000002161 passivation Methods 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000001312 dry etching Methods 0.000 claims abstract description 24
- 238000001039 wet etching Methods 0.000 claims abstract description 16
- 239000002131 composite material Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000014759 maintenance of location Effects 0.000 claims description 6
- 230000000717 retained effect Effects 0.000 claims description 3
- 239000006227 byproduct Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板及其制备方法、显示面板，所述方法包括以下步骤：在制备有栅极、栅绝缘层、源漏极以及钝化层的基板上制备一层光刻胶；对所述光刻胶进行曝光，形成间隔的光刻胶完全去除区域以及光刻胶部分保留区域，所述光刻胶部分保留区域对应于形成第一过孔的区域，所述光刻胶完全去除区域对应于形成第二过孔的区域；依次采用湿蚀刻与干蚀刻交替的方式，对所述钝化层以及所述栅绝缘层进行蚀刻，分别形成对应所述源漏极的第一过孔与对应所述栅极的第二过孔，其中所述第一过孔的深度小于所述第二过孔的深度。
Description
技术领域
本发明涉及显示面板制造技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
在TFT-LCD面板设计中，制作薄膜晶体管TFT器件需要栅极、栅极绝缘层、有源层、源漏电极、钝化层、像素电极。栅极线和源漏极线通常使用金属铜导线，像素电极使用氧化物半导体进行信号连接，为了信号连接，需要将栅极绝缘层和钝化层进行接触孔开孔设计。
采用金属氧化物作为半导体层的薄膜晶体管中，栅极绝缘层和钝化层使用的薄膜是氧化硅SiOx和氮化硅SiNx的复合膜层结构，其膜层结构复杂且膜质差异很大，使用干刻制程进行深孔和浅孔刻蚀过程中，刻蚀时间长，导致干刻完成后，产生无法去除的副产物以及接触角(taper)异常，造成金属铜和像素电极接触阻抗异常，从而影响面板内的显示异常，造成产品的良率和信赖性问题。
因此，现有技术存在缺陷，急需改进。
发明内容
本发明提供一种阵列基板及其制备方法、显示面板，能够避免在接触孔蚀刻制程中产生副产物，改善接触角异常，改善接触阻抗，从而提高产品良率。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种阵列基板的制备方法，所述方法包括以下步骤：
步骤S10，在制备有栅极、栅绝缘层、源漏极以及钝化层的基板上制备一层光刻胶；
步骤S20，对所述光刻胶进行曝光，形成间隔的光刻胶完全去除区域以及光刻胶部分保留区域，所述光刻胶部分保留区域对应于形成第一过孔的区域，所述光刻胶完全去除区域对应于形成第二过孔的区域；
步骤S30，依次采用湿蚀刻与干蚀刻交替的方式，对所述钝化层以及所述栅绝缘层进行蚀刻，分别形成对应所述源漏极的第一过孔与对应所述栅极的第二过孔，其中所述第一过孔的深度小于所述第二过孔的深度。
根据本发明一优选实施例，在所述步骤S20的曝光制程所使用的光罩中，所述光罩对应所述光刻胶完全去除区域的部位为完全透光区域，所述光罩对应所述光刻胶部分保留区域的部位为部分透光区域，所述光罩其余的部分为不透光区域。
根据本发明一优选实施例，所述步骤S20之后还包括以下步骤：
步骤S201，在曝光工艺完成后，对所述光刻胶进行显影制程，去除对应所述光刻胶完全去除区域的所述光刻胶，部分保留对应所述光刻胶部分保留区域的所述光刻胶。
根据本发明一优选实施例，所述步骤S30包括以下步骤：
步骤S301，进行第一次湿蚀刻，将对应于形成所述第二过孔的区域的所述钝化层蚀刻掉；
步骤S302，进行第一次干蚀刻，将对应所述光刻胶部分保留区域的所述光刻胶蚀刻掉；
步骤S303，进行第二次湿蚀刻，将对应于形成所述第二过孔的区域的所述栅绝缘层部分或完全蚀刻掉，以及将对应于形成所述第一过孔的区域的所述钝化层蚀刻掉，形成所述第一过孔。
根据本发明一优选实施例，所述栅绝缘层至少包括第一栅绝缘层与第二栅绝缘层，所述第二栅绝缘层制备于所述第一栅绝缘层上，所述步骤S303包括以下步骤：
将对应于形成所述第二过孔的区域的所述第二栅绝缘层蚀刻掉，以及将对应于形成所述第一过孔的区域的所述钝化层蚀刻掉。
根据本发明一优选实施例，所述步骤S303之后还包括以下步骤：
步骤S304，进行第二次干蚀刻，将对应于形成所述第二过孔的区域的所述第一栅绝缘层蚀刻掉，形成所述第二过孔。
根据本发明一优选实施例，所述钝化层至少包括第一钝化层与第二钝化层，所述第二钝化层制备于所述第一钝化层上。
根据本发明一优选实施例，在形成所述第一过孔和所述第二过孔之后，所述方法还包括以下步骤：
步骤S40，去除所述钝化层上剩余的所述光刻胶。
本发明还提供一种采用上述制备方法制备的阵列基板。
本发明还提供一种包括上述阵列基板的显示面板。
本发明的有益效果为：相较于现有阵列基板的接触孔形成方式，本发明提供的阵列基板及其制备方法、显示面板，通过采用半透膜的方式，在深孔处采用全部曝光方式，在浅孔处采用半透膜曝光方式，分别进行深孔和浅孔刻蚀，刻蚀方式采用湿蚀刻和干蚀刻复合方式进行；由此避免了干蚀刻过程产生副产物，可以改善接触孔的接触角异常；另外，由于在浅孔处采用半透膜曝光方式，减少了刻蚀过程中干刻蚀气体对源漏极铜金属的损伤，从而改善接触阻抗。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术采用干蚀刻形成接触孔的示意图；
图2为本发明实施例一提供的阵列基板的制备方法流程图；
图3A～3E为本发明实施例一提供的阵列基板的制备方法流程示意图；
图4为本发明实施例二提供的阵列基板的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有技术的阵列基板，在使用干刻制程进行深孔和浅孔刻蚀过程中，刻蚀时间长，产生无法去除的副产物以及接触孔的接触角异常，造成金属铜和像素电极接触阻抗异常，从而影响面板显示的技术问题，本实施例能够解决该缺陷。
如图1所示，为现有技术采用干蚀刻形成接触孔的示意图。该图在以金属氧化物作为半导体层的薄膜晶体管中，深接触孔10与浅接触孔11均采用普通曝光方式进行刻蚀；其中，栅绝缘层13和钝化层12使用的薄膜是氧化硅和氮化硅的复合膜层结构，采用干蚀刻制程对所述钝化层12以及所述栅绝缘层13进行所述浅接触孔11与所述深接触孔10的蚀刻；由于干蚀刻制程时间长，导致出现副产物以及所述浅接触孔11与所述深接触孔10的接触角的异常，如图中凹陷区域14，因此会造成金属信号线(如图中栅极15和源漏极16)和信号电极接触阻抗异常，从而影响面板的显示。
请参照图2，为本发明实施例一提供的阵列基板的制备方法流程图，以及参照图3A～3E，为本发明实施例一提供的阵列基板的制备方法流程示意图；所述方法包括以下步骤：
步骤S10，在制备有栅极、栅绝缘层、源漏极以及钝化层的基板上制备一层光刻胶；
具体地，如图3A所示，提供一阵列基板，所述阵列基板包括依次制备于衬底基板(图中未标示)上的栅极30、栅绝缘层31、源漏极32以及钝化层33，在所述钝化层33表面制备一层光刻胶34；其中，所述栅绝缘层31包括制备于所述栅极30表面的第一栅绝缘层310，以及制备于所述第一栅绝缘层310表面的第二栅绝缘层311；所述钝化层33包括制备于所述源漏极32表面的第一钝化层330，以及制备于所述第一钝化层330表面的第二钝化层331。所述栅绝缘层31和所述钝化层33使用的薄膜均为氧化硅和氮化硅的复合膜层。
步骤S20，对所述光刻胶进行曝光，形成间隔的光刻胶完全去除区域以及光刻胶部分保留区域，所述光刻胶部分保留区域对应于形成第一过孔的区域，所述光刻胶完全去除区域对应于形成第二过孔的区域；
具体如图3A所示，在所述步骤S20的曝光制程所使用的光罩35中，所述光罩35对应光刻胶完全去除区域340的部位为完全透光区域350，所述光罩35对应光刻胶部分保留区域341的部位为部分透光区域351，所述光罩35其余的部分为不透光区域。优选的，所述光罩35的所述部分透光区域351的透光量为30％～70％之间。
所述步骤S20之后还包括以下步骤：
步骤S201，在曝光工艺完成后，对所述光刻胶进行显影制程，去除对应所述光刻胶完全去除区域的所述光刻胶，部分保留对应所述光刻胶部分保留区域的所述光刻胶。
步骤S30，依次采用湿蚀刻与干蚀刻交替的方式，对所述钝化层以及所述栅绝缘层进行蚀刻，分别形成对应所述源漏极的第一过孔与对应所述栅极的第二过孔，其中所述第一过孔的深度小于所述第二过孔的深度。
具体地，所述步骤S30包括以下步骤：
步骤S301，进行第一次湿蚀刻，将对应于形成所述第二过孔的区域的所述钝化层蚀刻掉；
如图3B所示，曝光后，先采用氢氟酸刻蚀液进行第一次湿蚀刻，将对应于形成所述第二过孔的区域的所述钝化层33蚀刻完全，此步骤不会产生副产物。
步骤S302，进行第一次干蚀刻，将对应所述光刻胶部分保留区域的所述光刻胶蚀刻掉；
如图3C所示，利用干蚀刻制程将对应所述光刻胶部分保留区域341的所述光刻胶34蚀刻完全。
步骤S303，进行第二次湿蚀刻，将对应于形成所述第二过孔的区域的所述栅绝缘层部分或完全蚀刻掉，以及将对应于形成所述第一过孔的区域的所述钝化层蚀刻掉，形成所述第一过孔。
如图3D所示，用氢氟酸刻蚀液进行第二次湿蚀刻，将对应于形成所述第二过孔的区域的所述第二栅绝缘层311蚀刻掉，同时将对应于形成所述第一过孔的区域的所述钝化层33(包括所述第一钝化层330与所述第二钝化层331)蚀刻完全，形成连通所述源漏极32的第一过孔36；此步骤不会产生副产物。
所述步骤S303之后还包括以下步骤：
步骤S304，进行第二次干蚀刻，将对应于形成所述第二过孔的区域的所述第一栅绝缘层蚀刻掉，形成所述第二过孔。
如图3E所示，利用干蚀刻制程将对应于形成所述第二过孔的区域的所述第一栅绝缘层310蚀刻完全，形成连通所述栅极30的第二过孔37。此步骤不会产生副产物，由于刻蚀时间较短，对所述第一过孔36处的所述源漏极32没有损伤；采用上述方法形成的所述第一过孔36以及所述第二过孔37均无异常。
在形成所述第一过孔36和所述第二过孔37之后，所述方法还包括以下步骤：
步骤S40，去除所述钝化层上剩余的所述光刻胶。
如图4所示，为本发明实施例二提供的阵列基板的结构示意图。本实施例与上述实施例一的区别特征在于：本实施例提供的所述阵列基板包括依次层叠制备的栅极40、栅绝缘层41、源漏极42以及钝化层43，其中所述栅绝缘层41包括第一栅绝缘层410，以及制备于所述第一栅绝缘层410表面的第二栅绝缘层411；即本实施例的所述钝化层43为一层以氧化硅或氮化硅为材料的薄膜，所述栅绝缘层41为包括氧化硅与氮化硅的复合膜层。本实施例的所述阵列基板在制备连通所述源漏极42的第一过孔，以及连通所述栅极40的第二过孔的光罩制程以及蚀刻制程与上述实施例一中的蚀刻制程相同，具体请参照上述实施例一中的描述，此处不再赘述。
本发明实施例三提供的一种阵列基板的制备方法，与上述实施例二的区别特征在于：本实施例提供的所述阵列基板的栅绝缘层为一层以氧化硅或氮化硅为材料的薄膜；在形成对应源漏极的第一过孔以及对应栅极的第二过孔的制备方法中，上述实施例一中在所述步骤S303之前的步骤与本实施例中是一致的，本实施例在上述步骤S303的第二次湿蚀刻中，将对应于形成所述第二过孔的区域的所述栅绝缘层蚀刻完全，以及将对应于形成所述第一过孔的区域的所述钝化层蚀刻完全，同时形成所述第一过孔与所述第二过孔，且不会产生副产物，形成的所述第一过孔与所述第二过孔无异常，因此不会造成阻抗异常。
当然，上述实施例中的所述钝化层与所述栅绝缘层的材料不限于氧化硅与氮化硅，还可以为其他材料。
上述实施例提供的阵列基板的制备方法还包括但不限于以下步骤：在所述钝化层上制备间隔分布的像素电极与第一信号电极，所述像素电极通过所述第一过孔与漏极相连，所述第一信号电极通过所述第二过孔与所述栅极相连。
当然，本发明提供的阵列基板的制备方法并不限于对应源漏极以及对应栅极的过孔的制备，还可用于其他深接触孔与浅接触孔的制备。
本发明还提供一种采用上述制备方法制备的阵列基板，包括依次制备于衬底基板上的金属氧化物半导体层、栅极、栅绝缘层、源漏极、钝化层、像素电极以及第一信号电极等。
本发明还提供一种包括上述阵列基板的显示面板。
本发明提供的阵列基板及其制备方法、显示面板，通过采用半透膜的方式，在深孔处采用全部曝光方式，在浅孔处采用半透膜曝光方式，分别进行深孔和浅孔刻蚀，刻蚀方式采用湿蚀刻和干蚀刻复合方式进行；由此避免了干蚀刻过程产生副产物，可以改善接触孔的接触角异常；另外，由于在浅孔处采用半透膜曝光方式，减少了刻蚀过程中干刻蚀气体对源漏极铜金属的损伤，从而改善接触阻抗。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (9)
1.一种阵列基板的制备方法，其特征在于，所述方法包括以下步骤：
步骤S10，在制备有栅极、栅绝缘层、源漏极以及钝化层的基板上制备一层光刻胶；
步骤S20，对所述光刻胶进行曝光，形成间隔的光刻胶完全去除区域以及光刻胶部分保留区域，所述光刻胶部分保留区域对应于形成第一过孔的区域，所述光刻胶完全去除区域对应于形成第二过孔的区域；
步骤S30，进行第一次湿蚀刻，将对应于形成第二过孔区域的所述钝化层蚀刻掉；
进行第一次干蚀刻，将对应所述光刻胶部分保留区域的所述光刻胶蚀刻掉；
进行第二次湿蚀刻，将对应于形成第二过孔区域的所述栅绝缘层部分或完全蚀刻掉，以及将对应于形成第一过孔区域的所述钝化层蚀刻掉，形成对应所述源漏极的第一过孔与对应所述栅极的第二过孔，其中所述第一过孔的深度小于所述第二过孔的深度。
2.根据权利要求1所述的制备方法，其特征在于，在所述步骤S20的曝光制程所使用的光罩中，所述光罩对应所述光刻胶完全去除区域的部位为完全透光区域，所述光罩对应所述光刻胶部分保留区域的部位为部分透光区域，所述光罩其余的部分为不透光区域。
3.根据权利要求1所述的制备方法，其特征在于，所述步骤S20之后还包括以下步骤：
步骤S201，在曝光工艺完成后，对所述光刻胶进行显影制程，去除对应所述光刻胶完全去除区域的所述光刻胶，部分保留对应所述光刻胶部分保留区域的所述光刻胶。
4.根据权利要求1所述的制备方法，其特征在于，所述栅绝缘层至少包括第一栅绝缘层与第二栅绝缘层，所述第二栅绝缘层制备于所述第一栅绝缘层上，所述第二次湿蚀刻包括以下步骤：
将对应于形成所述第二过孔的区域的所述第二栅绝缘层蚀刻掉，以及将对应于形成所述第一过孔的区域的所述钝化层蚀刻掉。
5.根据权利要求4所述的制备方法，其特征在于，所述第二次湿蚀刻之后还包括以下步骤：
步骤S304，进行第二次干蚀刻，将对应于形成所述第二过孔的区域的所述第一栅绝缘层蚀刻掉，形成所述第二过孔。
6.根据权利要求1所述的制备方法，其特征在于，所述钝化层至少包括第一钝化层与第二钝化层，所述第二钝化层制备于所述第一钝化层上。
7.根据权利要求1所述的制备方法，其特征在于，在形成所述第一过孔和所述第二过孔之后，所述方法还包括以下步骤：
步骤S40，去除所述钝化层上剩余的所述光刻胶。
8.一种采用权利要求1～7任一权利要求所述的制备方法制备的阵列基板。
9.一种包括权利要求8所述的阵列基板的显示面板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811019726.4A CN109166868B (zh) | 2018-09-03 | 2018-09-03 | 一种阵列基板及其制备方法、显示面板 |
| PCT/CN2018/105042 WO2020047882A1 (zh) | 2018-09-03 | 2018-09-11 | 一种阵列基板及其制备方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811019726.4A CN109166868B (zh) | 2018-09-03 | 2018-09-03 | 一种阵列基板及其制备方法、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109166868A CN109166868A (zh) | 2019-01-08 |
| CN109166868B true CN109166868B (zh) | 2020-08-11 |
Family
ID=64893839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811019726.4A Active CN109166868B (zh) | 2018-09-03 | 2018-09-03 | 一种阵列基板及其制备方法、显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109166868B (zh) |
| WO (1) | WO2020047882A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111399342A (zh) * | 2020-03-26 | 2020-07-10 | 京东方科技集团股份有限公司 | 一种曝光装置以及刻蚀方法 |
| CN111897168A (zh) * | 2020-08-21 | 2020-11-06 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104167365A (zh) * | 2014-08-06 | 2014-11-26 | 京东方科技集团股份有限公司 | 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置 |
| CN104505368A (zh) * | 2014-12-24 | 2015-04-08 | 昆山国显光电有限公司 | 一种接触孔刻蚀工艺、有机发光显示器件及显示装置 |
| CN104733384A (zh) * | 2013-08-22 | 2015-06-24 | 合肥京东方光电科技有限公司 | 显示基板及其制造方法、显示装置 |
| CN107818945A (zh) * | 2017-10-25 | 2018-03-20 | 武汉华星光电半导体显示技术有限公司 | 一种功能层开孔的方法、阵列基板以及显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI435152B (zh) * | 2011-08-16 | 2014-04-21 | Chunghwa Picture Tubes Ltd | 形成接觸窗的方法 |
| WO2018094598A1 (zh) * | 2016-11-23 | 2018-05-31 | 深圳市柔宇科技有限公司 | 阵列基板的制造方法 |
| WO2018112952A1 (zh) * | 2016-12-24 | 2018-06-28 | 深圳市柔宇科技有限公司 | 阵列基板制造方法 |
| CN106684039B (zh) * | 2017-02-07 | 2019-12-24 | 京东方科技集团股份有限公司 | 一种阵列基板制造方法及阵列基板 |
-
2018
- 2018-09-03 CN CN201811019726.4A patent/CN109166868B/zh active Active
- 2018-09-11 WO PCT/CN2018/105042 patent/WO2020047882A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733384A (zh) * | 2013-08-22 | 2015-06-24 | 合肥京东方光电科技有限公司 | 显示基板及其制造方法、显示装置 |
| CN104167365A (zh) * | 2014-08-06 | 2014-11-26 | 京东方科技集团股份有限公司 | 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置 |
| CN104505368A (zh) * | 2014-12-24 | 2015-04-08 | 昆山国显光电有限公司 | 一种接触孔刻蚀工艺、有机发光显示器件及显示装置 |
| CN107818945A (zh) * | 2017-10-25 | 2018-03-20 | 武汉华星光电半导体显示技术有限公司 | 一种功能层开孔的方法、阵列基板以及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020047882A1 (zh) | 2020-03-12 |
| CN109166868A (zh) | 2019-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2017054384A1 (zh) | 一种阵列基板及其制作方法、显示面板 | |
| US8633066B2 (en) | Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof | |
| JP4875018B2 (ja) | 薄膜トランジスタアレイパネル | |
| WO2014124568A1 (zh) | 薄膜晶体管、阵列基板及其制作方法及显示装置 | |
| US20150332979A1 (en) | Manufacturing method of array substrate | |
| CN109166868B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| US20100075451A1 (en) | Method for manufacturing a thin film structure | |
| CN109659312B (zh) | 一种阵列基板及其制备方法 | |
| CN108231553B (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| CN103367166A (zh) | 薄膜晶体管制备方法和***、以及薄膜晶体管、阵列基板 | |
| JP5788259B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
| CN112002636A (zh) | 阵列基板、其制备方法以及显示面板 | |
| JP2006345003A (ja) | 半導体装置およびその作製方法 | |
| WO2016041349A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| WO2020124713A1 (zh) | 一种阵列基板及其制备方法 | |
| JP6542897B2 (ja) | Ｌｔｐｓ ｔｆｔ画素ユニット及びその製造方法 | |
| CN106340543A (zh) | 薄膜晶体管、阵列基板极其制造方法和显示面板 | |
| CN106783732B (zh) | 阵列基板的制备方法及显示面板的制备方法 | |
| JP2010097077A (ja) | 表示装置及びその製造方法 | |
| US20120119210A1 (en) | Pixel structure and dual gate pixel structure | |
| CN102637698B (zh) | 一种阵列基板及其制备方法 | |
| KR101903671B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN104103583B (zh) | 阵列基板及其制作方法和显示面板 | |
| US9679924B2 (en) | Array substrate and manufacturing method thereof, display device | |
| US10109653B2 (en) | Array substrate, manufacturing method thereof and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |