CN109147671A

CN109147671A - 发光元件

Info

Publication number: CN109147671A
Application number: CN201810908242.9A
Authority: CN
Inventors: 外园伸秋; 山下淳; 山下淳一; 小野山有亮
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2012-11-14
Filing date: 2013-10-21
Publication date: 2019-01-04
Anticipated expiration: 2033-10-21
Also published as: JP6031954B2; CN103810967A; CN108766352A; CN108766352B; JP2014098779A; US9792860B2; US20140132175A1; CN109147671B

Abstract

本发明期望提供一种具有较不易受基板效应影响的构造及结构的发光元件、包括所述发光元件的显示器件以及包括所述显示器件的电子装置，所述发光元件包括发光部及用于驱动所述发光部的驱动电路。所述驱动电路至少包括：(A)驱动晶体管，其为p沟道型场效应晶体管，(B)图像信号写入晶体管，(C)发光控制晶体管，以及(D)电容器。所述驱动晶体管、所述图像信号写入晶体管及所述发光控制晶体管中的每一者均设置于n型阱中，所述n型阱形成于p型硅半导体基板中。所述驱动晶体管的第一源极/漏极区域电连接至其中形成有所述驱动晶体管的所述n型阱。

Description

发光元件

本申请是申请日为2013年10月21日、发明名称为“发光元件、显示器件及电子装置”的申请号为201310495174.5专利申请的分案申请。

技术领域

本发明涉及一种发光元件、一种包括所述发光元件的显示器件以及一种包括所述显示器件的电子装置。

背景技术

近来，包括有机电致发光元件(在下文中有时被简称为缩写形式“有机EL元件”)的有机电致发光显示器件(在下文中有时被简称为缩写形式“有机EL显示器件”)作为液晶显示器件的替代品而受到关注。有机EL显示器件为自发光类型且具有低功耗的特性。此外，期望有机EL显示器件能充分响应高分辨率及高速视频信号，因此能锐意进行对有机EL显示器件的实用性及商品化的开发。

有机EL显示器件包括多个发光元件，所述发光元件分别具有发光部EL及用于所述驱动发光部EL的驱动电路。例如，图14中所示的等效电路图图示了包括具有三个晶体管及两个电容器的驱动电路的发光元件(例如未经审查的日本专利申请公开案第2008-287141号)。图14中的驱动电路包括采样晶体管Tr₁、驱动晶体管Tr₂、开关晶体管Tr₃、存储电容器C_S及子电容器C_sub。这些晶体管是p沟道型晶体管。所述驱动电路连接至第一扫描线WS、第二扫描线DS及信号线SL。所述有机EL显示器件因此被构造成可具有固定的电源电压，从而使所述有机EL显示器件的帧(frame)变窄且使用寿命延长。此外，与驱动电路包括n沟道型晶体管的情形相比，p沟道型晶体管所表现出的晶体管之间的性质变化更小。

在未经审查的日本专利申请公开案第2008-287141号中所公开的技术中，驱动电路由薄膜晶体管(TFT晶体管)构成。如果驱动电路由设置于硅半导体基板上的场效应晶体管而非薄膜晶体管构成，则应考虑基板效应(substrate effect)(晶体管的阈值电压由于源极区域S与硅半导体基板之间的电位差而发生变化的现象)的影响。可通过下列表达式(1)来获得由于p沟道型MOS晶体管中的基板效应而发生阈值电压变化之后的阈值电压V'_th的近似值。

V'_th≈V_th(0)-γ(V_sb)^1/2 (1)

在此表达式中，

V_sb：源极区域与硅半导体基板之间的电压，

V_th(0)：当源极区域与硅半导体基板之间的电压为0伏特时的阈值电压，以及

γ：取决于硅半导体基板的掺杂的常数。

在p沟道型MOS晶体管中，通常将形成于硅半导体基板中的n型阱的电位视为公共基板电位。基板电位被固定在驱动电路中所用的最高电位处。当驱动晶体管Tr₂的源极区域S的电位恒定时，则源极区域S与硅半导体基板(即n型阱)之间的电压V_sb恒定，因此不产生基板效应。然而，未经审查的日本专利申请公开案第2008-287141号中所公开的对驱动晶体管Tr₂执行的阈值电压校正处理在阈值电压校正时段与发光时段之间改变驱动晶体管Tr₂的源极区域S中的电位，从而改变V_sb。V_sb的变化会产生能够影响发光部EL的发光条件的基板效应。

在下文中将参照图5中用于图示像素电路操作的时序图来阐述基板效应的影响。在图5中，“DTL”表示“SL”，“SCL”表示“WS”，且“CL_{EL_C}”表示“DS”。驱动晶体管Tr₂中的源极区域S的电位由“源极电位(S)”表示，而门电极的电位由“门极电位(G)”表示。由于晶体管Tr₁、Tr₃是p沟道型晶体管，因此这些晶体管在第一扫描线WS、第二扫描线DS及信号线SL上的信号处于低电平(L)时进入接通状态，而所述晶体管在所述信号处于高电平(H)时进入断开状态。

在图5中，在从时刻T₄～时刻T₅的阈值电压校正时段期间，驱动晶体管Tr₂的门极电位(G)保持为参考电压V_ofs，同时驱动晶体管Tr₂的源极区域S放电。此时，驱动晶体管Tr₂的源极电位(S)持续下降，一直到达使驱动晶体管Tr₂断开的电位为止。在理想情形(不产生基板效应的情形)中，驱动晶体管Tr₂被断开时的源极电位(S)为

V_ofs+V_th(0)。

然而，实际上，随着源极电位(S)的降低，会产生基板效应并发生阈值电压的提高，如下列表达式(1)所示。驱动晶体管Tr₂断开时的源极电位(S)为

V_ofs+V_th(0)+ΔV_th (1)

其中，ΔV_th是由基板效应引起的阈值电压的变化。随后，当在时刻T₈处开始发光时，开关晶体管Tr₃进入接通状态以将驱动晶体管Tr₂的源极电位(S)提高至电源电压V_CC；然而，此时驱动晶体管Tr₂的阈值电压为V_sb＝0伏特，因此，在表达式(1)中ΔV_th的值为0。

上述操作可通过晶体管的以下饱和电流表达式来表示。假定存在两个驱动晶体管Tr₂，则分别由V_th-1(0)及V_th-2(0)来表达所述两个驱动晶体管Tr₂的阈值电压V_th(0)[其中V_th-1(0)<V_th-2]。此外，欲被施加至驱动晶体管Tr₂的门电极以用于校正阈值电压的电压被称为门极电位(G)，并由V_ofs来表示。

如果开关晶体管Tr₃在时刻T₄处进入断开状态，则驱动晶体管Tr₂的源极区域S放电且因此源极电位(S)降低，从而断开驱动晶体管Tr₂。在其中不存在基板效应的情形中，分别由表达式(2-1)及表达式(2-2)来表达所述两个驱动晶体管Tr₂在阈值电压校正处理完成时的源极电位(S)。可基于表达式(2-1)及表达式(2-2)由表达式(3-1)及表达式(3-2)来表达此时门电极与源极区域S之间的电位差V_gs-1、V_gs-2。

V_s-1＝V_off+V_th-1(0) (2-1)

V_s-2＝V_off+V_th-2(0) (2-2)

V_gs-1＝V_th-1(0) (3-1)

V_gs-2＝V_th-2(0) (3-2)

如果在此种状态下开始发光操作，则由表达式(4-1)及表达式(4-2)来表达驱动晶体管Tr₂至发光部EL的漏极电流I_ds；然而，根据表达式(3-1)及表达式(3-2)，漏极电流I_ds的值为0，换言之，阈值电压的变化(即V_th-1(0)及V_th-2(0)的变化)被校正(抵消)。应注意，“μ”表示驱动晶体管Tr₂的有效迁移率。

I_ds-1＝k·μ·[V_gs-1-V_th-1(0)]² (4-1)

I_ds-2＝k·μ·[V_gs-2-V_th-2(0)]² (4-2)

当

L：沟道长度，

W：沟道宽度，以及

C_ox：(门极绝缘层的相对介电常数)×(真空介电常数)/(门极绝缘层的厚度)时，

k≡(1/2)·(W/L)·C_ox。

在其中产生基板效应的情形中，源极电位(S)在阈值电压校正处理期间受基板效应影响。由下列表达式(2-1')及表达式(2-2')来表达在阈值电压校正处理完成时的源极电位(S)。

V_s-1'＝V_off+V_th-1(0)+ΔV_th-1 (2-1')

V_s-2'＝V_off+V_th-2(0)+ΔV_th-2 (2-2')

在上述表达式中，ΔV_th-1及ΔV_th-2表示由基板效应引起的阈值电压的变化。可分别基于表达式(2-1')及表达式(2-2')由表达式(3-1')及表达式(3-2')来表达此时的V_gs-1、V_gs-2。

V_gs-1＝V_th-1(0)+ΔV_th-1 (3-1')

V_gs-2＝V_th-2(0)+ΔV_th-2 (3-2')

如果在此种状态下开始发光操作，则由下列表达式(4-1')及表达式(4-2')来表达驱动晶体管Tr₂至发光部EL的漏极电流I_ds；然而，与表达式(4-1)及表达式(4-2)不同，漏极电流I_ds的值不为0，换言之，阈值电压的变化未被校正(抵消)。

I_ds-1＝k·μ·[V_gs-1-V_th-1(0)]²

＝k·μ·[ΔV_th-1]² (4-1')

I_ds-2＝k·μ·[V_gs-2-V_th-2(0)]²

＝k·μ·[ΔV_th-2]² (4-2')

ΔI_ds＝I_ds-1-I_ds-2

＝k·μ·{[ΔV_th-1]²-[ΔV_th-2]²}

换言之，即使执行阈值电压校正处理，漏极电流I_ds也仍然会因基板效应而变化仅ΔI_ds。因此，可以说存在一些问题，这些问题例如像素之间亮度的明显差异以及屏幕均匀性的损失。

发明内容

考虑到上述问题，本发明期望提供一种具有较不易受基板效应影响的构造及结构的发光元件、一种包括所述发光元件的显示器件、以及一种包括所述显示器件的电子装置。

本发明的实施例涉及一种发光元件，所述发光元件包括发光部及用于驱动所述发光部的驱动电路，其中

所述驱动电路至少包括：

(A)驱动晶体管，其为p沟道型场效应晶体管，

(B)图像信号写入晶体管，

(C)发光控制晶体管，以及

(D)电容器，其中，

所述驱动晶体管、所述图像信号写入晶体管及所述发光控制晶体管中的每一者均设置于n型阱中，所述n型阱形成于p型硅半导体基板中，并且，

所述驱动晶体管的第一源极/漏极区域电连接至其中形成有所述驱动晶体管的所述n型阱。

本发明的另一实施例涉及一种具有多个上述实施例的发光元件的显示器件，所述发光元件以二维矩阵排列。本发明的又一实施例涉及一种包括上述实施例的显示器件的电子装置。

在本发明实施例的发光元件、本发明实施例的显示器件中所包括的发光元件、以及在本发明实施例的电子装置中所包括的发光元件(在下文中，这些发光元件被统称为“本发明的发光元件等”)中，作为驱动晶体管的源极/漏极区域之一的第一源极/漏极区域电连接至其中形成有所述驱动晶体管的n型阱。在此种构造下，当驱动晶体管的第一源极/漏极区域的电位升高或其电压增大时，所述n型阱的电位升高或其电压增大。因此，可抑制基板效应(也被称为背栅效应(back gate effect)或基板偏置效应(substrate bias effect))的发生，以实现所述驱动电路的稳定操作以及抑制显示器件或电子装置的功耗的增大。

附图说明

图1是部分显示示例1的其中具有驱动电路的发光元件的示意性剖视图，所述发光元件被安装于显示器件中或被安装于设置在电子装置中的显示器件中；

图2A及图2B分别是部分显示示例1及示例2的驱动电路中的驱动晶体管及图像信号写入晶体管的抽取部分的示意性剖视图，所述驱动电路被安装于显示器件中或被安装于设置在电子装置中的显示器件中；

图3是示例1的3Tr/2C驱动电路的等效电路图；

图4是用于形成示例1的显示器件或设置于电子装置中的显示器件的电路的概念图；

图5是示意性地图示根据示例1的驱动电路的操作的时序图；

图6A、图6B、图6C及图6D是示意性地显示形成示例1的驱动电路的各个晶体管的接通/断开状态等的图；

图7A、图7B、图7C、图7D及图7E是接续图6D示意性地显示形成示例1的驱动电路的各个晶体管的接通/断开状态等的图；

图8是示例3的4Tr/2C驱动电路的等效电路图；

图9是示意性地图示根据示例3的驱动电路的操作的时序图；

图10A、图10B、图10C及图10D是示意性地显示形成示例3的驱动电路的各个晶体管的接通/断开状态等的图；

图11A、图11B、图11C及图11D是接续图10D示意性地显示形成示例3的驱动电路的各个晶体管的接通/断开状态等的图；

图12A、图12B及图12C是接续图11D示意性地显示形成示例3的驱动电路的各个晶体管的接通/断开状态等的图；

图13是3Tr/1C驱动电路的等效电路图；以及

图14是现有技术中包括具有三个晶体管及两个电容器的发光元件的等效电路图。

具体实施方式

在下文中将参照附图结合示例来阐述本发明；然而，本发明并非仅限于所述示例，且示例中的各种数值及材料是用于说明。将按以下顺序进行阐述。

1.本发明的发光元件、显示器件及电子装置的概述

2.示例1(本发明的发光元件、显示器件及电子装置。3Tr/2C驱动电路)

3.示例2(示例1的变化例)

4.示例3(示例1或2的变化例，4Tr/2C驱动电路)等

[本发明的发光元件、显示器件及电子装置的概述]

本发明的发光元件等包括驱动晶体管、图像信号写入晶体管、发光控制晶体管及电容器，其中，

所述驱动晶体管具有：

(A-1)第一源极/漏极区域，其连接至发光控制晶体管的第二源极/漏极区域；

(A-2)第二源极/漏极区域，其连接至发光部；以及

(A-3)门电极，其连接至所述图像信号写入晶体管的第二源极/漏极区域，且所述门电极也连接至所述电容器的第二端部以形成第一节点，

所述图像信号写入晶体管具有：

(B-1)第一源极/漏极区域，其连接至数据线；以及

(B-2)门电极，其连接至扫描线，

所述发光控制晶体管具有：

(C-1)第一源极/漏极区域，其连接至电流供应线；以及

(C-2)门电极，其连接至发光控制线，以及

所述电容器具有连接至第二电流供应线的第一端部。

根据本发明优选实施例的发光元件等还包括：

第二电容器，以及

所述电容器的所述第一端部通过所述第二电容器连接至第二电流供应线，且所述第一端部也连接至所述驱动晶体管的所述第一源极/漏极区域及所述发光控制晶体管的所述第二源极/漏极区域。

在根据本发明上述优选实施例的发光元件等中，为方便起见，将其中形成有驱动晶体管的n型阱称为“第一阱”，将其中形成有图像信号写入晶体管的n型阱称为“第二阱”，以及将其中形成有发光控制晶体管的n型阱称为“第三阱”。尽管在本说明书中图像信号写入晶体管形成于第二阱中，然而优选地，第二阱在所有发光元件中均处于相同电位。有时，为方便起见，将电流供应线称为“第一电流供应线”，并将电流供应单元称为“第一电流供应单元”。

在根据本发明实施例的显示器件或安装于电子装置中的显示器件中，第一电流供应线连接至第一电流供应单元，第二电流供应线连接至第二电流供应单元，数据线连接至图像信号输出电路，扫描线连接至扫描电路，且发光控制线连接至发光控制晶体管控制电路。所述第一电流供应单元、图像信号输出电路、扫描电路及发光控制晶体管控制电路、或这些组件及第二电流供应单元通常包括在显示器件中。第一电流供应线及第二电流供应线可被制成一条公共线，且第一电流供应单元及第二电流供应单元也可被制成单个电流供应单元。

驱动电路包括至少三个晶体管及一个电容器；然而，更具体而言，所述驱动电路可为：

(A)包括三个晶体管(驱动晶体管、图像信号写入晶体管及发光控制晶体管)及一个电容器的驱动电路(被称为“3Tr/1C驱动电路”)，

(B)包括三个晶体管(驱动晶体管、图像信号写入晶体管及发光控制晶体管)及两个电容器的驱动电路(被称为“3Tr/2C驱动电路”)，或者

(C)包括四个晶体管(驱动晶体管、图像信号写入晶体管、发光控制晶体管及第二发光控制晶体管)及两个电容器的驱动电路(被称为“4Tr/2C驱动电路”)，此外，所述驱动电路可为4Tr/1C驱动电路、5Tr/2C驱动电路或5Tr/1C驱动电路。此外，发光部具体而言可为有机电致发光部(有机EL发光部)。驱动晶体管的第一源极/漏极区域与第一阱彼此电连接。更具体而言，例如，n型连接区域设置于第一阱的表面区域中，连接区域与驱动晶体管的第一源极/漏极区域直接相互接触或通过导电材料层而接触。或者，连接区域与驱动晶体管的第一源极/漏极区域可通过接触孔、布线等而彼此电连接。

根据本发明实施例的显示器件或安装于电子装置中的显示器件可具有用于显示所谓单色图像的构造，或具有一个像素具有多个子像素的构造，具体而言，一个像素具有三个子像素：红光发射子像素、绿光发射子像素及蓝光发射子像素。另外，像素可具有子像素集合，所述子像素集合包括这三种子像素及一种或多种子像素(例如包括发出用于提高亮度的白色光的子像素的子像素集合、包括发出用于扩大色彩再现范围的互补色光的子像素的子像素集合、包括发出用于扩大色彩再现范围的黄色光的子像素的子像素集合、或包括发出用于扩大色彩再现范围的黄色光及青色光的子像素的子像素集合)。

在根据本发明实施例的显示器件或安装于电子装置中的显示器件中，各种电路(例如第一电流供应单元、第二电流供应单元、图像信号输出电路、扫描电路及发光控制晶体管控制电路)、各种布线(例如第一电流供应线、第二电流供应线、数据线、扫描线及发光控制线)及发光部可具有共同的构造或结构。具体而言，例如，作为有机EL发光部的发光部可形成有例如第一电极(例如阳极电极)、有机材料层(其中例如堆叠有空穴传输层、发光层及电子传输层的层)、第二电极(例如阴极电极)等。形成驱动电路的电容器及第二电容器可形成有一个电极、另一电极及介于这些电极之间的介电层(绝缘层)。形成驱动电路的晶体管形成于硅半导体基板上方，且发光部隔着绝缘中间层形成于例如用于形成驱动电路的晶体管上方。电容器及第二电容器通常也隔着绝缘中间层形成于用于形成驱动电路的晶体管上方。驱动晶体管的第二源极/漏极区域通过例如接触孔而连接至用于形成发光部的第一电极。

示例1

示例1涉及根据本发明实施例的一种发光元件、一种显示器件及一种电子装置，具体而言，涉及一种有机EL显示器件及一种设置有所述有机EL显示器件的电子装置。在下文中，示例的显示器件或安装于示例的电子装置中的显示器件有时被共同简称为“示例的显示器件”。图1是部分地表示示例1的其中具有驱动电路的发光元件的示意性剖视图，所述发光元件被安装于显示器件中或被安装于设置在电子装置中的显示器件中。图2A是部分地表示用于形成驱动电路的驱动晶体管及图像信号写入晶体管的抽取部分的示意性剖视图。图3是示例1的显示器件中的包括驱动电路的发光元件的等效电路图(此示例的驱动电路是具有三个晶体管TR_Drv、TR_Sig及TR_{EL_C}以及两个电容器C₁及C₂的3Tr/2C驱动电路)。图4是形成显示器件的电路的概念图。为简化附图，通过混合沿不同的垂直虚拟平面所截取的显示器件剖视图来制成图1的示意性局部剖视图。

示例1的显示器件包括多个以二维矩阵排列的示例1的发光元件1。发光元件1中的每一者均包括发光部(具体为有机EL发光部)ELP及用于驱动发光部ELP的驱动电路。显示器件具有以二维矩阵排列的N×M个像素。一个像素具有三个子像素(用于发出红光的红光发射子像素、用于发出绿光的绿光发射子像素、以及用于发出蓝光的蓝光发射子像素)。示例1的电子装置包括示例1的显示器件。

如图4中的概念电路图所示，示例1的显示器件包括：

(a)第一电流供应单元101；

(b)第二电流供应单元102；

(c)扫描电路103；

(d)发光控制晶体管控制电路104；以及

(e)图像信号输出电路105；并且还包括：

(f)总计N×M个以二维矩阵排列的发光元件1，在第一方向上为N个发光元件1，且在不同于第一方向的第二方向(具体为垂直于第一方向的方向)上为M个发光元件1；

(g)连接至第一电流供应单元101并沿第一方向延伸的M条电流供应线(第一电流供应线CSL₁)；

(h)连接至第二电流供应单元102并沿第一方向延伸的M条第二电流供应线CSL₂；

(i)连接至扫描电路103并沿第一方向延伸的M条扫描线SCL；

(j)连接至发光控制晶体管控制电路104并沿第一方向延伸的M条发光控制线CL_{EL_C}；以及

(k)连接至图像信号输出电路105并沿第二方向延伸的N条数据线DTL。

在图4中，为简化附图，由单条线表示第一电流供应线CSL₁及第二电流供应线CSL₂。尽管在图4中显示有3×3个发光元件1，然而此仅用于图示。第一电流供应单元101、第二电流供应单元102、扫描电路103以及发光控制晶体管控制电路104可分别设置于第一电流供应线CSL₁、第二电流供应线CSL₂、扫描线SCL及发光控制线CL_{EL_C}的一端或两端上。

在示例1的发光元件1中，驱动电路至少包括：

(A)驱动晶体管TR_Drv，其为p沟道型场效应晶体管；

(B)图像信号写入晶体管TR_Sig，其为p沟道型场效应晶体管；

(C)发光控制晶体管TR_{EL_C}，其为p沟道型场效应晶体管；以及

(D)电容器(在下文中，为方便起见，所述电容器被称为“第一电容器C₁”)。

驱动晶体管TR_Drv、图像信号写入晶体管TR_Sig以及发光控制晶体管TR_{EL_C}分别设置于n型阱中，所述n型阱形成于p型硅半导体基板10中。如上所述，这些晶体管是p沟道型MOSFET。驱动晶体管TR_Drv设置于第一阱11中，图像信号写入晶体管TR_Sig设置于第二阱12中，且发光控制晶体管TR_{EL_C}设置于第三阱(图未示出)中。

作为驱动晶体管TR_Drv的源极/漏极区域之一，源极/漏极区域23(第一源极/漏极区域)电连接至其中形成有驱动晶体管TR_Drv的n型阱(第一阱11)。具体而言，如图1及图2A所示，n⁺型连接区域25设置于第一阱11的表面区域中。连接区域25与驱动晶体管TR_Drv的源极/漏极区域23通过接触孔70、布线等(具体而言，作为电容器C₁的电极之一的电极41(第一电极))而彼此电连接。

第一电容器C₁(在图1中被圆圈包围)包括电极(一个端或第一端)41、电极(另一端或第二端)42及介于电极41与电极42之间的介电层(绝缘层)43。

第二阱12在所有发光元件1中均处于相同电位。具体而言，第二阱12通过硅半导体基板10而被设定为处于预定电位(所述预定电位是基板电位，例如为驱动电路中所用的最高电位)。第三阱也通过硅半导体基板10被设定为处于预定电位(所述预定电位是基板电位，例如为驱动电路中所用的最高电位)。形成发光元件1的驱动晶体管TR_Drv、图像信号写入晶体管TR_Sig及发光控制晶体管TR_{EL_C}被隔离区域14环绕。

如图3所示，示例1的发光元件1的驱动晶体管TR_Drv具有：

(A-1)作为驱动晶体管TR_Drv的源极/漏极区域之一的源极/漏极区域23(第一源极/漏极区域)，其连接至发光控制晶体管TR_{EL_C}的源极/漏极区域37(第二源极/漏极区域)；

(A-2)作为驱动晶体管TR_Drv的另一源极/漏极区域的源极/漏极区域24(第二源极/漏极区域)，其连接至发光部ELP；以及

(A-3)门电极21，其连接至图像信号写入晶体管TR_Sig的源极/漏极区域34(第二源极/漏极区域)，还连接至第一电容器C₁的端部42以形成第一节点ND₁。

图像信号写入晶体管TR_Sig具有：

(B-1)作为图像信号写入晶体管TR_Sig的源极/漏极区域之一的源极/漏极区域33(第一源极/漏极区域)，其连接至数据线DTL；以及

(B-2)门电极31，其连接至扫描线SCL。

发光控制晶体管TR_{EL_C}具有：

(C-1)作为发光控制晶体管TR_{EL_C}的源极/漏极区域之一的源极/漏极区域36(第一源极/漏极区域)，其连接至第一电流供应线CSL₁；以及

(C-2)门电极35，其连接至发光控制线CL_{EL_C}。

第一电容器C₁的端部41连接至第二电流供应线CSL₂。

此外，示例1的发光元件1包括第二电容器C₂，且第一电容器C₁的端部41通过第二电容器C₂而连接至第二电流供应线CSL₂，第一电容器C₁的端部41还连接至驱动晶体管TR_Drv的源极/漏极区域23及发光控制晶体管TR_{EL_C}的源极/漏极区域37。换言之，第二电容器C₂的一个端部连接至第二电流供应线CSL₂，且第二电容器C₂的另一端部连接至第一电容器C₁的端部41。

图像信号输出电路105在图像信号(驱动信号或亮度信号)V_Sig与预定参考电位V_ofs之间进行切换，并提供图像信号V_Sig与预定参考电位V_ofs其中之一至数据线DTL。此外，第一电流供应单元101提供固定电位V_CC至第一电流供应线CSL₁，类似地，第二电流供应单元102提供固定电位V_CC至第二电流供应线CSL₂。此外，扫描电路103连续提供扫描信号至扫描线SCL。发光控制晶体管控制电路104连续提供发光控制信号至发光控制线CL_{EL_C}。

如图1所示，驱动晶体管TR_Drv的源极/漏极区域23(具体而言，在示例1中在发光部ELP发光时用作源极区域23的源极/漏极区域。此适用于下文中的说明)通过接触孔70连接至第一电容器C₁的电极41，还连接至发光控制晶体管TR_{EL_C}的源极/漏极区域37(图1中未示出)。源极/漏极区域24(具体而言，在示例1中在发光部ELP发光时用作漏极区域24的源极/漏极区域。此适用于下文中的说明)通过另一接触孔及接触焊盘71连接至发光部(有机EL发光部)ELP的第一电极51。门电极21通过又一接触孔及接触焊盘72连接至第一电容器C₁的电极42以形成第一节点ND₁，门电极21还连接至图像信号写入晶体管TR_Sig的源极/漏极区域34(具体而言，在示例1中在图像信号被写入时用作漏极区域34的源极/漏极区域。此适用于下文中的说明)。

此外，如图1所示，图像信号写入晶体管TR_Sig的源极/漏极区域33(具体而言，在示例1中在图像信号被写入时用作源极区域33的源极/漏极区域。此适用于下文中的说明)通过另一接触孔及接触焊盘73以及数据线DTL连接至图像信号输出电路105。门电极31通过另一接触孔及接触焊盘74以及扫描线SCL连接至扫描电路103。

在图1中，附图标记14指代隔离区域，而附图标记22、32指代门极绝缘层。设置接触孔及接触焊盘71、72、73、74是为了不与沿第一方向延伸的扫描线SCL及第一电流供应线CSL₁发生短路。图1表示此种状态。

或者，换言之，示例1的显示器件包括多个发光元件1，发光元件1均包括发光部ELP及用于驱动发光部ELP的驱动电路，其中所述驱动电路至少包括：

电容器C₁；

驱动晶体管TR_Drv，其为p沟道型MOSFET，并基于电容器C₁中所存储的图像信号(驱动信号或亮度信号)V_Sig来驱动发光部ELP；

图像信号写入晶体管TR_Sig，其为p沟道型MOSFET，并将图像信号V_Sig存储于电容器C₁中；以及

发光控制晶体管TR_{EL_C}，其为p沟道型MOSFET，并控制发光部ELP的发光状态，

驱动晶体管TR_Drv，其形成于第一n型阱11中，第一n型阱11形成于p型硅半导体基板10上，

图像信号写入晶体管TR_Sig，其形成于第二n型阱12中，第二n型阱12形成于p型硅半导体基板10上，

发光控制晶体管TR_{EL_C}，其形成于第三n型阱中，所述第三n型阱形成于p型硅半导体基板10上，以及

驱动晶体管TR_Drv的源极/漏极区域23电连接至第一阱11。

设置于硅半导体基板10上的驱动晶体管TR_Drv、图像信号写入晶体管TR_Sig及发光控制晶体管TR_{EL_C}(图1中未示出)被绝缘中间层61覆盖。第一电容器C₁的电极41及介电层(绝缘层)43形成于绝缘中间层61上，且第一电容器C₁的电极42形成于介电层(绝缘层)43上。此外，绝缘中间层62形成于介电层(绝缘层)43及第一电容器C₁的电极42上方，且扫描线SCL形成于绝缘中间层62上。绝缘中间层63形成于绝缘中间层62及扫描线SCL上方，且数据线DTL形成于绝缘中间层63上。绝缘中间层64形成于绝缘中间层63及数据线DTL上方，且第一电流供应线CSL₁、第二电流供应线CSL₂(图1中未示出)及发光控制线CL_{EL_C}(图1中未示出)形成于绝缘中间层64上。绝缘中间层65形成于绝缘中间层64、第一电流供应线CSL₁、第二电流供应线CSL₂及发光控制线CL_{EL_C}上方，且用于形成发光部ELP的第一电极51形成于绝缘中间层65上。此外，在底部具有开口的绝缘中间层66形成于绝缘中间层65及第一电极51上方，第一电极51通过所述开孔而暴露，用于形成发光部ELP的空穴传输层、发光层、电子传输层(具有这些层组成的多层式结构的有机材料层52)及第二电极53形成于绝缘中间层66及第一电极51上方，且绝缘层67形成于第二电极53上。玻璃板(图未示出)隔着粘合层(图未示出)接合至绝缘层67上。在某些情形中，无需对有机材料层52及第二电极53执行图案化。扫描线SCL、数据线DTL、第一电流供应线CSL₁、第二电流供应线CSL₂及发光控制线CL_{EL_C}的堆叠顺序并非仅限于上述顺序，且这些线基本上可以任意期望的顺序堆叠。第二电极53连接至被施加预定阴极电压V_cath的地线。在图3中，符号C_EL指代发光部ELP的寄生电容。

上述发光元件1可通过常用方法制造，也可使用常用材料制造。

当数据线DTL处于参考电位V_ofs时，扫描电路103输出扫描信号至扫描线SCL，以对驱动晶体管TR_Drv的阈值电压V_th执行校正处理(阈值电压校正处理)。当数据线DTL处于图像信号V_Sig时，扫描电路103输出扫描信号至扫描线SCL以执行图像信号写入处理，以将图像信号V_Sig写入至第一电容器C₁，并执行迁移率校正处理，以校正驱动晶体管TR_Drv的迁移率μ的变化。在图像信号V_Sig被写入第一电容器C₁之后，发光控制晶体管控制电路104输出发光控制信号至发光控制线CL_{EL_C}以使发光部ELP发光。

将参照图5所示的时序图及图6A、图6B、图6C、图6D及图7A、图7B、图7C、图7D、图7E所示意性图示的驱动电路的操作来阐述示例1的发光元件1的操作。在本说明中，将时刻T₁～时刻T₉设定为一个场的时段。时序图沿时间轴T表示馈送至扫描线SCL及发光控制线CL_{EL_C}的扫描信号及发光控制信号的波形，还表示驱动晶体管TR_Drv的门电极21处的电位[门极电位(G)]及源极区域23处的电位[源极电位(S)]的变化。时序图还表示馈送至数据线DTL的图像信号V_Sig及参考电位V_ofs的波形。就图像信号而言，图像信号V_Sig及参考电位V_ofs交替在一个水平扫描时段(1H时段)内进行切换。由于图像信号写入晶体管TR_Sig及发光控制晶体管TR_{EL_C}是p沟道型MODFET，因此这些晶体管在扫描信号及发光控制信号处于低电平(L)时处于接通状态，而在所述信号处于高电平(H)时处于断开状态。

基于线序来驱动形成各个像素的发光元件。具体而言，同时驱动排列于第m行(m＝1、2、3、……、M)中的用于形成N个像素(3×N个子像素)中的各个像素的发光元件。换言之，形成一行的发光元件是否发光的时序是通过将所述元件所属的行视为一个单元来进行控制的。用于将图像信号写入至形成每一行的每一像素的处理可为用于将图像信号同时写入至全部像素的处理(同时写入处理)、或用于将图像信号依序写入至每一像素的处理(依序写入处理)。可考虑发光元件及驱动电路的构造来适当选择任一种信号写入处理。有时可执行各种处理(下文中所述的阈值电压校正处理、图像信号写入处理以及迁移率校正处理)，直至排列于第m行中的每一发光元件的水平扫描时段(第m水平扫描时段)结束为止。需要在第m水平扫描时段内完成图像信号写入处理及迁移率校正处理。相比之下，可根据发光元件及驱动电路的类型而在第m水平扫描时段之前执行阈值电压校正处理及阈值电压校正处理的准备处理。在上述处理全部完成之后，驱动用于形成排列于第m行中的发光元件的发光部，以使其发光。可在上述处理全部完成之后或在继上述处理完成之后的预定时段(例如对于预定数目的行的水平扫描时段)之后，立即驱动发光部以使其发光。可根据显示器件的规格、发光元件及驱动电路的构造等来适当地设定所述预定时段。

[在时刻T₁之前]

在一个场开始的时刻T₁之前，图像信号写入晶体管TR_Sig处于断开状态，而发光控制晶体管TR_{EL_C}处于接通状态。由于驱动晶体管TR_Drv通过处于接通状态的发光控制晶体管TR_{EL_C}连接至第一电流供应单元101，因此漏极电流I'ds根据驱动晶体管TR_Drv的门电极/源极区域电位差V_gs(在下文中有时被简称为“电位差V_gs”)而被提供至发光部ELP。因此，发光部ELP在时刻T1之前的阶段中发光(参见图6A)。

[时刻T₁]

在时刻T₁处，发光控制线CL_{EL_C}的电位从低电平改变至高电平(参见图6B)。此种改变使发光控制晶体管TR_{EL_C}进入断开状态，以将驱动晶体管TR_Drv从第一电流供应单元101断开，从而使发光部ELP进入不发光状态。

[时刻T₂]

随后，在时刻T₂处，发光控制线CL_{EL_C}的电位从高电平改变至低电平(参见图6C)。此种改变使发光控制晶体管TR_{EL_C}进入接通状态。因此，驱动晶体管TR_Drv的源极电位(S)升高至电位V_CC。随着源极电位(S)升高至电位V_CC，驱动晶体管TR_Drv的门极电位(G)也向上移动。

[时刻T₃]

在时刻T₃处，数据线DTL处于参考电位V_ofs。接着，扫描线SCL的电位改变至低电平，以使图像信号写入晶体管TR_Sig进入接通状态(参见图6D)。因此，驱动晶体管TR_Drv的门极电位(G)变为参考电位V_ofs。在此阶段，驱动晶体管TR_Drv具有充分大于驱动晶体管TR_Drv的阈值电压V_th的电位差V_gs(V_CC-V_ofs)，因此，驱动晶体管TR_Drv进入接通状态。应注意，参考电压V_ofs被设定为满足(V_CC-V_ofs)>|V_th|。然而，在此种状态中，不期望的电流会流入至发光部ELP中。为防止出现此种情况，优选地尽可能缩短从时刻T₃～时刻T₄的时段，还优选地将|V_ofs|的值设定为略大于|V_ofs|值的值。从时刻T₂～超过时刻T₃的时段是用于校正阈值电压的准备时段。在准备时段期间，驱动晶体管TR_Drv的源极区域23及门电极21的电位被分别重置为V_CC及V_ofs。

[时刻T₄]

在时刻T₄处，发光控制线CL_{EL_C}的电位改变至高电平，以使发光控制晶体管TR_{EL_C}进入断开状态。另一方面，图像信号写入晶体管TR_Sig保持处于接通状态(参见图7A)。因此，存储于第一电容器C₁及第二电容器C₂中的电荷通过驱动晶体管TR_Drv及发光部ELP而被释放。接着，在驱动晶体管TR_Drv的门极电位(G)固定于V_ofs时，将驱动晶体管TR_Drv从第一电流供应单元101断开，因此，驱动晶体管TR_Drv的源极电位(S)降低。最后，在驱动晶体管TR_Drv被断开时(即源极电位(S)到达(V_ofs+|V_th|)时)的时间点处，电流不再流至驱动晶体管TR_Drv。当驱动晶体管TR_Drv被断开时，源极区域23与门电极21之间产生恰好等于驱动晶体管TR_Drv的阈值电压V_th的电位差V_gs。此电位差被保持于连接在驱动晶体管TR_Drv的源极区域23与门电极21之间的第一电容器C₁中。

[时刻T₅]

在时刻T₅处，扫描线SCL的电位改变至高电平，以使图像信号写入晶体管TR_Sig进入断开状态(参见图7B)。当晶体管TR_Drv的门电极21被从数据线DTL断开时，阈值电压校正处理完成。如上所述，从时刻T₄～时刻T₅的时段是阈值电压校正处理的时段。

[时刻T₆]

在时刻T₆处，扫描线SCL的电位改变至低电平，以使图像信号写入晶体管TR_Sig进入接通状态(参见图7C)。此时，数据线DTL的电位从参考电压V_ofs改变至图像信号V_Sig。因此，驱动晶体管TR_Drv的门极电位(G)变为V_Sig。基于由第一电容器C₁与第二电容器C₂之间的电容比所确定的耦合，驱动晶体管TR_Drv的电位差V_gs由以下等式(A)来表达。在本说明中，“C_S”表示第一电容器C₁的电容值，且“C_sub”表示第二电容器C₂的电容值。

V_gs＝|V_th|+V_gs' (A)

其中

V_gs'＝(V_ofs-V_Sig){C_sub/(C_S+C_sub)}

[时刻T₇]

随后，在时刻T₇处，扫描线SCL的电位改变至高电平，以使图像信号写入晶体管TR_Sig进入断开状态，从而完成图像信号V_Sig的写入处理。换言之，在从时刻T₆～时刻T₇的短时段中执行用于将图像信号V_Sig写入至驱动晶体管TR_Drv的门极电位(G)的图像信号写入处理，在所述短时段中图像信号写入晶体管TR_Sig处于接通状态。通过此处理，驱动晶体管TR_Drv处的电位差V_gs变为(V_th+V_Sig)。应注意，此值在V_ofs为0伏特时有效。

在从时刻T₆～时刻T₇的图像信号写入时段期间，驱动晶体管TR_Drv的迁移率μ同时被校正。所校正的迁移率在时序图中表达为ΔV。具体而言，驱动晶体管TR_Drv的门极电位(G)在图像信号写入时段期间为V_Sig；然而，电流在同一时间流经驱动晶体管TR_Drv，因此源极电位(S)也改变ΔV。确切地说，驱动晶体管TR_Drv处的电位差V_gs为(V_th+V_Sig-ΔV)。变化ΔV准确地沿抵消驱动晶体管TR_Drv处的迁移率μ变化的方向进行作用。具体而言，当驱动晶体管TR_Drv的迁移率μ相对大时，ΔV大，但电位差V_gs相应地变小，从而可抑制迁移率μ的影响。反之，当驱动晶体管TR_Drv的迁移率μ为小时，因为ΔV小，所以电位差V_gs不会变得如此小。因此，电位差V_gs根据迁移率μ的大小而变化，以平衡迁移率μ的变化。用于校正迁移率的时间(t)很短(例如几微秒)。迁移率校正后的电流值I_ds由下列等式(B)来表达。

I_ds＝k·μ[V_gs'/{1+(V_gs'·k·μ·t/(C_S+C_sub))} (B)

[时刻T₈]

在时刻T₈处，发光控制线CL_{EL_C}的电位改变至低电平，以使发光控制晶体管TR_{EL_C}进入接通状态。因此，使驱动晶体管TR_Drv的源极区域23与第一电流供应单元101连接，此又使得开始将电流供应至驱动晶体管TR_Drv，从而使发光部ELP开始发光。由于驱动晶体管TR_Drv的门极电位(G)也因此刻的自举效应(bootstrap effect)而升高，因此第一电容器C₁处所保持的电位差V_gs保持为(V_Sig+V_th-ΔV)的值。

此刻漏极电流I_ds与电位差V_gs之间的关系可由如上所述的表达式(4-1)及表达式(4-2)表达。由于作为驱动晶体管TR_Drv的源极/漏极区域之一的源极/漏极区域23电连接至第一阱11，因此不会发生由上述基板效应引起的阈值电压的改变，且阈值电压的变化最终会被校正(抵消)。简言之，欲被供应至发光部ELP的漏极电流I_ds基本上通过图像信号V_Sig来确定，而非取决于驱动晶体管TR_Drv的阈值电压V_th。换言之，发光部ELP发出具有对应于图像信号V_Sig的亮度的光。

[时刻T₉]

最后到达时刻T₉，发光控制线CL_{EL_C}的电位改变至高电平，以使发光控制晶体管TR_{EL_C}进入断开状态，从而结束发光并完成一个场。随后过渡至下一个场，以再次重复阈值电压校正处理、图像信号写入处理、迁移率校正处理及发光操作。

在根据示例1的显示器件中，作为形成驱动电路的驱动晶体管的源极/漏极区域之一的第一源极/漏极区域电连接至第一阱。由于此种构造，当驱动晶体管的第一源极/漏极区域的电位升高或其电压增大时，第一阱的电位也升高或其电压增大。因此，可抑制基板效应的发生，以实现驱动电路的稳定操作，并抑制显示器件功耗的增大。由于驱动晶体管的第一源极/漏极区域与第一阱彼此电连接，因此发光部ELP的劣化会引起发光部ELP的I-V特性的劣化。因此，即使当第一电极的电位升高时，也不会出现问题。此外，施加至驱动晶体管TR_Drv的电压振幅的最大值约为(V_CC-V_cath)，具体为约10伏特，所述最大值足够小，以确保驱动晶体管TR_Drv的耐受电压具有充分的余裕。

示例2

示例2是示例1的变化例。图2B是部分地表示在示例2的显示器件中，用于形成驱动电路的驱动晶体管TR_Drv及图像信号写入晶体管TR_Sig的抽取部分的示意性剖视图。与示例1相似，在示例2中，n⁺型导电型的连接区域25设置于第一阱11的表面区域上。示例2与示例1的不同之处在于，导电材料层26(具体为金属硅化物层)形成于连接区域25及源极区域23的表面上方。在此种构造下，可将作为驱动晶体管TR_Drv的源极/漏极区域之一的第一源极/漏极区域(源极区域23)可靠地电连接至第一阱11。

导电材料层26的具体形成方法是自对准硅化物工艺(self-aligned SiliCIDE(SALICIDE)process)。具体而言，在形成驱动晶体管TR_Drv的门极绝缘层22、形成门电极21、通过离子注入形成源极/漏极区域23、24、通过离子注入形成连接区域25、以及形成门极侧壁28、38之后，在整个表面上形成金属层(例如钴(cobalt)层)。随后执行的热处理在硅半导体基板10中的硅原子与金属层中的金属原子之间引起反应以形成金属硅化物层。从而形成导电材料层26。此时也可在门电极21的顶面上形成金属硅化物层。接着，将不与硅原子反应的金属层移除，并使金属硅化物层退火以稳定金属硅化物层。这样，可获得能可靠地电连接驱动晶体管TR_Drv的第一源极/漏极区域(源极区域23)及第一阱11的导电材料层26。

示例3

示例3是示例1或示例2的变化例。图8是在示例3的显示器件中包括驱动电路的发光元件的等效电路图(此示例的驱动电路是具有四个晶体管TR_Drv、TR_Sig、TR_{EL_C}、TR_{EL_C_2}及两个电容器C₁、C₂的4Tr/2C驱动电路)。示例3的驱动电路具有与示例1或示例2的驱动电路相同的构造及结构，不同之处在于示例3的驱动电路包括第二发光控制晶体管TR_{EL_C_2}。在示例3中，第二发光控制晶体管TR_{EL_C_2}具有：连接至第二发光控制线CL_{EL_C_2}的门电极；作为源极/漏极区域之一的第一源极/漏极区域，其连接至驱动晶体管TR_Drv的第二源极/漏极区域(漏极区域24)；以及作为另一源极/漏极区域的第二源极/漏极区域，其具有电位V_SS。第二发光控制线CL_{EL_C_2}连接至发光控制晶体管控制电路104。

将参照图9所显示的时序图以及图10A、图10B、图10C、图10D、图11A、图11B、图11C、图11D及图12A、图12B、图12C所示意性图示的驱动电路的操作，来阐述示例3的发光元件的操作。

[在时刻t₁之前]

在一个场开始的时刻t₁之前，图像信号写入晶体管TR_Sig及第二发光控制晶体管TR_{EL_C_2}处于断开状态，而发光控制晶体管TR_{EL_C}处于接通状态。由于驱动晶体管TR_Drv通过处于接通状态的发光控制晶体管TR_{EL_C}而连接至第一电流供应单元101，因此漏极电流I'_ds根据驱动晶体管TR_Drv的电位差V_gs而被提供至发光部ELP。因此，发光部ELP在时刻t₁之前的阶段中发光(参见图10A)。

[时刻t₁]

在时刻t₁处，发光控制线CL_{EL_C}的电位从低电平改变至高电平(参见图10B)。此种改变使发光控制晶体管TR_{EL_C}进入断开状态，以将驱动晶体管TR_Drv从第一电流供应单元101断开，从而使发光部ELP进入不发光状态。

[时刻t₂]

随后，在时刻t₂处，第二发光控制线CL_{EL_C_2}的电位从高电平改变至低电平(参见图10C)。此种改变使第二发光控制晶体管TR_{EL_C_2}进入接通状态。因此，发光部ELP的第一电极(阳极电极)51的电位变为V_SS。

[时刻t₃]

在随后的时刻t₃处，数据线DTL的电位变为V_ofs。

[时刻t₄]

在随后的时刻t₄处，发光控制线CL_{EL_C}的电位从高电平改变至低电平(参见图10D)。因此，与驱动晶体管TR_Drv的电位差V_gs相对应的电流流经驱动晶体管TR_Drv。由于第二发光控制晶体管TR_{EL_C_2}处于接通状态，因此发光部ELP的阳极电位仍处于电位V_SS。在示例3中，电位V_SS被设定成满足条件：V_SS<V_EL+V_cath。因此，将反向偏压施加至发光部ELP并使发光部ELP保持处于不发光状态。接着，流经驱动晶体管TR_Drv的电流进一步流至第二发光控制晶体管TR_{EL_C_2}中。

[时刻t₅]

在随后的时刻t₅处，扫描线SCL的电位改变至低电平，以使图像信号写入晶体管TR_Sig进入接通状态(参见图11A)。因此，驱动晶体管TR_Drv的门极电位(G)变为参考电位V_ofs。此外，源极电位(S)变为电位V_CC，且漏极区域的电位变为电位V_SS。在此阶段，驱动晶体管TR_Drv具有充分大于驱动晶体管TR_Drv的阈值电压V_th的电位差V_gs，因此，驱动晶体管TR_Drv进入接通状态。就示例1的情形而言，参考电压V_ofs被设定成满足(V_CC-V_ofs)>|V_th|。

[时刻t₆]

在随后的时刻t₆处，发光控制线CL_{EL_C}的电位从低电平改变至高电平(参见图11B)。此种改变使发光控制晶体管TR_{EL_C}进入断开状态。接着，电流从第一电容器C₁经由驱动晶体管TR_Drv而流至第二发光控制晶体管TR_{EL_C_2}。图像信号写入晶体管TR_Sig仍处于接通状态。随后，在驱动晶体管TR_Drv的门极电位(G)固定于V_ofs的情况下，驱动晶体管TR_Drv从第一电流供应单元101断开，因此驱动晶体管TR_Drv的源极电位(S)降低。最后，在驱动晶体管TR_Drv被断开时(即源极电位(S)到达(V_ofs+|V_th|)时)的时间点处，电流不再流至驱动晶体管TR_Drv。当驱动晶体管TR_Drv被断开时，源极区域与门电极之间会产生恰好等于驱动晶体管TR_Drv的阈值电压V_th的电位差。此电位差保持于连接在驱动晶体管TR_Drv的源极区域与门电极之间的第一电容器C₁中。

[时刻t₇]

在随后的时刻t₇处，扫描线SCL的电位改变至高电平，以使图像信号写入晶体管TR_Sig进入断开状态(参见图11C)。驱动晶体管TR_Drv的门电极被从数据线DTL断开，且阈值电压校正处理完成。如上所述，从时刻t₆～时刻t₇的时段是阈值电压校正处理的时段。在此时段期间，电流从第一电容器C₁经由驱动晶体管TR_Drv而流至第二发光控制晶体管TR_{EL_C_2}。此使驱动晶体管TR_Drv的源极电位(S)随着时间的推移而降低。

[时刻t₈]

在随后的时刻t₈处，数据线DTL的电位从参考电位V_ofs改变至图像信号V_Sig。

[时刻t₉]

在随后的时刻t₉处，扫描线SCL的电位改变至低电平，以使图像信号写入晶体管TR_Sig进入接通状态(参见图11D)。因此，驱动晶体管TR_Drv的门极电位(G)变为大于驱动晶体管TR_Drv的阈值电压V_th的V_Sig。因此电流从第一电容器C₁经由驱动晶体管TR_Drv而流至第二发光控制晶体管TR_{EL_C_2}。此使驱动晶体管TR_Drv的源极电位(S)随着时间的推移而降低。

[时刻t₁₀]

在随后的时刻t₁₀处，扫描线SCL的电位改变至高电平，以使图像信号写入晶体管TR_Sig进入断开状态，从而完成图像信号V_Sig的写入处理(图12A)。换言之，在图像信号写入晶体管TR_Sig处于接通状态的从时刻t₉～时刻t₁₀的时段中，执行用于将图像信号V_Sig写入至驱动晶体管TR_Drv的门极电位(G)的图像信号写入处理。通过此处理，驱动晶体管TR_Drv处的电位差V_gs变为(V_th+V_Sig)。应注意，此值在V_ofs为0伏特时有效。

在从时刻t₉～时刻t₁₀的图像信号写入时段期间，驱动晶体管TR_Drv的迁移率μ被同时校正。具体而言，驱动晶体管TR_Drv的门极电位(G)在图像信号写入时段期间为V_Sig；然而，电流在同一时间流经驱动晶体管TR_Drv，因此源极电位(S)也改变ΔV。确切而言，驱动晶体管TR_Drv处的电位差V_gs是(V_th+V_Sig-ΔV)。变化ΔV确切地沿抵消驱动晶体管TR_Drv的迁移率μ变化的方向进行作用。具体而言，当驱动晶体管TR_Drv的迁移率μ相对大时，ΔV大，但电位差V_gs相应地变小，从而可抑制迁移率μ的影响。反之，当驱动晶体管TR_Drv的迁移率μ为小时，因为ΔV小，所以电位差V_gs不会变得如此小。因此，电位差V_gs根据迁移率μ的大小而变化，以平衡迁移率μ的变化。用于校正迁移率的时间(t)很短(如几微秒)。迁移率校正后的电流值I_ds由如上所示的等式(B)来表达。

[时刻t₁₁]

在随后的时刻t₁₁处，第二发光控制线CL_{EL_C_2}的电位改变至高电平，以使第二发光控制晶体管TR_{EL_C_2}进入断开状态(参见图12B)。

[时刻t₁₂]

在随后的时刻t₁₂处，发光控制线CL_{EL_C}的电位改变至低电平，以使发光控制晶体管TR_{EL_C}进入接通状态(参见图12C)。因此，使驱动晶体管TR_Drv的源极区域与第一电流供应单元101连接，以又开始将电流供应至驱动晶体管TR_Drv，从而使发光部ELP开始发光。由于此刻驱动晶体管TR_Drv的门极电位(G)也因自举效应而升高，因此保持于第一电容器C₁处的电位差V_gs保持为(V_Sig+V_th-ΔV)的值。

此刻漏极电流I_ds与电位差V_gs之间的关系可由如上所述表达式(4-1)及表达式(4-2)表达。由于作为驱动晶体管TR_Drv的源极/漏极区域之一的第一源极/漏极区域电连接至第一阱，因此不会发生由上述基板效应所引起的阈值电压的改变，且阈值电压的改变最终会被校正(抵消)。简言之，欲被提供至发光部ELP的漏极电流I_ds基本上是由图像信号V_Sig确定，而非取决于驱动晶体管TR_Drv的阈值电压V_th。换言之，发光部ELP发出具有对应于图像信号V_Sig的亮度的光。此后，发光控制线CL_{EL_C}的电位改变至高电平，以使发光控制晶体管TR_{EL_C}进入断开状态，从而结束发光并完成一个场。随后过渡至下一个场，以再次重复阈值电压校正处理、图像信号写入处理、迁移率校正处理及发光操作。

尽管已基于优选实施例阐述了根据本发明实施例的显示器件及电子装置，然而本发明的显示器件及电子装置并非仅限于这些示例。示例中显示器件及驱动电路的构造及结构仅用于图示，并可进行适当改变。驱动方法也仅用于图示，并可进行适当改变。

例如，如图13的等效电路图所示，驱动电路可被构造成具有三个晶体管(驱动晶体管、图像信号写入晶体管及发光控制晶体管)及单个电容器。驱动电路的详细操作阐述于未经审查的日本专利申请公开案第2011-209434中。在该驱动电路中，电容器C₁的一端直接连接至电流供应线CSL。此外，当执行图像信号V_Sig的写入处理且漏极电流I_ds被提供至驱动晶体管TR_Drv时，由发光控制晶体管控制电路104施加高电位V_H(固定值)至发光控制线CL_{EL_C}，而在除上述时间之外的任何时间则施加低电位V_L(固定值)。当发光部ELP的阈值电压为V_th-EL时，

V_H≥V_th-EL+V_cath

V_L<V_th-EL+V_cath。

尽管示例中的各个晶体管为p沟道型晶体管，然而除驱动晶体管之外的晶体管有时可被替换成n沟道型晶体管。根据本发明实施例的显示器件可被应用于例如电视机接收器、数字照相机中所包括的监视器、摄像机中所包括的监视器、个人计算机中所包括的监视器、个人数字助理(PDA)、移动电话、智能电话、便携式音乐播放器、游戏机、电子书及电子词典中的各种显示单元、电子取景器(electronic view finder；EVF)、以及头戴式显示器(head mounted display；HMD)。换言之，根据本发明实施例的电子装置的示例包括电视机接收器、数字照相机、摄像机、个人计算机、个人数字助理、移动电话、智能电话、便携式音乐播放器、游戏机、电子书、电子词典、电子取景器以及头戴式显示器。根据本发明实施例的显示器件设置于这些电子装置中。尽管在示例中阐述了有机电致发光发光部作为显示单元，然而发光部也可为其他类型的自发光型发光部，例如为无机电致发光发光部、LED发光部及半导体激光发光部。

本发明可具有以下构造：

[1]一种发光元件，其包括发光部及用于驱动所述发光部的驱动电路，其中，所述驱动电路至少包括：

(A)驱动晶体管，其为p沟道型场效应晶体管，

(B)图像信号写入晶体管，

(C)发光控制晶体管，以及

(D)电容器，其中，

所述驱动晶体管、所述图像信号写入晶体管及所述发光控制晶体管中的每一者均设置于n型阱中，所述n型阱形成于p型硅半导体基板中，以及

所述驱动晶体管包括：

(A-1)第一源极/漏极区域，其电连接至其中形成有所述驱动晶体管的所述n型阱。

[2]如上述[1]所述的发光元件，其中，

所述驱动晶体管的所述第一源极/漏极区域连接至所述发光控制晶体管的第二源极/漏极区域，

所述驱动晶体管还包括：

(A-2)第二源极/漏极区域，其连接至所述发光部，以及

(A-3)门电极，其连接至所述图像信号写入晶体管的第二源极/漏极区域，所述门电极也连接至所述电容器的第二端部以形成第一节点，

所述图像信号写入晶体管包括：

(B-1)第一源极/漏极区域，其连接至数据线，以及

(B-2)门电极，其连接至扫描线，

所述发光控制晶体管包括：

(C-1)第一源极/漏极区域，其连接至电流供应线，以及

(C-2)门电极，其连接至发光控制线，以及

所述电容器包括连接至第二电流供应线的第一端部。

[3]如上述[2]所述的发光元件，还包括第二电容器，其中，

所述电容器的所述第一端部通过所述第二电容器连接至所述第二电流供应线，所述电容器的所述第一端部也连接至所述驱动晶体管的所述第一源极/漏极区域及所述发光控制晶体管的所述第二源极/漏极区域。

[4]如上述[1]～[3]中的任一项所述的发光元件，所述驱动晶体管的所述第一源极/漏极区域通过导电材料层电连接至所述n型阱。

[5]如上述[4]所述的发光元件，在所述n型阱的表面区域上设有连接区域，并且所述导电材料层形成于所述连接区域以及所述驱动晶体管的所述第一源极/漏极区域的表面上方。

[6]如上述[1]～[3]中的任一项所述的发光元件，所述驱动晶体管的所述第一源极/漏极区域通过接触孔和布线电连接至所述n型阱。

[7]如上述[6]所述的发光元件，所述布线是所述电容器的所述第一端部。

[8]如上述[1]～[3]中的任一项所述的发光元件，所述图像信号写入晶体管以及所述发光控制晶体管中的至少一个是p沟道型场效应晶体管。

[9]一种显示器件，其包括多个如上述[1]～[8]中的任一项所述的发光元件，所述发光元件以二维矩阵排列。

[10]一种电子装置，其包括如上述[9]所述的显示器件。

Claims

1.一种发光元件，其包括发光部及用于驱动所述发光部的驱动电路，其中，所述驱动电路至少包括：

(A)驱动晶体管，其为p沟道型场效应晶体管，

(B)图像信号写入晶体管，

(C)发光控制晶体管，以及

(D)电容器，其中，

所述驱动晶体管包括：