CN109144165A - 基准源及其集成电路 - Google Patents
基准源及其集成电路 Download PDFInfo
- Publication number
- CN109144165A CN109144165A CN201710464156.9A CN201710464156A CN109144165A CN 109144165 A CN109144165 A CN 109144165A CN 201710464156 A CN201710464156 A CN 201710464156A CN 109144165 A CN109144165 A CN 109144165A
- Authority
- CN
- China
- Prior art keywords
- transistor
- coupled
- resistance
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 11
- 230000005611 electricity Effects 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种基准源及其集成电路，基准源包含：启动回路、镜像电流源、偏置回路及带隙电压源；启动回路接收电源输出的电力提供启动偏置电流；镜像电流源根据启动偏置电流提供两个恒定偏置电流；偏置回路包含多个晶体管，多个晶体管根据两个恒定偏置电流提供两个恒定偏置电压；带隙电压源根据两个恒定偏置电流及两个恒定偏置电压输出一基准输出电压。
Description
技术领域
本发明涉及一种基准源，具体地说，尤其涉及一种双极型宽电压低功耗的基准源。
背景技术
基准源被大量用于电源电路中。从器件类型来分：有双极型、MOS型和双极型与MOS混合型；从电源电压来分：有低压工作、高压工作和宽电压工作；从功率消耗来分：有低功耗和一般功耗。现有双极型基准源制作工艺简单、耐高压工作、也可以低功耗工作，但是如果要实现带隙电压源的两个恒定偏置电压不太容易。现有基准源大都采用运放反馈回路实现，但这种方式使得电路结构复杂。
发明内容
本发明所要解决的技术问题在于提供一种基准源，其中，包含：
启动回路，接收电源输出的电力提供启动偏置电流；
镜像电流源，根据所述启动偏置电流提供二个恒定偏置电流；
偏置回路，包含多个晶体管，所述多个晶体管根据所述二个恒定偏置电流提供两个恒定偏置电压；
带隙电压源，根据所述二个恒定偏置电流及所述两个恒定偏置电压输出一基准输出电压。
上述的基准源，其中，所述偏置回路包含：第一晶体管、第二晶体管、第三晶体管、第四晶体管及第一电阻；所述第一晶体管及所述第二晶体管共基极连接后耦接于所述第三晶体管的集电极及所述第四晶体管的发射极，所述第一晶体管及所述第二晶体管的集电极耦接于所述镜像电流源，所述第一晶体管及所述第二晶体管的发射极耦接于所述带隙电压源，所述第三晶体管的发射极通过所述第一电阻耦接于所述电源，所述第四晶体管的集电极接地，所述第四晶体管的基极耦接于所述带隙电压源；其中所述第一晶体管及所述第二晶体管的集电极对应地接收所述两个恒定偏置电流，所述第四晶体管的发射极输出恒定电压，所述第一晶体管及所述第二晶体管接收所述恒定电压后，所述第一晶体管及所述第二晶体管的发射极分别输出所述恒定偏置电压。
上述的基准源，其中，所述启动回路包含：第五晶体管、第六晶体管、第二电阻及第三电阻；所述第五晶体管的基极与集电极短接后通过所述第二电阻耦接于所述电源，所述第五晶体管的发射极通过所述第三电阻接地，第六晶体管的基极耦接于所述第五晶体管的基极与集电极，第六晶体管的集电极耦接于所述镜像电流源，所述第六晶体管的发射极耦接于所述带隙电压源。
上述的基准源，其中，所述镜像电流源包含：第七晶体管、第八晶体管、第九晶体管、第十晶体管、第四电阻及第五电阻；所述第七晶体管及所述第八晶体管共基极连接后耦接于所述第三晶体管的基极，所述第七晶体管的发射极通过所述第四电阻耦接于所述电源，所述第八晶体管的发射极通过所述第五电阻耦接于所述电源，所述第七晶体管的发射极与基极短接，所述第九晶体管的基极耦接于所述第十晶体管的基极，所述第九晶体管的发射极电性连于所述第七晶体管的集电极，所述第九晶体管的集电极电性连于所述第一晶体管的集电极，所述第十晶体管的发射极电性连于所述第八晶体管的集电极，所述第十晶体管的集电极与基极短接后所电性连于所述第二晶体管的集电极及所述第六晶体管的集电极。
上述的基准源，其中，所述带隙电压源包含：第十一晶体管、第十二晶体管、第六电阻及第七电阻；所述第十一晶体管及所述第十二晶体管共基极连接后耦接于所述第四晶体管的基极，所述第十一晶体管及所述第十二晶体管共基极连接后还引出基准电压输出端，所述第十一晶体管的集电极耦接于所述第一晶体管的发射极，所述第十二晶体管的集电极耦接于所述第二晶体管的发射极，所述第十二晶体管耦接于所述第六电阻的一端，所述第十一晶体的发射极耦接于所述第六电阻的另一端、所述第七电阻的一端及所述第六晶体管的发射极，所述第七电阻的另一端接地。
上述的基准源，其中，还包含第一电容，其两端分别耦接于所述电源及所述第二晶体管的集电极。
上述的基准源，其中，还包含基准电流源，耦接于所述电源、所述偏置回路及所述基准电压输出端，所述基准电流源提供一基准电流
上述的基准源，其中，所述基准电流源包含：第十三晶体管、第十四晶体管、第八电阻、第九电阻及第二电容；所述第十三晶体管的基极耦接于所述第一晶体管的集电极，所述第十三晶体管的发射极耦接于所述基准电压输出端，所述第八电阻的一端也耦接于所述基准电压输出端，所述第八电阻的另一端接地，所述第十三晶体管的集电极耦接于所述第十四晶体管的基极和集电极，所述第十四晶体管的发射极耦接于所述第九电阻的一端，所述第九电阻的另一端耦接于所述电源，所述第十四晶体管的基极引出基准电流输出端，所述第二电容的一端耦接于所述第十三晶体管的基极，所述第二电容的另一端接地。
上述的基准源，其中，还包含输出开关控制单元，根据其接收的控制信号开启或关闭所述基准源。
上述的基准源，其中，所述输出开关控制单元包含：第十五晶体管、第十六晶体管、第十电阻及第十一电阻；所述第十五晶体管耦接于所述第五晶体管的基极，所述第十五晶体管的发射极接地，所述第十五晶体管的基极耦接于所述第十电阻的一端，所述第十六晶体管的集电极耦接于所述第十三晶体管的基极，所述第十六晶体管的发射极接地，所述第十六晶体管的基极耦接于所述第十一电阻的一端，所述第十一电阻的另一端耦接于所述第十电阻的另一端，所述第十电阻及所述第十一电阻的另一端用以接收所述控制信号。
上述的基准源，其中，所述第二电阻为超大电阻。
上述的基准源，其中，所述镜像电流源为双极型镜像电流源。
上述的基准源，其中，所述两个恒定偏置电流的电流值相同或不同。
上述的基准源，其中，所述两个恒定偏置电压的电压值相同或不同。
本发明还提供一种基准源的集成电路，包含前中任一所述的基准源。
本发明的基准源针对于现有技术其功效在于：不仅能够输出基准电压还能输出基准电流，而且线路结构简洁，易集成化，全部采用双极型器件实现，消耗电流小，同时能够达到双极性器件的耐压因此具有很宽的电源电压范围。同时本发明利用第十晶体管的发射极—基极大致恒压的特点，实现了带隙电压源所需的两个恒定偏置电压，同时也满足在低电压下有效工作。
附图说明
图1为本发明基准源一实施例的结构示意图；
图2为本发明基准源另一实施例的结构示意图。
具体实施方式
兹有关本发明的详细内容及技术说明，现以一较佳实施例来作进一步说明，但不应被解释为本发明实施的限制。
请参见图1，图1为本发明基准源一实施例的结构示意图。如图1所示，基准源1包含：启动回路11、镜像电流源12、偏置回路13及带隙电压源14；启动回路11接收电源Vcc输出的电力提供启动偏置电流；镜像电流源12根据启动偏置电流提供两个恒定偏置电流；偏置回路13根据两个恒定偏置电流提供两个恒定偏置电压；带隙电压源14根据两个恒定偏置电流及两个恒定偏置电压输出一基准输出电压Vref。其中，值得注意的是，本发明的两个恒定偏置电流的电流值相同或不同；两个恒定偏置电压的电压值相同或不同。
其中，偏置回路13包含：第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4及第一电阻R1；所述第一晶体管Q1及所述第二晶体管Q2共基极连接后耦接于所述第三晶体管Q3的集电极及所述第四晶体管Q4的发射极，所述第一晶体管Q1及所述第二晶体管Q2的集电极耦接于所述镜像电流源12，所述第一晶体管Q1及所述第二晶体管Q2的发射极耦接于所述带隙电压源14，所述第三晶体管Q3的发射极通过所述第一电阻耦接于所述电源Vcc，所述第四晶体管Q4的集电极接地，所述第四晶体管Q4的基极耦接于所述带隙电压源14；其中所述第一晶体管Q1及所述第二晶体管Q2的集电极对应地接收所述两个恒定偏置电流，所述第四晶体管Q4的发射极输出恒定电压，这样，所述第一晶体管Q1及所述第二晶体管Q2接收所述恒定电压后，所述第一晶体管Q1及所述第二晶体管Q2的发射极分别输出所述恒定偏置电压。
启动回路11包含：第五晶体管Q5、第六晶体管Q6、第二电阻R2及第三电阻R3；所述第五晶体管Q5的基极与集电极短接后通过所述第二电阻R2耦接于所述电源Vcc，所述第五晶体管Q5的发射极通过所述第三电阻R3接地，第六晶体管Q6的基极耦接于所述第五晶体管Q5的基极与集电极，第六晶体管Q6的集电极耦接于所述镜像电流源12，所述第六晶体管Q6的发射极耦接于所述带隙电压源14。在本实施例中，第二电阻R2仅在启动瞬间作用，无论基准源输出开启或关闭，第二电阻R2都在消耗电能，所以第二电阻R2为超大电阻兆欧级电阻，以减小基准源的功耗，但本发明并不以此为限。
镜像电流源12包含：第七晶体管Q7、第八晶体管Q8、第九晶体管Q9、第十晶体管Q10、第四电阻R4及第五电阻R5；所述第七晶体管Q7及所述第八晶体管Q8共基极连接后耦接于所述第三晶体管Q3的基极，所述第七晶体管Q7的发射极通过所述第四电阻R4耦接于所述电源Vcc，所述第八晶体管Q8的发射极通过所述第五电阻R5耦接于所述电源Vcc，所述第七晶体管Q7的发射极与基极短接，所述第九晶体管Q9的基极耦接于所述第十晶体管Q10的基极，所述第九晶体管Q9的发射极电性连于所述第七晶体管Q7的集电极，所述第九晶体管Q9的集电极电性连于所述第一晶体管Q1的集电极，所述第十晶体管Q10的发射极电性连于所述第八晶体管Q8的集电极，所述第十晶体管Q10的集电极与基极短接后所电性连于所述第二晶体管Q2的集电极及所述第六晶体管Q6的集电极。
带隙电压源14包含：第十一晶体管Q11、第十二晶体管Q12、第六电阻R6及第七电阻R7；所述第十一晶体管Q11及所述第十二晶体管Q12共基极连接后耦接于所述第四晶体管Q4的基极，所述第十一晶体管Q11及所述第十二晶体管Q12共基极连接后还引出基准电压输出端Ov，所述第十一晶体管Q11的集电极耦接于所述第一晶体管Q1的发射极，所述第十二晶体管Q12的集电极耦接于所述第二晶体管Q2的发射极，所述第十二晶体管Q12耦接于所述第六电阻R6的一端，所述第十一晶体的发射极耦接于所述第六电阻R6的另一端、所述第七电阻R7的一端及所述第六晶体管Q6的发射极，所述第七电阻R7的另一端接地。
进一步地，基准源1还包含第一电容C1，其两端分别耦接于所述电源Vcc及所述第二晶体管Q2的集电极，其中在本实施例中，第一电容C1为防自激振荡电容，但本发明并不以此为限。
以下结合图1具体说明本发明基准源的工作过程：
当电源Vcc供电时，通过电阻R2经第五晶体管Q5流过第三电阻R3，此时第六晶体管Q6集电极将有电流。这个电流迫使镜像电流源12中的第四电阻R4、第七晶体管Q7和第九晶体管Q9有电流，这样整个基准源就工作了。这时带隙电压源14中的第十一晶体管Q11的发射极将接近700mV，第六晶体管Q6的基极和发射极电位接近等，第六晶体管Q6的集电极电流为零，启动回路11停止工作。
镜像电流源12通过偏置回路13的第二晶体管Q2和第一晶体管Q1提供了带隙电压源14中的第十二晶体管Q12和第十一晶体管Q11的集电极的恒定偏置电流。第一电阻R1和第三晶体管Q3提供第二晶体管Q2、第一晶体管Q1和第四晶体管Q4的偏置电流，第四晶体管Q4提供了第二晶体管Q2和第一晶体管Q1基极的恒定偏置电压。
带隙电压源14中的第十二晶体管Q12和第十一晶体管Q11实现了恒定电压和恒定电流偏置，由此可得：
Vref＝Vbe11+(VT/R6)×lnN×(R6+2×R7) 式1
Ie11＝Ie12＝(VT/R6)×lnN 式2
Vc11＝Vc12≈Vref 式3
式中Vref为基准输出电压，Vbe11为第十一晶体管Q11的基极-发射极压差，VT为热电压，N为第十一晶体管Q11与第十二晶体管Q12的面积比，Ie11和Ie12分别为第十一晶体管Q11和第十一二晶体管Q12的发射极电流，Vc11和Vc12分别为第十一晶体管Q11和第十二晶体管Q12的集电极电压。
由于Vbe2具有负温度系数，在常温附近温度系数约为-1.5mV/℃，其数值约为650mV；VT具有正温度系数，在常温附近温度系数约为+0.087mV/℃，数值约为26mV。通过适当选取上述N、R6和R7，可得基准输出电压Vref为1.25V时，其温度系数接近零。通常所说的基准输出电压Vref具有零温漂。
请参照图2，图2为本发明基准源另一实施例的结构示意图。图2所示出的启动回路11、镜像电流源12、偏置回路13及带隙电压源14与图1所示出的结构相同在此就不再赘述了，现将不同部分说明如下：
基准源还包含基准电流源15及输出开关控制单元16。
基准电流源15耦接于所述电源Vcc、所述偏置回路13及所述基准电压输出端Vref。基准电流源15包含：第十三晶体管Q13、第十四晶体管Q14、第八电阻R8、第九电阻R9及第二电容；所述第十三晶体管Q13的基极耦接于所述第一晶体管Q1的集电极，所述第十三晶体管Q13的发射极耦接于所述基准电压输出端Ov，所述第八电阻R8的一端也耦接于所述基准电压输出端Ov，所述第八电阻R8的另一端接地，所述第十三晶体管Q13的集电极耦接于所述第十四晶体管Q14的基极和集电极，所述第十四晶体管Q14的发射极耦接于所述第九电阻R9的一端，所述第九电阻R9的另一端耦接于所述电源Vcc，所述第十四晶体管Q14的基极引出基准电流输出端Iref，所述第二电容C2的一端耦接于所述第十三晶体管Q13的基极，所述第二电容C2的另一端接地。
由于第八电阻R8上的压降为基准电压Vref，第十三晶体管Q13的集电极、第十四晶体管Q14的发射极和第九电阻R9流过的电流为恒定的。第九电阻R9流过的电流就是所述基准电流源提供一基准电流Iref。
输出开关控制单元16电性连接于所述启动回路11及基准电流源15。
输出开关控制单元16包含：第十五晶体管Q15、第十六晶体管Q16、第十电阻R10及第十一电阻R11；所述第十五晶体管Q15耦接于所述第五晶体管Q5的基极，所述第十五晶体管Q15的发射极接地，所述第十五晶体管Q15的基极耦接于所述第十电阻R10的一端，所述第十六晶体管Q16的集电极耦接于所述第十三晶体管Q13的基极，所述第十六晶体管Q16的发射极接地，所述第十六晶体管Q16的基极耦接于所述第十一电阻R11的一端，所述第十一电阻R11的另一端耦接于所述第十电阻R10的另一端，所述第十电阻R10及所述第十一电阻R11的另一端用以接收所述控制信号。
第十五晶体管Q15通过第十电阻R10根据其接收的控制信号开启或关闭启动回路，同时第十六晶体管Q16通过第十一电阻R11根据其接收的控制信号开启或关闭基准源输出基准电压Vref和基准电流源输出基准电流Iref。值得注意的是，输出开关控制单元16可以控制同时开启或关闭基准源输出基准电压Vref和基准电流源输出基准电流Iref，在其他实施例中输出开关控制单元16可以控制不同时开启或关闭基准源输出基准电压Vref和基准电流源输出基准电流Iref。
本发明还提供了一种集成电路，包含至少一个如图1或图2所示的基准源。但本发明并不以此为限，在其他实施例中使用者可根据实际使用的需要设计成多路低功耗基准源。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (15)
1.一种基准源，其特征在于，包含：
启动回路，接收电源输出的电力提供启动偏置电流；
镜像电流源，根据所述启动偏置电流提供二个恒定偏置电流；
偏置回路，包含多个晶体管，所述多个晶体管根据所述二个恒定偏置电流提供两个恒定偏置电压；
带隙电压源，根据所述二个恒定偏置电流及所述两个恒定偏置电压输出一基准输出电压。
2.如权利要求1所述的基准源，其特征在于，所述偏置回路包含：第一晶体管、第二晶体管、第三晶体管、第四晶体管及第一电阻；所述第一晶体管及所述第二晶体管共基极连接后耦接于所述第三晶体管的集电极及所述第四晶体管的发射极，所述第一晶体管及所述第二晶体管的集电极耦接于所述镜像电流源，所述第一晶体管及所述第二晶体管的发射极耦接于所述带隙电压源，所述第三晶体管的发射极通过所述第一电阻耦接于所述电源，所述第四晶体管的集电极接地，所述第四晶体管的基极耦接于所述带隙电压源；其中所述第一晶体管及所述第二晶体管的集电极对应地接收所述两个恒定偏置电流，所述第四晶体管的发射极输出恒定电压，所述第一晶体管及所述第二晶体管接收所述恒定电压后，所述第一晶体管及所述第二晶体管的发射极分别输出所述恒定偏置电压。
3.如权利要求2所述的基准源，其特征在于，所述启动回路包含：第五晶体管、第六晶体管、第二电阻及第三电阻；所述第五晶体管的基极与集电极短接后通过所述第二电阻耦接于所述电源，所述第五晶体管的发射极通过所述第三电阻接地，第六晶体管的基极耦接于所述第五晶体管的基极与集电极，第六晶体管的集电极耦接于所述镜像电流源，所述第六晶体管的发射极耦接于所述带隙电压源。
4.如权利要求3所述的基准源，其特征在于，所述镜像电流源包含：第七晶体管、第八晶体管、第九晶体管、第十晶体管、第四电阻及第五电阻；所述第七晶体管及所述第八晶体管共基极连接后耦接于所述第三晶体管的基极，所述第七晶体管的发射极通过所述第四电阻耦接于所述电源，所述第八晶体管的发射极通过所述第五电阻耦接于所述电源，所述第七晶体管的发射极与基极短接，所述第九晶体管的基极耦接于所述第十晶体管的基极，所述第九晶体管的发射极电性连于所述第七晶体管的集电极，所述第九晶体管的集电极电性连于所述第一晶体管的集电极，所述第十晶体管的发射极电性连于所述第八晶体管的集电极，所述第十晶体管的集电极与基极短接后所电性连于所述第二晶体管的集电极及所述第六晶体管的集电极。
5.如权利要求1所述的基准源，其特征在于，所述带隙电压源包含：第十一晶体管、第十二晶体管、第六电阻及第七电阻；所述第十一晶体管及所述第十二晶体管共基极连接后耦接于所述第四晶体管的基极，所述第十一晶体管及所述第十二晶体管共基极连接后还引出基准电压输出端，所述第十一晶体管的集电极耦接于所述第一晶体管的发射极，所述第十二晶体管的集电极耦接于所述第二晶体管的发射极，所述第十二晶体管耦接于所述第六电阻的一端，所述第十一晶体的发射极耦接于所述第六电阻的另一端、所述第七电阻的一端及所述第六晶体管的发射极，所述第七电阻的另一端接地。
6.如权利要求5所述的基准源，其特征在于，还包含第一电容，其两端分别耦接于所述电源及所述第二晶体管的集电极。
7.如权利要求5所述的基准源，其特征在于，还包含基准电流源，耦接于所述电源、所述偏置回路及所述基准电压输出端，所述基准电流源提供一基准电流。
8.如权利要求7所述的基准源，其特征在于，所述基准电流源包含：第十三晶体管、第十四晶体管、第八电阻、第九电阻及第二电容；所述第十三晶体管的基极耦接于所述第一晶体管的集电极，所述第十三晶体管的发射极耦接于所述基准电压输出端，所述第八电阻的一端也耦接于所述基准电压输出端，所述第八电阻的另一端接地，所述第十三晶体管的集电极耦接于所述第十四晶体管的基极和集电极，所述第十四晶体管的发射极耦接于所述第九电阻的一端，所述第九电阻的另一端耦接于所述电源，所述第十四晶体管的基极引出基准电流输出端，所述第二电容的一端耦接于所述第十三晶体管的基极，所述第二电容的另一端接地。
9.如权利要求8所述的基准源，其特征在于，还包含输出开关控制单元，根据其接收的控制信号开启或关闭所述基准源。
10.如权利要求9所述的基准源，其特征在于，所述输出开关控制单元包含：第十五晶体管、第十六晶体管、第十电阻及第十一电阻；所述第十五晶体管耦接于所述第五晶体管的基极，所述第十五晶体管的发射极接地，所述第十五晶体管的基极耦接于所述第十电阻的一端，所述第十六晶体管的集电极耦接于所述第十三晶体管的基极，所述第十六晶体管的发射极接地，所述第十六晶体管的基极耦接于所述第十一电阻的一端，所述第十一电阻的另一端耦接于所述第十电阻的另一端，所述第十电阻及所述第十一电阻的另一端用以接收所述控制信号。
11.如权利要求3所述的基准源，其特征在于，所述第二电阻为超大电阻。
12.如权利要求1所述的基准源，其特征在于，所述镜像电流源为双极型镜像电流源。
13.如权利要求2所述的基准源，其特征在于，所述两个恒定偏置电流的电流值相同或不同。
14.如权利要求2所述的基准源，其特征在于，所述两个恒定偏置电压的电压值相同或不同。
15.一种基准源的集成电路，包含上述权利要求1-14中任一所述的基准源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710464156.9A CN109144165A (zh) | 2017-06-19 | 2017-06-19 | 基准源及其集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710464156.9A CN109144165A (zh) | 2017-06-19 | 2017-06-19 | 基准源及其集成电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109144165A true CN109144165A (zh) | 2019-01-04 |
Family
ID=64804367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710464156.9A Pending CN109144165A (zh) | 2017-06-19 | 2017-06-19 | 基准源及其集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109144165A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT8821468A0 (it) * | 1988-07-25 | 1988-07-25 | Sgs Thomson Microelectronics | Circuito di avviamento, a ridotto assorbimento in fase di spegnimento, per un generatore di tensione stabilizzata di band-gap per circuiti integrati |
| US4906863A (en) * | 1988-02-29 | 1990-03-06 | Texas Instruments Incorporated | Wide range power supply BiCMOS band-gap reference voltage circuit |
| CN101131592A (zh) * | 2007-09-20 | 2008-02-27 | 华中科技大学 | 高电源抑制的带隙基准源 |
| KR20090131038A (ko) * | 2008-06-17 | 2009-12-28 | 주식회사 동부하이텍 | 밴드갭 기준 전압 발생 회로 |
| CN101840240A (zh) * | 2010-03-26 | 2010-09-22 | 东莞电子科技大学电子信息工程研究院 | 一种可调式多值输出的基准电压源 |
| CN102289243A (zh) * | 2011-06-30 | 2011-12-21 | 西安电子科技大学 | Cmos带隙基准源 |
| CN104238611A (zh) * | 2013-07-15 | 2014-12-24 | 西安电子科技大学 | 电流模带隙基准电流源 |
| CN104820460A (zh) * | 2015-04-03 | 2015-08-05 | 深圳市芯联电子科技有限公司 | 一种带隙基准电压源电路 |
| CN106155172A (zh) * | 2015-03-31 | 2016-11-23 | 成都锐成芯微科技有限责任公司 | 一种具有无过冲特性的启动电路及带隙基准电路 |
| WO2017041691A1 (zh) * | 2015-09-07 | 2017-03-16 | 卓捷创芯科技（深圳）有限公司 | 一种宽输入电压范围和高精度输出的自偏置带隙基准电路 |
| CN206946351U (zh) * | 2017-06-19 | 2018-01-30 | 深圳市威益德科技有限公司 | 基准源及其集成电路 |
-
2017
- 2017-06-19 CN CN201710464156.9A patent/CN109144165A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4906863A (en) * | 1988-02-29 | 1990-03-06 | Texas Instruments Incorporated | Wide range power supply BiCMOS band-gap reference voltage circuit |
| IT8821468A0 (it) * | 1988-07-25 | 1988-07-25 | Sgs Thomson Microelectronics | Circuito di avviamento, a ridotto assorbimento in fase di spegnimento, per un generatore di tensione stabilizzata di band-gap per circuiti integrati |
| CN101131592A (zh) * | 2007-09-20 | 2008-02-27 | 华中科技大学 | 高电源抑制的带隙基准源 |
| KR20090131038A (ko) * | 2008-06-17 | 2009-12-28 | 주식회사 동부하이텍 | 밴드갭 기준 전압 발생 회로 |
| CN101840240A (zh) * | 2010-03-26 | 2010-09-22 | 东莞电子科技大学电子信息工程研究院 | 一种可调式多值输出的基准电压源 |
| CN102289243A (zh) * | 2011-06-30 | 2011-12-21 | 西安电子科技大学 | Cmos带隙基准源 |
| CN104238611A (zh) * | 2013-07-15 | 2014-12-24 | 西安电子科技大学 | 电流模带隙基准电流源 |
| CN106155172A (zh) * | 2015-03-31 | 2016-11-23 | 成都锐成芯微科技有限责任公司 | 一种具有无过冲特性的启动电路及带隙基准电路 |
| CN104820460A (zh) * | 2015-04-03 | 2015-08-05 | 深圳市芯联电子科技有限公司 | 一种带隙基准电压源电路 |
| WO2017041691A1 (zh) * | 2015-09-07 | 2017-03-16 | 卓捷创芯科技（深圳）有限公司 | 一种宽输入电压范围和高精度输出的自偏置带隙基准电路 |
| CN206946351U (zh) * | 2017-06-19 | 2018-01-30 | 深圳市威益德科技有限公司 | 基准源及其集成电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104503528B (zh) | 一种降低失调影响的低噪声带隙基准电路 | |
| CN102270008B (zh) | 宽输入带曲率补偿的带隙基准电压源 | |
| CN103631297B (zh) | 低压输出带隙基准电路 | |
| CN101382812A (zh) | 参考电压电路 | |
| CN104460799B (zh) | Cmos基准电压源电路 | |
| CN103488227A (zh) | 一种带隙基准电压电路 | |
| CN108448891A (zh) | 一种基于电荷泵结构的稳压电路 | |
| CN107092297B (zh) | 用于信号放大器的二阶补偿带隙基准电路 | |
| CN104777870B (zh) | 带隙基准电路 | |
| CN102662427A (zh) | 一种电压源电路 | |
| CN101149628B (zh) | 一种基准电压源电路 | |
| CN108427468A (zh) | 一种低温漂快速瞬态响应高电源抑制比带隙基准电压源 | |
| CN103399612A (zh) | 无电阻的带隙基准源 | |
| CN109995355A (zh) | 带隙基准电路及电子设备 | |
| CN103941796B (zh) | 带隙基准电路 | |
| CN109828630A (zh) | 一种与温度无关的低功耗基准电流源 | |
| CN206946351U (zh) | 基准源及其集成电路 | |
| CN102073333B (zh) | 具有开关控制特性的电压基准电路 | |
| CN109343641A (zh) | 一种高精度的电流基准电路 | |
| CN206421260U (zh) | 低压差线性稳压器、基准模块及集成片上*** | |
| CN109144165A (zh) | 基准源及其集成电路 | |
| CN106527571A (zh) | 偏压电路 | |
| CN201035440Y (zh) | 电流镜 | |
| CN101963821A (zh) | 启动电路及具有启动电路的带隙电压基准电路 | |
| CN208188714U (zh) | 一种低压基准电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190104 |