CN109075191B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN109075191B CN109075191B CN201780019961.9A CN201780019961A CN109075191B CN 109075191 B CN109075191 B CN 109075191B CN 201780019961 A CN201780019961 A CN 201780019961A CN 109075191 B CN109075191 B CN 109075191B
- Authority
- CN
- China
- Prior art keywords
- region
- semiconductor substrate
- doping concentration
- peak
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 195
- 239000000758 substrate Substances 0.000 claims abstract description 126
- 238000009825 accumulation Methods 0.000 claims description 16
- 239000000852 hydrogen donor Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 25
- 239000012535 impurity Substances 0.000 description 14
- 238000002347 injection Methods 0.000 description 12
- 239000007924 injection Substances 0.000 description 12
- 230000007935 neutral effect Effects 0.000 description 12
- 230000005684 electric field Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000370 acceptor Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000000386 donor Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
提供一种半导体装置，其具备：半导体基板；第一导电型的漂移区，其形成于半导体基板；第二导电型的集电区，其在半导体基板形成于半导体基板的下表面与漂移区之间；以及第一导电型的高浓度区，其在半导体基板形成于漂移区与集电区之间，且掺杂浓度比所述漂移区高，半导体基板的深度方向上的高浓度区的掺杂浓度分布具有一个以上的峰，高浓度区的掺杂浓度分布的峰中的最靠所述半导体基板的下表面侧的第一峰与半导体基板的下表面之间的距离为3μm以下。
Description
技术领域
本发明涉及半导体装置。
背景技术
在IGBT(绝缘栅双极型晶体管)等半导体装置中，已知有在半导体基板的背面侧形成场停止层的结构(例如，参照专利文献1)。
专利文献1：国际公开第2013/100155号公报
发明内容
技术问题
IGBT等半导体装置优选为耐量大的装置。
技术方案
本发明的一个方式提供一种具备半导体基板的半导体装置。半导体装置可以具备形成于半导体基板的第一导电型的漂移区。半导体装置可以具备在半导体基板形成于半导体基板的下表面与漂移区之间的第二导电型的集电区。半导体装置可以具备在半导体基板形成于漂移区与集电区之间，且掺杂浓度比漂移区高的第一导电型的高浓度区。半导体基板的深度方向上的高浓度区的掺杂浓度分布可以具有一个以上的峰。高浓度区的掺杂浓度分布的峰中的最靠半导体基板的下表面侧的第一峰与半导体基板的下表面之间的距离可以为3μm以下。
沿深度方向遍及高浓度区对高浓度区的掺杂浓度进行积分而得到的积分浓度的值可以为临界积分浓度以上。第一峰与半导体基板的下表面之间的距离可以为2μm以下。第一峰的掺杂浓度可以为1.0×1016/cm3以下。第一峰的掺杂浓度可以为6.7×1015/cm3以下。集电区的掺杂浓度可以为1.0×1018/cm3以下。集电区的掺杂浓度可以为5.0×1017/cm3以下。集电区和第一峰的深度方向上的边界位置与半导体基板的下表面之间的距离可以为0.5μm以上且1.0μm以下。
集电区的掺杂浓度Cp[/cm3]、第一峰的掺杂浓度Cfs1[/cm3]以及第一峰的深度位置Dfs1[μm]可以满足下式。
Dfs1＜-2.0×10-16×Cfs1+b，
其中，b＝4.0×10-18×Cp+2.9。
半导体装置还可以具备在半导体基板形成于漂移区与半导体基板的上表面之间的第二导电型的基区。高浓度区的掺杂浓度分布可以具有多个峰。从基区与漂移区的第一pn结朝向高浓度区与集电区的第二pn结，对漂移区和高浓度区的掺杂浓度进行积分而得到的积分浓度达到临界积分浓度的0.6倍的位置可以位于高浓度区的峰中的最靠半导体基板的下表面侧的第一峰与第一峰的相邻的第二峰之间。
积分浓度达到临界积分浓度的位置可以位于，从与高浓度区的第一峰位置相距包含第一峰的山形的掺杂浓度分布的半峰全宽且成为下侧的位置到与高浓度区的第一峰位置相距半峰全宽且成为上侧的位置之间的区域。
空间电荷区域可以至少形成于漂移区和高浓度区中具有包含第二峰的山形的掺杂浓度分布的区域。半导体装置可以具备形成于基区与半导体基板的上表面之间的第一导电型的源区。半导体装置可以具备从半导体基板的上表面贯通源区以及基区而到达漂移区的沟槽MOS栅极。针对电子的饱和速度vsat,n以及空穴的饱和速度vsat,p和沟槽MOS栅极的饱和电流密度Jsat,n以及漂移区的掺杂浓度ND，电流增益αPNP可以大于下值。
[数学式8]
针对电子的饱和速度vsat,n以及空穴的饱和速度vsat,p，电流增益αPNP可以大于下值。
[数学式81B]
设μn为反转层沟道的电子迁移率，Cox为MOS栅极的容量，LCH为反转层沟道宽度，栅极电压为VG，栅极阈值为VT，fA为包含一个反转层沟道的单位单元在每1cm2面积中所包含的个数，则沟槽MOS栅极的饱和电流密度Jsat,n为
[数学式8C]
，fA可以为5E7个以下。
高浓度区可以包含氢供体。从第一峰的位置到高浓度区与集电区的pn结的位置为止的积分浓度可以为临界积分浓度以下。半导体装置可以具备设置于基区与漂移区之间，且掺杂浓度比漂移区高的第一导电型的积累区。半导体基板的深度方向的从基区的上端到积累区的上端为止的长度可以比长度Dfs1-Db长，所述长度Dfs1-Db是从半导体基板的下表面到第一峰为止的距离Dfs1与从半导体基板的下表面到高浓度区与集电区的pn结的位置为止的距离Db的差值长度。
上述的发明内容并没有列举出本发明的特征的全部。这些特征群的子组合也可成为发明。
附图说明
图1是本发明的实施方式的半导体装置100的截面立体图。
图2是表示半导体基板10的深度方向的掺杂浓度分布的一个例子的图。
图3是表示在将横轴设为第一峰22-1与半导体基板10的下表面之间的距离Dfs1，将纵轴设为集电区20的掺杂浓度Cp时的背面雪崩发生与否的边界的图。
图4是针对图3所示的背面雪崩发生与否的边界，将横轴设为掺杂浓度Cfs1，将纵轴设为距离Dfs1，按集电区20的每个掺杂浓度Cp而进行表示的图。
图5是表示集电区20的掺杂浓度Cp与截距b之间的关系的图。
图6是在数学式8中，以ND为参数而表示αPNP对于Jsat,n的依赖性的曲线图。
图7是针对实施例A、实施例B以及比较例，表示深度方向的积分浓度以及掺杂浓度分布的图。
图8是表示半导体装置100的截面的另一个例子的图。
图9是表示半导体装置100的截面的另一个例子的图。
符号说明
10…半导体基板，12…源区，14…基区，16…漂移区，17…积累区，18…缓冲区，20…集电区，22…峰，30…栅沟槽部，32…栅绝缘膜，34…栅电极，40…虚设沟槽部，42…虚设绝缘膜，44…虚设导电部，52…发射极，54…集电极，56…层间绝缘膜，70…晶体管部，80…二极管部，82…阴极区，100…半导体装置
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求的发明。另外，在实施方式中说明的全部特征组合并不都是发明技术方案所必须的。
在本说明书中将与半导体基板的深度方向平行的方向的一侧称为“上”，将另一侧称为“下”。将基板、层或者其他的部件的两个主表面中的一个表面称为上表面，将另一个表面称为下表面。“上”、“下”的方向并不限于重力方向。
在各实施例中，示出了将第一导电型设为n型、将第二导电型设为p型的例子，但也可以将第一导电型设为p型，将第二导电型设为n型。在该情况下，各实施例的基板、层、区域等的导电型分别变为相反的极性。另外，在本说明书、权利要求以及附图中表述为nEm的数值是指n×10m。
在本说明书等中掺杂浓度是指施主化或者受主化了的杂质的浓度。在本说明书等中，有时将施主以及受主的浓度差设为掺杂浓度。另外，有时将掺杂区的掺杂浓度分布的峰值设为该掺杂区的掺杂浓度。
图1是本发明的实施方式的半导体装置100的截面立体图。半导体装置100是在半导体基板10的深度方向有电流流通的纵向型的装置。半导体装置100可以是包含IGBT的功率半导体。
半导体装置100具备半导体基板10、发射极52以及集电极54。发射极52形成于半导体基板10的上表面。集电极54形成于半导体基板10的下表面。在本例中，将与半导体基板10的上表面以及下表面垂直的方向称为半导体基板10的深度方向。另外，图1中将深度方向设为Z轴方向。在图1所示的截面中将与Z轴垂直的方向设为X轴。将与XZ截面垂直的方向设为Y轴。发射极52以及集电极54由铝等金属材料形成。
半导体基板10由硅或者化合物半导体等半导体材料形成。在半导体基板10掺杂有预定的浓度的杂质。本例的半导体基板10具有n-型的导电型。
在半导体基板10的内部，形成有n+型的源区12、p型的基区14、n-型的漂移区16、n+型的缓冲区18、p+型的集电区20以及1个以上的栅沟槽部30。
漂移区16包含磷等n型杂质。作为一个例子，半导体基板10的区域中的不形成源区12、基区14、缓冲区18以及集电区20等其他的区域而残存的区域作为漂移区16发挥功能。
基区14包含硼等p型杂质。基区14形成于漂移区16的上侧。本例的基区14与漂移区16相接地形成。在另一个例子中，可以在基区14与漂移区16之间，形成有n+型的积累区等其他的区域。
源区12包含磷等n型杂质，且磷等n型杂质的浓度比漂移区16高。源区12选择性地形成于基区14的上表面。在源区12的下侧配置有基区14。在半导体基板10的上表面，露出源区12以及基区14。栅沟槽部30从半导体基板10的上表面贯通源区12以及基区14而形成。栅沟槽部30的下端配置在漂移区16内。
栅沟槽部30具有形成于沟槽内壁的栅绝缘膜32、和在沟槽内被栅绝缘膜32覆盖的栅电极34。作为一个例子，栅绝缘膜32是将沟槽内壁氧化而成的氧化膜。栅电极34例如由掺杂了杂质的多晶硅等导电材料形成。栅沟槽部30是沟槽MOS栅的一个例子。
栅电极34至少从与源区12的下端相对的位置形成到与漂移区的上端相对的位置。在基区14中与栅电极34相对的部分，通过对栅电极34施加阈值电压以上的电压而形成沟道。
应予说明，图1所示的电极、区域等各部分沿与图1所示的截面垂直的方向(Y轴方向)延伸而形成。例如各个栅沟槽部30具有沿与该截面垂直的方向延伸的条纹形状。另外，图1的例子的源区12以与栅沟槽部30平行的方式沿与该截面垂直的方向延伸而形成为条纹状。在另一个例子中，源区12以及基区14可以设置成在与该截面垂直的方向上，在半导体基板10的上表面交替地露出。
在栅沟槽部30与发射极52之间，设置有层间绝缘膜56。层间绝缘膜56是添加了例如硼以及磷等的硅酸盐玻璃。层间绝缘膜56设置成使源区12以及基区14的至少一部分露出。没有被层间绝缘膜56覆盖的源区12以及基区14与发射极52电连接。
集电区20包含硼等p型杂质。集电区20形成于半导体基板10的下表面与漂移区16之间。本例的集电区20在半导体基板10的下表面露出，与集电极54电连接。
缓冲区18包含氢等n型杂质。缓冲区18的n型杂质可以是氢供体。氢供体通过质子等氢离子的离子注入和热处理而形成。缓冲区18的掺杂浓度高于漂移区16的掺杂浓度。缓冲区18是形成于漂移区16与集电区20之间的高浓度区的一个例子。通过设置缓冲区18，能够抑制从基区14与漂移区16的边界扩展的耗尽层到达集电区20。缓冲区18作为场停止层而发挥功能。
如果半导体装置100的发射极与集电极之间成为直接施加电源电压的负载短路状态，则大量的电子从发射极侧注入到漂移区16，漂移区16内的施主的正电荷被电子的负电荷抵消。其结果，有时在漂移区16无法负担电压，电场集中在半导体基板10的集电极侧的狭窄的区域，发生背面雪崩击穿。
为了抑制背面雪崩击穿，考虑在短路状态下减少从发射极侧注入的电子的量。但是，如果为了减少从发射极侧注入的电子的量而提高阈值电压或者降低沟道密度，则半导体装置100的最大电流会降低且导通电压会增大。
作为抑制背面雪崩击穿而增大短路耐量的其他的方法，认为有增加从集电极侧注入到漂移区16的空穴的量。由此，能够使在短路状态时从发射极侧注入的电子的负电荷被从集电极侧注入的空穴的正电荷抵消。
从集电极侧注入的空穴的注入量通过增大半导体装置100中的寄生pnp晶体管的电流放大系数αPNP而增加。电流放大系数αPNP通过下式而获得。
αPNP＝γC·αT·γE
其中，γC是寄生pnp晶体管的集电极注入效率，αT是寄生pnp晶体管的基极传递效率，γE是寄生pnp晶体管的发射极注入效率。本例的IGBT的情况下的发射极注入效率γE是从集电区20向缓冲区18注入的空穴电流的注入效率。
通过提高集电区20的掺杂浓度，从而寄生pnp晶体管的集电极注入效率γC增大。但是，如果提高集电区20的掺杂浓度，则关断损耗会增大。
因此，优选使寄生pnp晶体管的基极传递效率αT增大而增加来自集电极侧的空穴注入量。在半导体装置100中，通过调整缓冲区18的掺杂浓度的峰位置而使基极传递效率αT增大。
图2是表示半导体基板10的深度方向的掺杂浓度分布的一个例子的图。图2中示出了集电区20、缓冲区18以及漂移区16的一部分的掺杂浓度分布。图2中横轴表示从半导体基板10的下表面起算的距离，纵轴以对数表示每单位体积的掺杂浓度。
漂移区16具有大致一定的掺杂浓度。本例的漂移区16所包含的杂质是n型。缓冲区18的掺杂浓度分布具有一个以上的峰22。本例的缓冲区18所包含的杂质是n型。本例的缓冲区18从半导体基板10的下表面侧起依次具有第一峰22-1、第二峰22-2、第三峰22-3以及第四峰22-4。
这里，通过使缓冲区18的掺杂浓度的峰22中的最靠半导体基板10的下表面侧的第一峰22-1的位置靠近于半导体基板10的下表面，能够增大背面雪崩耐量。
通过使第一峰22-1的位置靠近于半导体基板10的下表面，从而第一峰22-1与集电区20的掺杂浓度的峰位置之间的距离减小。从集电区20注入的空穴的一部分虽然在第一峰22-1处进行再结合而消失，但是通过使第一峰22-1靠近于集电区20，能够增大穿过第一峰22-1的空穴的比例。由此，能够增大寄生pnp晶体管的基极传递效率αT，增大背面雪崩耐量。
本例中，将第一峰22-1处的掺杂浓度设为Cfs1，将集电区20的掺杂浓度设为Cp。另外，将半导体基板10的下表面与第一峰22-1之间的距离设为Dfs1。另外，将n型的第一峰22-1和p型的集电区20的边界与半导体基板10的下表面之间的距离设为Db。第一峰22-1的深度方向上的位置成为掺杂浓度呈现极大值的位置。n型的第一峰22-1和p型的集电区20的边界位置成为掺杂浓度呈现极小值的位置。
另外，在本例中，从半导体基板10的下表面观察最浅的第一峰22-1的掺杂浓度高于其他的峰22。例如第一峰22-1与其他任意的峰22相比，掺杂浓度均高10倍以上。另外，集电区20的掺杂浓度Cp高于第一峰22-1的掺杂浓度Cfs1。例如集电区20的掺杂浓度Cp与第一峰22-1的掺杂浓度Cfs1相比高10倍以上。
第一峰22-1与半导体基板10的下表面之间的距离Dfs1一般为3.6μm左右。与此相对，本例的半导体装置100的该距离Dfs1为3.0μm以下。这样，通过将第一峰22-1的位置配置得比一般的半导体装置浅，能够起到提高背面雪崩耐量的效果。该距离Dfs1可以是2.5μm以下，可以是2.0μm以下，可以是1.5μm以下，也可以是1.0μm以下。
另一方面，如果减小距离Dfs1，则能够形成集电区20的区域变小，难以提高空穴的注入效率。因此，为了提高来自集电区20的空穴的注入效率，从而距离Db优选为0.5μm以上。距离Db可以是1.0μm以下。距离Dfs1也可以是1.0μm以上。
在本例中，将半导体基板10的下表面作为基准，规定了第一峰22-1的位置，但在另一个例子中，可以将集电区20的掺杂浓度分布的峰位置设为基准。换言之，可以将上述的距离Dfs1设为集电区20的掺杂浓度分布的峰与第一峰22-1之间的距离。在本例中，半导体基板10的下表面位置与集电区20的掺杂浓度分布的峰位置几乎相同。
图3是表示在将横轴设为第一峰22-1与半导体基板10的下表面之间的距离Dfs1，将纵轴设为集电区20的掺杂浓度Cp时的背面雪崩发生与否的边界的图。纵轴是对数轴。
在图3的例子中，将第一峰22-1的掺杂浓度Cfs1设定为3.3×1015/cm3、6.7×1015/cm3、1.0×1015/cm3这三个值，来表示各个情况的边界。应予说明，在图3中，对额定电压1200V的半导体装置100施加600V(电源电压)作为集电极-发射极间电压，施加20V作为栅极-发射极间电压。应予说明，即使变更施加电压的条件，也可获得与图3相同的结果。
图3的由四边形以及三角形等表示的曲线表示样本值，实线表示将样本值以曲线来近似而成的近似曲线。在近似曲线的左侧的区域不发生背面雪崩，在右侧的区域发生背面雪崩。
如图3所示，通过减小距离Dfs1，从而即使不怎么提高集电区20的掺杂浓度Cp，也能够防止背面雪崩的发生。因此，能够在不增大关断损耗的情况下，提高短路耐量。
另外，在半导体装置100以高速进行动作的情况下，增大集电区20的掺杂浓度Cp变得困难。作为一个例子，半导体装置100有时以2kHz以上且30kHz以下的程度的频率进行开关动作。本例的半导体装置100即使在集电区20的掺杂浓度Cp低的情况下也能够防止背面雪崩的发生。因此，能够兼顾开关动作的高速化和短路耐量的提高。
作为一个例子，可以将距离Dfs1设为3μm以下，将掺杂浓度Cfs1设为1.0×1016/cm3以下。由此，即使将集电区20的掺杂浓度Cp降低到5.0×1017/cm3左右，也能够抑制背面雪崩的发生。掺杂浓度Cp可以是5.0×1017/cm3以上。另外，也可以将掺杂浓度Cfs1设为6.7×1015/cm3以下。由此，即使将集电区20的掺杂浓度Cp降低到4.0×1017/cm3左右，也能够抑制背面雪崩的发生。掺杂浓度Cp可以是4.0×1017/cm3以上。另外，也可以将掺杂浓度Cfs1设为3.3×1015/cm3以下。由此，即使将集电区20的掺杂浓度Cp降低到2.0×1017/cm3左右，也能够抑制背面雪崩的发生。掺杂浓度Cp可以是2.0×1017/cm3以上。
作为一个例子，可以将距离Dfs1设为2μm以下，将掺杂浓度Cfs1设为1.0×1016/cm3以下。由此，即使将集电区20的掺杂浓度Cp降低到3.0×1017/cm3左右，也能够抑制背面雪崩的发生。集电区20的掺杂浓度Cp可以是3.0×1017/cm3以上。另外，也可以将掺杂浓度Cfs1设为6.7×1015/cm3以下。由此，即使将集电区20的掺杂浓度Cp降低到2.0×1017/cm3左右，也能够抑制背面雪崩的发生。集电区20的掺杂浓度Cp可以是2.0×1017/cm3以上。另外，也可以将掺杂浓度Cfs1设为3.3×1015/cm3以下。由此，即使将集电区20的掺杂浓度Cp设为非常小，也能够抑制背面雪崩的发生。
作为一个例子，可以将距离Dfs1设为1.5μm以下，将掺杂浓度Cfs1设为1.0×1016/cm3以下。由此，即使将集电区20的掺杂浓度Cp降低到2.0×1017/cm3左右，也能够抑制背面雪崩的发生。集电区20的掺杂浓度Cp可以是2.0×1017/cm3以上。另外，也可以将掺杂浓度Cfs1设为6.7×1015/cm3以下。由此，即使将集电区20的掺杂浓度Cp设为非常小，也能够抑制背面雪崩的发生。
作为一个例子，可以将距离Dfs1设为1.5μm以下，将掺杂浓度Cfs1设为1.0×1016/cm3以下。由此，即使将集电区20的掺杂浓度Cp设为非常小，也能够抑制背面雪崩的发生。距离Dfs1也可以是1.0μm以下。
另外，作为一个例子，集电区20的掺杂浓度Cp为1.0×1018/cm3以下。由此，容易使半导体装置100进行高速动作。掺杂浓度Cp也可以是5.0×1017/cm3以下。如图3所示，即使将掺杂浓度Cp设为5.0×1017/cm3以下，通过将距离Dfs1设为3μm以下，也能够容易抑制背面雪崩的发生。在该情况下，第一峰22-1的掺杂浓度Cfs1优选为1.0×1016/cm3以下。另外，掺杂浓度Cp也可以设为2.0×1017/cm3以下。在该情况下，距离Dfs1优选为2.0μm以下。
图4是针对图3所示的背面雪崩发生与否的边界，将横轴设为掺杂浓度Cfs1，将纵轴设为距离Dfs1，按集电区20的每个掺杂浓度Cp而进行表示的图。
图4的由四边形以及三角形等表示的曲线表示样本值，实线表示将样本值以直线来近似而成的近似直线。在近似直线的下侧的区域中不发生背面雪崩，在上侧的区域中发生背面雪崩。
如图4所示，无论集电区20的掺杂浓度Cp如何，近似直线的斜率均成为一定值。本例中的近似直线的斜率为-2.0×1016左右。第一峰22-1的深度位置Dfs1与第一峰22-1的掺杂浓度Cfs1优选满足下式。
Dfs1＜-2.0×10-16×Cfs1+b …式(1)
应予说明，b是图4所示的近似直线的截距，根据集电区20的掺杂浓度Cp而确定。
图5是表示集电区20的掺杂浓度Cp与截距b之间的关系的图。图5的圆圈绘制了图4所示的各直线的截距。图5的实线是以直线来近似各曲线。如图5所示，集电区20的掺杂浓度Cp与截距b之间的关系可以以直线来近似。该直线通过下式获得。
b＝4.0×10-18×Cp+2.9 …式(2)
集电区20的掺杂浓度Cp、第一峰22-1的掺杂浓度Cfs1、以及第一峰22-1的深度位置Dfs1优选满足式(1)以及式(2)的关系。由此，能够防止背面雪崩。
在短路时，在背面侧(即集电极侧)发生雪崩击穿的原因如下。在IGBT的栅极截止且在集电极-发射极间施加电压的状态下，形成有耗尽层。在背面侧，耗尽层停止在最浅的缓冲区18(或者，缓冲区18中最靠近背面侧的掺杂浓度的峰)处。即，耗尽层的背面侧的端部位于背面侧的最浅的缓冲区18的峰位置附近。从耗尽层端部起到背面侧，具有最浅的缓冲区18以及集电区，这两个层是空间电荷密度为0的电荷中性区域。
如果使IGBT的栅极导通，则电子从形成于基区的反转层直接进入耗尽层，漂移到耗尽层端部。之后，经由电荷中性区域而侵入到集电区。另一方面，与电子的侵入对应地，空穴从集电区侵入到最浅的缓冲区18。经由最浅的缓冲区18的电荷中性区域，空穴从耗尽层端部侵入到耗尽层，朝向基区而漂移。
如果使栅极导通，则集电极-发射极间电流的电流密度瞬间增加。如果将栅极电压设为VG，将栅极阈值设为VT，则集电极-发射极间电流的电流密度增加到由VG-VT决定的饱和电流值Jsat。Jsat为下式所示。
[数学式1]
μn为反转层沟道的电子迁移率(cm2/Vs)，Cox为MOS栅极的容量(F/cm2)，LCH为反转层沟道宽度(cm)，αPNP为IGBT的集电区(P)-缓冲区以及漂移层(N)-基区(P)的电流增益，fA为包含一个反转层沟道的单位单元在每1cm2面积中所包含的个数。单位单元是指将进深(y方向)设为1μm，从栅沟槽部30的宽度方向的中央位置，到与其分开栅沟槽部30的排列间距的一半的量的位置为止的区域。在图1所示的截面中，从栅沟槽部30的宽度方向的中央，到相邻的基区14的宽度方向的中央为止的区域相当于单位单元。宽度方向是指在图1所示的截面中与深度方向垂直的X轴方向。将单位单元的宽度设为Wcell(μm)，将进深(Y轴向)设为1μm，fA＝1E8/Wcell。应予说明，在进深方向，假定相同的结构以预定长度连续。实际的半导体装置的单位单元的个数例如成为将在有源区形成有MOS栅极的区域的面积(cm2)乘以fA而得到的值。
作为一个例子，栅极电压是10～20V，例如为15V。作为一个例子，栅极阈值为6～9V，例如为7.8V。μn可以是500～800(cm2/Vs)。将栅绝缘膜设为tox(cm)，将绝缘膜的介电常数设为εox(F/cm)，则Cox由εox/tox表示。作为一个例子，tox是0.05～0.25μm(换算为cm则乘以1E-4)，例如为0.2μm。如果绝缘膜为硅氧化膜，则εox是将真空的介电常数乘以相对介电常数3.9而得到的值。绝缘膜并不局限于硅氧化膜，而可以是硅氮化膜、其他电介质。作为一个例子，反转层沟道宽度是1～3μm，例如为2μm。
如果使用从MOS栅极注入电子的部分的Jsat,n，增加由从集电区注入的空穴放大的空穴电流的量Jp，Jsat写成下式，
[数学式2A]
则Jp成为下式。
[数学式2B]
另外，Jsat,n为下式。
[数学式2C]
使用电荷密度，将空穴浓度设为p(/cm3)，将电子浓度设为n(/cm3)，将漂移区的掺杂浓度设为ND(/cm3)，则发生短路时的漂移区的泊松方程为下式。
[数学式3]
掺杂浓度可以是掺杂到半导体基板10的磷等杂质中的被活性化的杂质的浓度。假定漂移区中没有受主。在即将发生短路之前，由于在IGBT施加有电源电压VCC，所以漂移区已经耗尽化，形成有空间电荷区域。此时，由于认为电子不存在，所以空间电荷密度变为p+ND＞0，空间电荷呈现正值。因此，电场E的斜率是正的，电场强度的峰的位置成为基区与漂移区的pn结的附近。
如果栅极导通而发生短路，则从MOS栅极注入的电子至少流通由VG-VT决定的饱和电流密度的值，因此电子电流密度为数100A/cm2以上，例如假设为1000A/cm2。在空间电荷区域中，由于可以认为载流子的速度是饱和的，所以就硅而言，关于电子为vsat,n～1E7(cm/s)，关于空穴为vsat,p～7E6(cm/s)的程度。因此，由于空间电荷区域内的电子浓度由下式表示，
[数学式4]
所以成为3E14/cm3左右。由于漂移区的掺杂浓度是1E13～1E14/cm3，所以短路时的电子浓度已经高于掺杂浓度。因此，通过与从集电区注入的空穴的密度的平衡，从而空间电荷的极性反转，从正转换为负。因此，电场E的斜率从正反转为负。通过电场E的斜率的反转，从而电场强度的峰的位置从正面侧的pn结附近的位置向背面侧移动。如果空穴浓度少，空间电荷以负的值增加，进而电场强度的峰值达到临界电场强度，则在背面侧发生雪崩，导致元件的破坏。
特别是，由于在半导体装置100中在背面侧具备浓度比漂移区16高的缓冲区18，所以为了防止耐压降低，优选使漂移区16的浓度比不具备缓冲区18的结构低。其结果，有下述课题：在发生短路时，更加容易发生漂移区16的空间电荷的极性的反转。
在发生短路后，为了防止空间电荷的极性的反转，使空穴注入到漂移区16，以便在漂移区16中，满足下式：
[数学式5]
p+ND＞n。
特别是，在本例中，关于没有形成有缓冲区18的漂移区16，维持空穴浓度以便满足上式。这通过在数学式2B中增加αPNP而得到。在空间电荷区域中，由于空穴也与电子同样地漂移，所以速度饱和。因此，空间电荷区域的空穴浓度由下式表示。
[数学式6]
因此，在数学式5中代入数学式2B和数学式4，成为下式。
[数学式7]
若使其对于αPNP而变形，则表示为下式。
[数学式8]
在数学式8中，反映器件的结构的变量是αPNP、ND、Jsat，n。电流增益αPNP可以是在发生短路前的关断状态下施加电源电压时的值，或者是发生短路时的值，为0～1之间的值。根据数学式2A和数学式6，αPNP越接近1，空间电荷区域的空穴浓度越增加。因此，在发生短路时，为了抑制漂移区16的空间电荷的极性的反转，只要在数学式8中αPNP大于右边即可。
在数学式8中，αPNP只要至少大于0即可，在该情况下，右边的分数的值只要小于1即可。即，数学式8的右边的括号内的值只要例如是正值即可。在该情况下，成为下式，
[数学式9]
基于从MOS栅极注入的电子得到的饱和电流密度Jsat,n除以基本电荷量以及电子的饱和速度而得到的值只要大于漂移区的施主的掺杂浓度即可。
半导体装置100的额定电压或者耐压越高，越会降低漂移区16的施主的掺杂浓度ND。因此，在数学式8中如果使ND取接近于0的极限，则αPNP成为下式。
[数学式8B]
在为硅的情况下，如果代入上述的值，则成为αPNP＞0.4118。即，只要αPNP大于0.4118，则数学式5、7、8必然可以满足，因此是优选的。
图6是在数学式8中，以ND为参数而表示αPNP对于Jsat,n的依赖性的曲线图。半导体基板10的材料设为硅，但也可以是SiC、GaN等。满足数学式8的是在漂移区16的各掺杂浓度ND下，比曲线图的线靠上方(即，纵轴αPNP的数值变大的一侧)的区域。换言之，各曲线图的线是各ND下的αPNP的下限线。如果ND变高，则αPNP的下限线变低，满足数学式8的区域变广。根据这些漂移区16的浓度，可以确定满足数学式8的αPNP。进而，在各ND下，αPNP可以是下限值的1.5倍以上，进而可以是2倍以上。如果ND变低，则成为下限的αPNP收敛于上述的值0.4118。
另外，在数学式8中，αPNP例如可以是0.33以上。在该情况下，数学式8的右边的括号内的值可以为0.5/vsat,p以上。在该情况下，成为下式。
[数学式10]
数学式10中，除Jsat,n以外的量为常量，成为下式。
[数学式11]
ND＞1.7857X1011Jsat，n
即，漂移区16的施主的掺杂浓度ND可以大于将基于电子得到的饱和电流密度Jsat,n乘以1.7857E+11而得到的值。
对于αPNP满足数学式8的情况，如下。αPNP如前所述为γC·αT·γE。集电极注入效率γC可以为1。基区输送效率αT由下式表示。
[数学式12]
WCNZ是电荷中性区域的Z方向的长度(μm)，La是双极性扩散长度(μm)。关于WCNZ，后面进行描述。La是(Da/τHL)＾0.5。这里Da(cm2/s)是载流子的双极性扩散系数，将电子、空穴的扩散系数分别设为Dn、Dp，则Da由2DpDn/(Dp+Dn)表示。对于τHL(s)而言，将电子、空穴的寿命分别设为τn、τp，则τHL由τHL -1＝τn -1+τp -1表示。将发射极电流增益设为βE，则γE由下式表示。
[数学式13]
γE＝βE/(1+βE)
进而βE由下式表示。
[数学式14]
下标P表示集电区。Ln,c是集电区20中的电子的扩散长度(μm)，NA,C是集电区20的最大受主浓度，ND,CNZ是电荷中性区域中的施主浓度，nie是电荷中性区域(CNZ)、集电区(P)中的有效本征载流子浓度(cm-3)。
在表示发射极电流增益βE的数学式14中，反映器件的结构的主要变量是Ln,c、WCNZ、NA,C、ND,CNZ这4个。其中，集电区20的深度XP为0.2～0.5μm的程度，由于是比扩散长度Ln,c薄得多的透明发射极，所以在数学式10中，可以将Ln,c置换为XP。电流增益αPNP是0～1之间的值，可以使上述4个变量满足：(1)至少使αPNP接近于1，或(2)αPNP满足数学式8。
NA,C是集电区20的最大浓度，是1E16～1E18/cm3的程度。ND,CNZ是电荷中性区域的掺杂浓度，例如可以设为最浅的缓冲区18中的没有耗尽化的区域的最大浓度。最浅的缓冲区18可以是包含图2所示的最浅的峰22-1且掺杂浓度分布成为单一的山形的区域。在深度方向上从山形的峰位置向谷底方向移动的情况下，掺杂浓度分布的单一的山形的边界可以是掺杂浓度从减少变为增加的位置、或者从减少变为一定值的位置。
最浅的缓冲区18的掺杂浓度可以如下设定。在发生短路时，由于空间电荷区域中的电子的存在，所以与没有发生短路时相比空间电荷密度变小。因此，优选地，以对最浅的缓冲区18的掺杂浓度沿深度方向进行积分而得到的积分浓度大于临界积分浓度nc的方式，设定最浅的缓冲区18的掺杂浓度。这里，临界积分浓度nc是指将临界电场强度Ec乘以半导体的介电常数并除以基本电荷量q而得到的值，例如就硅而言，临界积分浓度nc为1.2E12/cm2。整个缓冲区18的积分浓度可以大于临界积分浓度nc。
最浅的缓冲区18的深度方向的长度例如可以为5μm以下，掺杂浓度的峰值可以为2.4E15/cm3以上。可以将在最浅的缓冲区18中没有耗尽化的区域设为ND,CNZ。(NA,C/ND,CNZ)可以是4以上且400以下，可以是10以上且200以下。
图7是针对实施例A、实施例B以及比较例，表示深度方向的积分浓度以及掺杂浓度分布的图。图7的(a)表示积分浓度。积分浓度是从基区14与漂移区16的pn结的位置起朝向背面侧对漂移区16以及缓冲区18的掺杂浓度进行积分直到预定的位置为止的积分浓度分布的图。图7的(b)是与(a)对应的掺杂浓度分布的图。应予说明，图7表示将背面的集电区20、缓冲区18的最浅的峰22-1以及相邻的峰22-2放大了的范围。漂移区16存在于比图7的表示范围靠正面侧的位置。
积分浓度达到0.6nc的位置可以位于缓冲区18的最浅的峰22-1的位置与相邻的峰22-2之间。关于实施例A而言，积分浓度达到0.6nc的位置是与最浅的峰22-1相比更靠近相邻的峰22-2的图7的(a)的横轴的101.5μm的位置。关于实施例B而言，积分浓度达到0.6nc的位置是与相邻的峰22-2相比更靠近最浅的峰22-1的图7的(a)的横轴的104.7μm的位置。
另外，如实施例A以及实施例B那样，积分浓度达到0.6nc的位置的掺杂浓度可以低于相邻的峰22-2的峰浓度的一半。关于图7中的比较例而言，积分浓度达到0.6nc的位置的掺杂浓度大于相邻的峰22-2的峰浓度的一半。
另外，积分浓度达到临界积分浓度nc的位置可以位于从峰22-1的位置起在上下两侧设置包含峰22-1的山形分布的半峰全宽R1而得到的范围内。另外，从最浅的峰22-1的位置到缓冲区18与集电区20的pn结的位置为止的积分浓度可以为nc以下。由此，能够使发生短路时的来自集电区20的空穴电流的注入效率增加，能够更加稳定地提高αPNP，例如能够使之成为0.5以上。
在本例的情况下，在发生短路前的关断状态下，在施加有电源电压时，耗尽层端部位于峰22-1与峰22-2之间。电源电压是额定电压的50％～70％的程度，例如是66％。在该情况下，到耗尽层端部为止的积分浓度是nc的60％～80％。
短路时的电荷中性区域的长度WCNZ成为最浅的缓冲区18中的没有耗尽化的区域的长度。当最浅的缓冲区18在发生短路时使空间电荷区域终止的情况下，一部分耗尽化而剩余部分成为电荷中性区域。因此，电荷中性区域的长度WCNZ成为3μm以下。另一方面，如果空间电荷区域到达集电区，则空穴直接地被注入到空间电荷区域。因此，空间电荷区域向正面侧缩小，变得无法支持电源电压，从而半导体装置受到破坏。为了防止该现象，电荷中性区域的长度WCNZ需要大于数学式12的αT成为0.1以下的La，例如WCNZ只要为0.5μm以上即可。
另外，根据数学式7，可知如果充分提高αPNP，例如设为0.8以上，且在发生短路时减小来自MOS栅极的电子的饱和电流密度，则数学式5的关系易于成立。为了减小电子的饱和电流密度，只要在数学式2C中减小fA即可。
图8是表示半导体装置100的截面的另一个例子的图。本例的半导体装置100在栅沟槽部30之间，具备1个以上的虚设沟槽部40。虚设沟槽部40具备虚设绝缘膜42以及虚设导电部44。虚设绝缘膜42形成于虚设沟槽的内壁。虚设导电部44在虚设沟槽内被虚设绝缘膜42覆盖。虚设导电部44与发射极52电连接。
栅沟槽部30以及虚设沟槽部40在与深度方向垂直的排列方向以一定的间距设置。在本例中，栅沟槽部30以及虚设沟槽部40逐个交替地配置。在该情况下，在单位单元中包含一个栅沟槽部30和一个虚设沟槽部40。通过使单位单元的宽度Wcell为2μm以上，从而fA为5E7个以下，能够使数学式5成立。
另外，可以在各个栅沟槽部30之间，配置2条以上的虚设沟槽部40。通过设置2条以上的虚设沟槽部40，并将Wcell设为3μm以下，从而fA可以为3.3E7个以下。在以上的范围内，只要满足数学式5、7、8即可。
应予说明，图8的半导体装置100在半导体基板10设置有晶体管部70和二极管部80。在晶体管部70，设置上述的栅沟槽部30以及虚设沟槽部40。在二极管部80，可以设置虚设沟槽部40，栅沟槽部30也可以不设置。另外，在二极管部80，不设置源区12。另外，代替集电区20，设置有n+型的阴极区82。
图9是表示半导体装置100的截面的另一个例子的图。本例的半导体装置100在具备积累区17这一点与图1～图8中说明的半导体装置100不同。图9中示出在图8所示的半导体装置100设置有积累区17的结构。除积累区17以外的结构可以与图1～图8中说明的任一方式的半导体装置100相同。
积累区17设置于基区14与漂移区16之间，是具备掺杂浓度比漂移区16的掺杂浓度高的n型的区域。积累区17是与漂移区16相比施主积累成高浓度的区域。从半导体基板10的上表面观察，积累区17的下端的深度可以浅于沟槽部底部。
半导体基板10的深度方向的从源区12到积累区17为止的长度A(换言之，从基区14的上端到积累区17的上端为止的长度A)可以与反转层沟道宽度LCH相同。长度A可以比长度Dfs1-Db长，该长度Dfs1-Db是从半导体基板10的下表面到第一峰22-1为止的距离Dfs1与从半导体基板10的下表面到第一峰22-1和集电区20的边界(即，缓冲区18与集电区20的pn结的位置)为止的距离Db的差值的长度。在积累区17中，由于电场强度变高，所以有时空间电荷区域向上面侧稍微变窄，电荷中性区域的长度WCNZ对应地向上面侧变长。与此相对，通过使长度A比Dfs1-Db长，从而增加数学式2c的LCH而降低电子饱和电流密度，抑制电子的注入。由此，对于预定的αPNP的值，能够易于达到数学式5的条件，能够防止空间电荷的极性的反转。
以上，使用实施方式说明了本发明，但本发明的技术的范围不限于上述实施方式中记载的范围。对上述实施方式能够施加各种变更或者改进对本领域技术人员是显而易见的。根据权利要求的记载可明了，施加了各种变更或者改进的方式也可包含于本发明的技术的范围。
Claims (19)
1.一种半导体装置，其特征在于，具备：
半导体基板；
第一导电型的漂移区，其形成于所述半导体基板；
第二导电型的集电区，其在所述半导体基板，形成于所述半导体基板的下表面与所述漂移区之间；以及
第一导电型的高浓度区，其在所述半导体基板，形成于所述漂移区与所述集电区之间，且掺杂浓度比所述漂移区高，
所述半导体基板的深度方向上的所述高浓度区的掺杂浓度分布具有一个以上的峰，
所述高浓度区的所述掺杂浓度分布的峰中的最靠所述半导体基板的下表面侧的第一峰与所述半导体基板的下表面之间的距离为3μm以下，
所述集电区的掺杂浓度Cp[/cm3]、所述第一峰的掺杂浓度Cfs1[/cm3]以及所述第一峰的深度位置Dfs1[μm]满足下式：
Dfs1＜-2.0×10-16×Cfs1+b，
其中，b＝4.0×10-18×Cp+2.9。
2.根据权利要求1所述的半导体装置，其特征在于，沿深度方向遍及所述高浓度区对所述高浓度区的掺杂浓度进行积分而得到的积分浓度的值为临界积分浓度以上。
3.根据权利要求1所述的半导体装置，其特征在于，所述第一峰与所述半导体基板的下表面之间的距离为2μm以下。
4.根据权利要求2所述的半导体装置，其特征在于，所述第一峰与所述半导体基板的下表面之间的距离为2μm以下。
5.根据权利要求1～4中任一项所述的半导体装置，其特征在于，所述第一峰的掺杂浓度为1.0×1016/cm3以下。
6.根据权利要求1～4中任一项所述的半导体装置，其特征在于，所述第一峰的掺杂浓度为6.7×1015/cm3以下。
7.根据权利要求1～4中任一项所述的半导体装置，其特征在于，所述集电区的掺杂浓度为1.0×1018/cm3以下。
8.根据权利要求1～4中任一项所述的半导体装置，其特征在于，所述集电区的掺杂浓度为5.0×1017/cm3以下。
9.根据权利要求1～4中任一项所述的半导体装置，其特征在于，所述集电区和所述第一峰的深度方向上的边界位置与所述半导体基板的下表面之间的距离为0.5μm以上且1.0μm以下。
10.一种半导体装置，其特征在于，具备：
半导体基板；
第一导电型的漂移区，其形成于所述半导体基板；
第二导电型的集电区，其在所述半导体基板，形成于所述半导体基板的下表面与所述漂移区之间；
第一导电型的高浓度区，其在所述半导体基板，形成于所述漂移区与所述集电区之间，且掺杂浓度比所述漂移区高；以及
第二导电型的基区，其在所述半导体基板形成于所述漂移区与所述半导体基板的上表面之间，
所述半导体基板的深度方向上的所述高浓度区的掺杂浓度分布具有一个以上的峰，
所述高浓度区的所述掺杂浓度分布的峰中的最靠所述半导体基板的下表面侧的第一峰与所述半导体基板的下表面之间的距离为3μm以下，
所述高浓度区的掺杂浓度分布具有多个峰，
从所述基区与所述漂移区的第一pn结朝向所述高浓度区与所述集电区的第二pn结，对所述漂移区和所述高浓度区的掺杂浓度进行积分而得到的积分浓度达到临界积分浓度的0.6倍的位置位于所述高浓度区的峰中的最靠半导体基板的下表面侧的第一峰与所述第一峰的相邻的第二峰之间。
11.一种半导体装置，其特征在于，具备：
半导体基板；
第一导电型的漂移区，其形成于所述半导体基板；
第二导电型的集电区，其在所述半导体基板，形成于所述半导体基板的下表面与所述漂移区之间；
第一导电型的高浓度区，其在所述半导体基板，形成于所述漂移区与所述集电区之间，且掺杂浓度比所述漂移区高；以及
第二导电型的基区，其在所述半导体基板形成于所述漂移区与所述半导体基板的上表面之间，
所述半导体基板的深度方向上的所述高浓度区的掺杂浓度分布具有一个以上的峰，
所述高浓度区的所述掺杂浓度分布的峰中的最靠所述半导体基板的下表面侧的第一峰与所述半导体基板的下表面之间的距离为3μm以下，
所述高浓度区的掺杂浓度分布具有多个峰，
从所述基区与所述漂移区的第一pn结朝向所述高浓度区与所述集电区的第二pn结，对所述漂移区和所述高浓度区的掺杂浓度进行积分而得到的积分浓度达到临界积分浓度的位置位于，从与所述高浓度区的第一峰位置相距包含所述第一峰的山形的掺杂浓度分布的半峰全宽且成为下侧的位置到与所述高浓度区的第一峰位置相距所述半峰全宽且成为上侧的位置之间的区域。
12.根据权利要求10或11所述的半导体装置，其特征在于，从所述第一峰的位置到所述高浓度区与所述集电区的pn结的位置为止的所述积分浓度为所述临界积分浓度以下。
13.一种半导体装置，其特征在于，具备：
半导体基板；
第一导电型的漂移区，其形成于所述半导体基板；
第二导电型的集电区，其在所述半导体基板，形成于所述半导体基板的下表面与所述漂移区之间；
第一导电型的高浓度区，其在所述半导体基板，形成于所述漂移区与所述集电区之间，且掺杂浓度比所述漂移区高；以及
第二导电型的基区，其在所述半导体基板形成于所述漂移区与所述半导体基板的上表面之间，
所述半导体基板的深度方向上的所述高浓度区的掺杂浓度分布具有一个以上的峰，
所述高浓度区的所述掺杂浓度分布的峰中的最靠所述半导体基板的下表面侧的第一峰与所述半导体基板的下表面之间的距离为3μm以下，
所述高浓度区的掺杂浓度分布具有多个峰，所述多个峰包含最靠半导体基板的下表面侧的第一峰和所述第一峰的相邻的第二峰，
空间电荷区域至少形成于所述漂移区和所述高浓度区中具有包含所述第二峰的山形的掺杂浓度分布的区域，
所述半导体装置具备：
第一导电型的源区，其形成于所述基区与所述半导体基板的上表面之间；以及
沟槽MOS栅极，其从所述半导体基板的上表面贯通所述源区以及所述基区而到达所述漂移区，
针对电子的饱和速度vsat,n以及空穴的饱和速度vsat,p和所述沟槽MOS栅极的饱和电流密度Jsat,n以及所述漂移区的掺杂浓度ND，电流增益αPNP大于下值
[数学式81]
14.根据权利要求13所述的半导体装置，其特征在于，针对电子的饱和速度vsat,n以及空穴的饱和速度vsat,p，电流增益αPNP大于下值
[数学式81B]
15.根据权利要求13所述的半导体装置，其特征在于，设μn为反转层沟道的电子迁移率，Cox为MOS栅极的容量，LCH为反转层沟道宽度，栅极电压为VG，栅极阈值为VT，fA为包含一个反转层沟道的单位单元在每1cm2面积中所包含的个数，则所述沟槽MOS栅极的饱和电流密度Jsat,n为
[数学式8C]
fA为5E7个以下。
16.根据权利要求14所述的半导体装置，其特征在于，设μn为反转层沟道的电子迁移率，Cox为MOS栅极的容量，LCH为反转层沟道宽度，栅极电压为VG，栅极阈值为VT，fA为包含一个反转层沟道的单位单元在每1cm2面积中所包含的个数，则所述沟槽MOS栅极的饱和电流密度Jsat,n为
[数学式8C]
fA为5E7个以下。
17.根据权利要求10～11、13～16中任一项所述的半导体装置，其特征在于，所述半导体装置还具备第一导电型的积累区，所述积累区设置于所述基区与所述漂移区之间，且掺杂浓度比所述漂移区高，
所述半导体基板的深度方向上的从所述基区的上端到所述积累区的上端为止的长度比长度Dfs1-Db长，所述长度Dfs1-Db是从所述半导体基板的下表面到所述第一峰为止的距离Dfs1与从所述半导体基板的下表面到所述高浓度区与所述集电区的pn结的位置为止的距离Db的差值长度。
18.根据权利要求1～4、10～11、13～16中任一项所述的半导体装置，其特征在于，所述高浓度区包含氢供体。
19.一种半导体装置，其特征在于，具备：
半导体基板；
第一导电型的漂移区，其形成于所述半导体基板；
第二导电型的集电区，其在所述半导体基板，形成于所述半导体基板的下表面与所述漂移区之间；
第一导电型的高浓度区，其在所述半导体基板，形成于所述漂移区与所述集电区之间，且掺杂浓度比所述漂移区高；以及
MOS栅极，
所述半导体基板的深度方向上的所述高浓度区的掺杂浓度分布具有一个以上的峰，
所述高浓度区的所述掺杂浓度分布的峰中的最靠所述半导体基板的下表面侧的第一峰与所述半导体基板的下表面之间的距离为3μm以下，
所述漂移区的施主的掺杂浓度大于将基于从所述MOS栅极注入的电子得到的饱和电流密度乘以1.7857×1011而得到的值。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016203599 | 2016-10-17 | ||
| JP2016-203599 | 2016-10-17 | ||
| PCT/JP2017/037428 WO2018074434A1 (ja) | 2016-10-17 | 2017-10-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109075191A CN109075191A (zh) | 2018-12-21 |
| CN109075191B true CN109075191B (zh) | 2021-08-31 |
Family
ID=62019401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780019961.9A Active CN109075191B (zh) | 2016-10-17 | 2017-10-16 | 半导体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11049941B2 (zh) |
| JP (1) | JP6733739B2 (zh) |
| CN (1) | CN109075191B (zh) |
| WO (1) | WO2018074434A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6311840B2 (ja) * | 2015-06-17 | 2018-04-18 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| DE112019001123B4 (de) | 2018-10-18 | 2024-03-28 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und herstellungsverfahren davon |
| JP2020188168A (ja) * | 2019-05-15 | 2020-11-19 | トヨタ自動車株式会社 | 絶縁ゲート型バイポーラトランジスタ |
| JP7268743B2 (ja) * | 2019-08-09 | 2023-05-08 | 富士電機株式会社 | 半導体装置 |
| DE102021113880A1 (de) * | 2021-05-28 | 2022-12-01 | Infineon Technologies Austria Ag | Rc-igbt enthaltende halbleitervorrichtung |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246597A (ja) * | 2001-02-14 | 2002-08-30 | Fuji Electric Co Ltd | 半導体装置 |
| CN101494223A (zh) * | 2008-01-23 | 2009-07-29 | 富士电机电子技术株式会社 | 半导体器件及其制造方法 |
| CN102738238A (zh) * | 2011-04-15 | 2012-10-17 | 快捷韩国半导体有限公司 | 功率半导体器件及其制作方法 |
| CN105531825A (zh) * | 2013-12-16 | 2016-04-27 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10248205B4 (de) | 2002-10-16 | 2007-03-08 | Infineon Technologies Ag | Ohmsche Kontaktanordnung und Herstellverfahren |
| JP4372082B2 (ja) * | 2005-10-27 | 2009-11-25 | 株式会社東芝 | 半導体装置とその製造方法 |
| US7538412B2 (en) | 2006-06-30 | 2009-05-26 | Infineon Technologies Austria Ag | Semiconductor device with a field stop zone |
| US7687891B2 (en) | 2007-05-14 | 2010-03-30 | Infineon Technologies Ag | Diode having one or more zones of a first conductivity type and one or more zones of a second conductivity type each located within a layer of the second conductivity type |
| CN105552115B (zh) * | 2009-11-02 | 2019-10-29 | 富士电机株式会社 | 半导体器件以及用于制造半导体器件的方法 |
| JP6067585B2 (ja) | 2011-12-28 | 2017-01-25 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US9627517B2 (en) | 2013-02-07 | 2017-04-18 | Infineon Technologies Ag | Bipolar semiconductor switch and a manufacturing method therefor |
| CN203339170U (zh) | 2013-04-26 | 2013-12-11 | 英飞凌科技股份有限公司 | 绝缘栅双极型晶体管 |
| JP6421570B2 (ja) * | 2013-12-20 | 2018-11-14 | 株式会社デンソー | 半導体装置 |
| CN106062960B (zh) | 2014-09-30 | 2019-12-10 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| DE102014115303B4 (de) | 2014-10-21 | 2019-10-31 | Infineon Technologies Ag | HALBLEITERVORRICHTUNG MIT HILFSSTRUKTUR EINSCHLIEßLICH TIEFPEGELDOTIERSTOFFEN |
| DE102015104723B4 (de) | 2015-03-27 | 2017-09-21 | Infineon Technologies Ag | Verfahren zum Herstellen von ersten und zweiten dotierten Gebieten und von Rekombinationsgebieten in einem Halbleiterkörper |
| DE112018000050T5 (de) * | 2017-01-17 | 2019-02-28 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
-
2017
- 2017-10-16 WO PCT/JP2017/037428 patent/WO2018074434A1/ja active Application Filing
- 2017-10-16 CN CN201780019961.9A patent/CN109075191B/zh active Active
- 2017-10-16 JP JP2018546336A patent/JP6733739B2/ja active Active
-
2018
- 2018-09-27 US US16/143,461 patent/US11049941B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246597A (ja) * | 2001-02-14 | 2002-08-30 | Fuji Electric Co Ltd | 半導体装置 |
| CN101494223A (zh) * | 2008-01-23 | 2009-07-29 | 富士电机电子技术株式会社 | 半导体器件及其制造方法 |
| CN102738238A (zh) * | 2011-04-15 | 2012-10-17 | 快捷韩国半导体有限公司 | 功率半导体器件及其制作方法 |
| CN105531825A (zh) * | 2013-12-16 | 2016-04-27 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2018074434A1 (ja) | 2019-02-14 |
| JP6733739B2 (ja) | 2020-08-05 |
| US11049941B2 (en) | 2021-06-29 |
| US20190027561A1 (en) | 2019-01-24 |
| WO2018074434A1 (ja) | 2018-04-26 |
| CN109075191A (zh) | 2018-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109075191B (zh) | 半导体装置 | |
| US9412737B2 (en) | IGBT with a built-in-diode | |
| US20150115316A1 (en) | Semiconductor device | |
| US4729001A (en) | Short-channel field effect transistor | |
| US9711631B2 (en) | Dual trench-gate IGBT structure | |
| US20100230716A1 (en) | Semiconductor device | |
| CN112930601B (zh) | 绝缘栅极功率半导体器件及其制造方法 | |
| JP2007043123A (ja) | 半導体装置 | |
| US11522075B2 (en) | Semiconductor device and method of manufacturing same | |
| US20230090883A1 (en) | Three-dimensional carrier stored trench igbt and manufacturing method thereof | |
| JP2016115847A (ja) | 半導体装置 | |
| US9502547B2 (en) | Charge reservoir IGBT top structure | |
| EP0071335A2 (en) | Field effect transistor | |
| US10910486B2 (en) | Semiconductor device | |
| CN103219372B (zh) | 一种晶闸管门阴极结及具有该结构的门极换流晶闸管 | |
| JP2020155581A (ja) | 半導体装置 | |
| US20230261044A1 (en) | Semiconductor device | |
| US20210359117A1 (en) | Vertical power semiconductor device and manufacturing method | |
| WO2023042638A1 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US20230260991A1 (en) | Semiconductor device | |
| CN107369703B (zh) | 载流子增强注入型igbt结构 | |
| JP3692808B2 (ja) | 半導体装置 | |
| KR101248658B1 (ko) | 절연형 게이트 바이폴라 트랜지스터 | |
| CN117577671A (zh) | 超结igbt器件 | |
| JP2017199723A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |