CN108988854A - 锁相环电路 - Google Patents
锁相环电路 Download PDFInfo
- Publication number
- CN108988854A CN108988854A CN201810723325.0A CN201810723325A CN108988854A CN 108988854 A CN108988854 A CN 108988854A CN 201810723325 A CN201810723325 A CN 201810723325A CN 108988854 A CN108988854 A CN 108988854A
- Authority
- CN
- China
- Prior art keywords
- circuit
- phase
- delay
- locked loop
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及射频集成电路设计领域，提供了一种锁相环电路，包括：延时鉴相器、电流补偿电路、电荷泵电路、负载电容、低通滤波器、压控振荡器和分频电路，所述延时鉴相器设置有参考信号输入端和与连接至所述分频电路的反馈信号输入端；所述电流补偿电路和所述电荷泵电路并接于所述延时鉴相器和所述负载电容之间，所述负载电容、所述低通滤波器、所述压控振荡器、所述分频电路依次串联。所述锁相环电路能够实现电路精确补偿，消除信号失配，并提高电路的稳定性和相位噪声性能。
Description
技术领域
本发明属于射频集成电路设计领域，具体涉及一种锁相环电路。
背景技术
随着无线通信技术和集成电路工艺的发展，越来越多的无线通信***集成到芯片上。锁相环可产生精准的时钟信号或者频率信号，所以广泛应用于时钟产生器，在无线通信***、时钟/数据恢复电路等电子***中，基于锁相环的频率合成器更是广泛的应用于射频收发***中。这些需求都促进了锁相环电路的研究和发展。
现有的锁相环电荷泵输出电流是由鉴频鉴相器控制的上拉和下拉电流源输出的，由于上拉和下拉电流源分别是由P型晶体管和N型晶体管制造的，当环境条件改变时，由于P型晶体管和N型晶体管对于温度的敏感程度不同，二者电流会产生失配。这影响了电荷泵输出电流的线性，进一步影响了压控振荡器输出频率的抖动，恶化了整个锁相环环路的相位噪声。
因此，有必要提供一种精准、稳定的锁相环电路。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种锁相环电路。本发明要解决的技术问题通过以下技术方案实现：
本申请提供了一种锁相环电路，包括：延时鉴相器、电流补偿电路、电荷泵电路、负载电容、低通滤波器、压控振荡器和分频电路，延时鉴相器设置有参考信号输入端和连接至分频电路的反馈信号输入端；
电流补偿电路和电荷泵电路并接于延时鉴相器和负载电容之间，负载电容、低通滤波器、压控振荡器、分频电路依次连接。
在一个实施例中，延时鉴相器中设置有可控延时单元，可控延时单元包括多个依次串联的延时单元，以及用于控制延时单元接通数量的多个控制开关。
在一个实施例中，延时鉴相器包括：
第一D触发器，其输入端接收参考信号，输出端连接第一开关；以及
第二D触发器，其输入端接收反馈信号，输出端连接第二开关；以及
与门电路，其输入端分别连接第一D触发器的输出端和第二D触发器输出端，与门电路的输出端经可控延时单元分别连接第一D触发器的复位端和第二D触发器的复位端。
在一个实施例中，延时单元由两个反相器组成。
与现有技术相比，本发明的有益效果：
本申请提供了一种锁相环电路，该电路在前级电路中加入延时电路模块，同时在对应后级加入了相应的电荷泵补偿的电路，人为预先加入输出误差，从而实现精确补偿、消除信号失配的目的。
进一步地，所述电路结构相较传统电荷泵锁相环结构，增加了由数字编码控制的延时单元和可调的电流补偿单元。该电路可通过控制可编程数字延时单元控制反馈回路信号响应时间，从而达到控制电荷泵开关复位时间，同时数字延时单元控制可调电流补偿单元的导通时间，达到电流补偿的作用。该电路使得电荷泵输出电流稳定，从而在环境条件变化、工艺偏差存在时，后级的压控振荡器能正常的工作，以提高电路的稳定性和相位噪声性能。
可以理解，在本发明范围内中，本发明的上述各技术特征和在下文(如实施方式和例子)中具体描述的各技术特征之间都可以互相组合，从而构成新的或优选的技术方案。限于篇幅，在此不再一一累述。
附图说明
图1为本发明实施方式中一种锁相环电路的电路图；
图2为本发明实施方式中一种延时控制器的电路图；
图3为本发明实施方式中一种可控延时单元的电路图；
图4为本发明实施方式中一种电荷泵和电流补偿电路的电路图；
图5为本发明实施方式中一种延时单元的电路图。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
为使本发明的目的、技术方案和优点更加清楚，下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
本申请的第一实施方式涉及一种锁相环电路。如图1所示，该电路包括：延时鉴相器、电流补偿电路、电荷泵电路、负载电容、低通滤波器、压控振荡器和分频电路，延时鉴相器设置有参考信号输入端和连接至分频电路的反馈信号输入端；
电流补偿电路和电荷泵电路并接于延时鉴相器和负载电容之间，负载电容、低通滤波器、压控振荡器、分频电路依次串联。
延时鉴相器中设置有可控延时单元，所述可控延时单元包括多个依次串联的延时单元，以及用于控制所述延时单元接通数量的多个控制开关。
电路工作时，延时鉴相器通过可控延时单元在电路通路中加入延时，以放大P型晶体管和N型晶体管产生的电流误差，电荷泵电流补偿电路与电荷泵电路产生两个方向相反的误差电流，这两个误差电流注入负载电容时抵消电流误差。
在一个实施例中，一种延时鉴相器如图2所示，该延时鉴相器包括：
第一D触发器，其输入端A接收参考信号，输出端Q1连接第一开关，以控制第一开关的开关状态；以及
第二D触发器，其输入端B接收反馈信号，输出端Q2连接第二开关，以控制第二开关的开关状态；以及
与门电路，其输入端分别连接第一D触发器的输出端Q1和第二D触发器输出端Q2，输出端经可控延时单元分别连接第一D触发器的复位端和第二D触发器的复位端。
电路工作时，在Q1和Q2两个输出端产生高或者低的信号，如果反馈信号相比于参考信号超前，则打开下拉开关，关闭上拉开关，使负载电容CL流出电流，使VCTRL电压降低。反之则打开上拉卡关，关闭下拉开关，为负载电容CL注入电流，使VCTRL电压升高。当Q1和Q2输出都为高时，认为二者相位对齐，使上拉开关和下拉开关都关闭，使VCTRL电压保持。复位信号经过可控延时单元使两个D触发器复位，复位信号发生后，电荷泵上拉下拉开关同时打开，这时电流源不在向负载电容CL中注入电流，使VCTRL电压保持，此时锁相环锁定。
此外，由于鉴相器模块中加入了延时控制电路，当鉴相器中输入参考信号A和分频器反馈信号B对齐后，Q1和Q2同时为高，此时鉴相器本应该产生复位信号使电荷泵上拉下拉开关同时打开，保持负载电容CL中电荷稳定。但可控延时单元会使延迟信号延迟发挥作用，这时鉴相器不会立即复位，而会在延时时间内，使上拉和下拉两个开关同时闭合，这时由于P型晶体管和N型晶体管对于温度的敏感程度不同，电荷泵会产生失配电流，同时，延时信号会控制电荷泵电流补偿电路产生与电荷泵失配电流相同的电流并与之合并，达到电荷泵输出电流很好线性度的目的，从而减小整个锁相环***的相位噪声。
在一个实施例中，一种可控延时单元如图3所示，可控延时单元可控延时单元包括多个依次串联的延时单元D1～Dn，以及用于控制所述延时单元接通数量的多个控制开关。优选地，延时单元如图5所示，该延时单元由两个反相器构成，信号通过延时单元之后会翻转两次，翻转后的信号形状和之前一致，但滞后一个延时时间。
当开关S1闭合，其他开关打开时，所有延时单元都短路，回路无延时；
当开关S2闭合，其他开关打开时，只有1个延时单元Dn工作，回路有一个延时；
当开关Sn闭合，其他开关打开时，n-1个延时单元工作，回路有n-1个延时。
在一个实施例中，电荷泵和电流补偿电路如图4所示，正相误差电流与反向误差电流在流经负载电容时进行抵消，从而得到准确的输出电流。
电荷泵电路包括前级鉴频鉴相电路输出电压信号控制的开关和两组电流源，可实现将前级鉴频鉴相电路输出电压信号转换成电流信号的功能。后级电流补偿电路包括数字信号控制的若干与电荷泵电流源对称的上拉和下拉电流源，通过前级可控延时电路中选择的延时时间，加入相应时间的补偿电流，从而达到控制电荷泵输出级电流的高线性度。
本发明所提出的电荷泵输出电流稳定电路可应用于任何电荷泵锁相环电路中，对本专利提出的结构进行简易变化，如替换延时单元，替换上拉下拉电流源模块，变异延时控制编码方式，皆认为在本专利权利保护范围之内。
需要说明的是，在本申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (4)
1.一种锁相环电路，其特征在于，包括：延时鉴相器、电流补偿电路、电荷泵电路、负载电容、低通滤波器、压控振荡器和分频电路，所述延时鉴相器设置有参考信号输入端和连接至所述分频电路的反馈信号输入端；
所述电流补偿电路和所述电荷泵电路并接于所述延时鉴相器和所述负载电容之间，所述负载电容、所述低通滤波器、所述压控振荡器、所述分频电路依次连接。
2.根据权利要求1所述的锁相环电路，其特征在于，所述延时鉴相器中设置有可控延时单元，所述可控延时单元包括多个依次串联的延时单元，以及用于控制所述延时单元接通数量的多个控制开关。
3.根据权利要求1所述的锁相环电路，其特征在于，所述延时鉴相器包括：
第一D触发器，其输入端接收参考信号，输出端连接第一开关；以及
第二D触发器，其输入端接收反馈信号，输出端连接第二开关；以及
与门电路，其输入端分别连接所述第一D触发器的输出端和所述第二D触发器输出端，所述与门电路的输出端经所述可控延时单元分别连接所述第一D触发器的复位端和所述第二D触发器的复位端。
4.根据权利要求2所述的锁相环电路，其特征在于，所述延时单元由两个反相器组成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810723325.0A CN108988854B (zh) | 2018-07-04 | 2018-07-04 | 锁相环电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810723325.0A CN108988854B (zh) | 2018-07-04 | 2018-07-04 | 锁相环电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108988854A true CN108988854A (zh) | 2018-12-11 |
| CN108988854B CN108988854B (zh) | 2020-11-17 |
Family
ID=64536110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810723325.0A Active CN108988854B (zh) | 2018-07-04 | 2018-07-04 | 锁相环电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108988854B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021000751A1 (zh) * | 2019-07-02 | 2021-01-07 | 中兴通讯股份有限公司 | 锁相环电路及其设置方法、通信设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101667830A (zh) * | 2009-06-25 | 2010-03-10 | 中国科学院微电子研究所 | 锁相环频率综合器 |
| CN101931401A (zh) * | 2009-06-24 | 2010-12-29 | 中国科学院微电子研究所 | 应用于锁相环的鉴相鉴频器和电荷泵组合电路结构 |
| CN102457269A (zh) * | 2010-10-27 | 2012-05-16 | 深圳艾科创新微电子有限公司 | 一种鉴频鉴相电路及其应用于锁相环的方法 |
| CN103929174A (zh) * | 2013-01-15 | 2014-07-16 | 中芯国际集成电路制造(上海)有限公司 | 一种锁相环电路 |
| CN106788405A (zh) * | 2016-11-30 | 2017-05-31 | 上海华力微电子有限公司 | 带电容漏电补偿的电荷泵电路及锁相环电路 |
| CN108173545A (zh) * | 2018-01-17 | 2018-06-15 | 上海交通大学 | 锁相环电路、多锁相环***及其输出相位同步方法 |
-
2018
- 2018-07-04 CN CN201810723325.0A patent/CN108988854B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101931401A (zh) * | 2009-06-24 | 2010-12-29 | 中国科学院微电子研究所 | 应用于锁相环的鉴相鉴频器和电荷泵组合电路结构 |
| CN101667830A (zh) * | 2009-06-25 | 2010-03-10 | 中国科学院微电子研究所 | 锁相环频率综合器 |
| CN102457269A (zh) * | 2010-10-27 | 2012-05-16 | 深圳艾科创新微电子有限公司 | 一种鉴频鉴相电路及其应用于锁相环的方法 |
| CN103929174A (zh) * | 2013-01-15 | 2014-07-16 | 中芯国际集成电路制造(上海)有限公司 | 一种锁相环电路 |
| CN106788405A (zh) * | 2016-11-30 | 2017-05-31 | 上海华力微电子有限公司 | 带电容漏电补偿的电荷泵电路及锁相环电路 |
| CN108173545A (zh) * | 2018-01-17 | 2018-06-15 | 上海交通大学 | 锁相环电路、多锁相环***及其输出相位同步方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021000751A1 (zh) * | 2019-07-02 | 2021-01-07 | 中兴通讯股份有限公司 | 锁相环电路及其设置方法、通信设备 |
| US11750200B2 (en) | 2019-07-02 | 2023-09-05 | Zte Corporation | Phase-locked loop circuit, configuration method therefor, and communication apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108988854B (zh) | 2020-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7330058B2 (en) | Clock and data recovery circuit and method thereof | |
| Cheng et al. | Design and analysis of an ultrahigh-speed glitch-free fully differential charge pump with minimum output current variation and accurate matching | |
| CN104539285A (zh) | 数据时钟恢复电路 | |
| CN105071799A (zh) | 一种采用新型错误锁定检测电路的延迟锁相环 | |
| Charles et al. | A calibrated phase/frequency detector for reference spur reduction in charge-pump PLLs | |
| Choi et al. | A burst-mode digital receiver with programmable input jitter filtering for energy proportional links | |
| CN101414784A (zh) | 电荷泵 | |
| CN116633348A (zh) | 一种可调死区的亚采样锁相环结构 | |
| CN101610082B (zh) | 应用于锁相环中的源极开关型电荷泵 | |
| CN208986918U (zh) | 一种延迟锁相环、时钟***和通信设备 | |
| CN101931401B (zh) | 应用于锁相环的鉴相鉴频器和电荷泵组合电路结构 | |
| CN101420217A (zh) | 延时器 | |
| US20170179964A1 (en) | Continuous coarse-tuned phase locked loop | |
| CN107809240A (zh) | 用于锁相环电路的环路滤波器及锁相环电路 | |
| CN108988854A (zh) | 锁相环电路 | |
| CN108988853B (zh) | 数字辅助锁定电路 | |
| Anand et al. | A 2.75 Gb/s CMOS clock recovery circuit with broad capture range | |
| US20140145768A1 (en) | Correcting for offset-errors in a pll/dll | |
| CN106301360B (zh) | 鉴频鉴相器、电荷泵和锁相环电路 | |
| CN101826868B (zh) | 含无死区鉴频器的电荷泵型锁相环电路 | |
| CN102075085B (zh) | 一种用于锁相环的自跟踪电流型电荷泵 | |
| CN102055443A (zh) | 一种占空比检测电路 | |
| TWI715462B (zh) | 時脈資料回復裝置與時脈資料回復方法 | |
| CN101098140A (zh) | 快速锁定的鉴频鉴相器 | |
| CN203289408U (zh) | 一种锁相环电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |