CN108987480A - 双栅薄膜晶体管及其制备方法、显示面板及其制备方法 - Google Patents

双栅薄膜晶体管及其制备方法、显示面板及其制备方法 Download PDF

Info

Publication number
CN108987480A
CN108987480A CN201710407375.3A CN201710407375A CN108987480A CN 108987480 A CN108987480 A CN 108987480A CN 201710407375 A CN201710407375 A CN 201710407375A CN 108987480 A CN108987480 A CN 108987480A
Authority
CN
China
Prior art keywords
layer
electrode
gate
substrate
gate insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710407375.3A
Other languages
English (en)
Other versions
CN108987480B (zh
Inventor
胡锐钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EverDisplay Optronics Shanghai Co Ltd
Original Assignee
EverDisplay Optronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EverDisplay Optronics Shanghai Co Ltd filed Critical EverDisplay Optronics Shanghai Co Ltd
Priority to CN201710407375.3A priority Critical patent/CN108987480B/zh
Publication of CN108987480A publication Critical patent/CN108987480A/zh
Application granted granted Critical
Publication of CN108987480B publication Critical patent/CN108987480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例公开了一种双栅薄膜晶体管及其制备方法、显示面板及其制备方法，其中，所述双栅薄膜晶体管包括基板，位于基板上的第一栅电极，位于第一栅电极上的第一栅绝缘层，位于第一栅绝缘层上的有源层，位于有源层上的第二栅绝缘层，位于第二栅绝缘层上的第二栅电极，位于第二栅电极上的层间绝缘层，位于层间绝缘层上的源电极和漏电极，源电极和漏电极通过层间绝缘层和第二栅绝缘层上的开口与有源层电连接。采用上述技术方案，通过向第一栅电极输入偏压信号，调节薄膜晶体管的阈值电压，避免阈值电压出现偏正或者偏负的情况。

Description

双栅薄膜晶体管及其制备方法、显示面板及其制备方法
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种双栅薄膜晶体管及其制备方法、显示面板及其制备方法。
背景技术
有机发光二级管(Organic Light-Emitting Diode，OLED)具有体积小、结构简单、自主发光、亮度高、画质好、可视角度大、功耗低以及响应时间短等优点，因而引起广泛关注，极可能成为取代液晶的下一代显示技术。
现有技术中，通常采用两个晶体管T1和T2，一个电容C的2T1C的像素驱动电路用来驱动OLED，如图1所示。但是，由于晶体管T2的阈值电压会随着工作时间而漂移，造成T2的阈值电压偏负或者偏正；并且由于制程、材料特性或其他原因也有可能导致T2的阈值电压偏负或者偏正(不在0V附近)，会增加电容C的充电功耗，并且导致OLED的发光不稳定。
发明内容
有鉴于此，本发明实施例提供一种双栅薄膜晶体管及其制备方法、显示面板及其制备方法，以解决现有OLED显示技术中因阈值电压偏正或者偏负，增加电容充电功耗的技术问题。
第一方面，本发明实施例提供了一种双栅薄膜晶体管，包括：
基板；
位于所述基板上的第一栅电极；
位于所述第一栅电极上的第一栅绝缘层，所述第一栅绝缘层覆盖所述第一栅电极和所述基板；
位于所述第一栅绝缘层上的有源层，所述有源层在所述基板上的垂直投影与所述第一栅电极在所述基板上的垂直投影存在重叠区域；
位于所述有源层上的第二栅绝缘层，所述第二栅绝缘层覆盖所述有源层和所述第一栅绝缘层；
位于所述第二栅绝缘层上的第二栅电极，所述第二栅电极在所述基板上的垂直投影与所述有源层在所述基板上的垂直投影存在重叠区域；
位于所述第二栅电极上的层间绝缘层，所述层间绝缘层覆盖所述第二栅电极和所述第二栅绝缘层；
位于所述层间绝缘层上的源电极和漏电极，所述源电极和所述漏电极通过所述层间绝缘层和所述第二栅绝缘层上的开口与所述有源层电连接。
第二方面，本发明实施例还提供了一种显示面板，包括上述第一方面所述的双栅薄膜晶体管，还包括：
电容结构，所述电容结构包括位于所述基板上的第一电极和位于所述第二栅绝缘层上的第二电极，所述第一电极在所述基板上的垂直投影与所述第二电极在所述基板上的垂直投影存在重叠区域，其中，所述电容结构的第一电极与所述第一栅电极同层设置，所述电容结构的第二电极与所述第二栅电极同层设置。
第三方面，本发明实施例还提供了一种双栅薄膜晶体管的制备方法，包括：
提供一基板，并在所述基板上制备第一栅电极；
在所述第一栅电极上制备第一栅绝缘层，所述第一栅绝缘层覆盖所述第一栅电极和所述基板；
在所述第一栅绝缘层上制备有源层，所述有源层在所述基板上的垂直投影与所述第一栅电极在所述基板上的垂直投影存在重叠区域；
在所述有源层上制备第二栅绝缘层，所述第二栅绝缘层覆盖所述有源层和所述第一栅绝缘层；
在所述第二栅绝缘层上制备第二栅电极，所述第二栅电极在所述基板上的垂直投影与所述有源层在所述基板上的垂直投影存在重叠区域；
在所述第二栅电极上制备层间绝缘层，所述层间绝缘层覆盖所述第二栅电极和所述第二栅绝缘层；
在所述层间绝缘层上制备源电极和漏电极，所述源电极和所述漏电极通过所述层间绝缘层和所述第二栅绝缘层上的开口与所述有源层电连接。
第四方面，本发明实施例还提供了一种显示面板的制备方法，包括：
提供一基板，并在所述基板上制备双栅薄膜晶体管的第一栅电极和电容结构的第一电极，所述第一栅电极与所述第一电极同一道工序形成；
在所述第一栅电极和所述第一电极上制备第一栅绝缘层，所述第一栅绝缘层覆盖所述第一栅电极、第一电极和所述基板；
在所述第一栅绝缘层上制备所述双栅薄膜晶体管的有源层，所述有源层在所述基板上的垂直投影与所述第一栅电极在所述基板上的垂直投影存在重叠区域；
在所述有源层上制备第二栅绝缘层，所述第二栅绝缘层覆盖所述有源层和所述第一栅绝缘层；
在所述第二栅绝缘层上制备所述双栅薄膜晶体管的第二栅电极和所述电容结构的第二电极，所述第二栅电极与所述第二电极同一道工序形成，所述第二栅电极在所述基板上的垂直投影与所述有源层在所述基板上的垂直投影存在重叠区域；
在所述第二栅电极和所述第二电极上制备层间绝缘层，所述层间绝缘层覆盖所述第二栅电极、第二电极和所述第二栅绝缘层；
在所述层间绝缘层上制备源电极和漏电极，所述源电极和所述漏电极通过所述层间绝缘层和所述第二栅绝缘层上的开口与所述有源层电连接。
本发明实施例提供的双栅薄膜晶体管及其制备方法、显示面板及其制备方法，双栅薄膜晶体管包括第一栅电极、第二栅电极、有源层、源电极和漏电极，通过向第一栅电极输入偏压信号，调节薄膜晶体管的阈值电压，避免阈值电压出现偏正或者偏负的情况，保证阈值电压更接近0V，降低电容的充电功耗，保证OLED正常发光。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是一种OLED的驱动电路图；
图2是发明实施例提供的一种双栅薄膜晶体管的结构示意图；
图3是本发明实施例提供的另一种双栅薄膜晶体管的结构示意图；
图4是本发明实施例提供的一种显示面板的结构示意图；
图5是本发明实施例提供的另一种显示面板的结构示意图；
图6是本发明实施例提供的一种双栅薄膜晶体管的制备方法的流程示意图；
图7是本发明实施例提供的一种显示面板的制备方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
图2是发明实施例提供的一种双栅薄膜晶体管的结构示意图，请参考图2，本发明实施例提供的双栅薄膜晶体管可以包括：
基板101；
位于基板101上的第一栅电极102；
位于第一栅电极102上的第一栅绝缘层103，第一栅绝缘层103覆盖第一栅电极102和基板101；
位于第一栅绝缘层103上的有源层104，有源层104在基板101上的垂直投影与第一栅电极102在基板101上的垂直投影；
位于有源层104上的第二栅绝缘层105，第二栅绝缘层105覆盖有源层104和第一栅绝缘层103；
位于第二栅绝缘层105上的第二栅电极106，第二栅电极106在基板101上的垂直投影与有源层104在基板101上的垂直投影存在重叠区域；
位于第二栅电极106上的层间绝缘层107，层间绝缘层107覆盖第二栅电极106和第二栅绝缘层105；
位于层间绝缘层107上的源电极108和漏电极109，源电极108和漏电极109通过层间绝缘层107和第二栅绝缘层105上的开口与有源层104电连接。
示例性的，基板101可以为柔性基板，其材料可以包括聚酰亚胺、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚芳酯以及聚醚砜中的至少一种；基板101还可以为刚性基板，具体可以为玻璃基板或者其他刚性基板。本发明实施例不对基板的种类以及材料进行限定。
第一栅电极102位于基板101上，第一栅电极102的材料可以包括Au、Ag、Cu、Ni、Pt、Pd、Al、Mo、W和Ti中的至少一种，或者可以利用诸如Al-Nd合金和Mo-W合金等的金属合金形成，但不限于此。事实上，第一栅电极102可以在考虑诸如与相邻层的粘附性、平坦化、电阻或可形成性等性质或特性的情况下，利用各种材料形成，本发明实施例对第一栅电极102的材料不进行限定。
第一栅绝缘层103位于第一栅电极102上远离基板101的一侧，第一栅绝缘层103覆盖第一栅电极102和基板101。可选的，第一栅绝缘层103的材料可以为氧化硅、氮化硅、氧化铝或者氧化铪等无机绝缘材料中的至少一种，例如，第一栅绝缘层103可以为由氮化硅构成的单层结构、由氧化硅构成的单层结构、还可以为由氮化硅层、氧化硅层、氧化铝或者氧化铪等构成的多层结构。
有源层104位于第一栅绝缘层103上远离第一栅电极102的一侧，有源层104在基板101上的垂直投影与第一栅电极102在基板101上的垂直投影。可选的，有源层104的材料可以为单晶硅、多晶硅和氧化物半导体材料中的至少一种，所述氧化物半导体材料可以包括ZnO、SnO2、In2O3、Zn2SnO4、Ga2O3和/或HfO2中的至少一种。而且，有源层104可以利用透明氧化物半导体形成。例如，透明氧化物半导体可以包括氧化锌、氧化锡、氧化镓铟锌、氧化铟锌和/或氧化铟锡，但不限于此。
第二栅绝缘层105位于有源层104上远离第一栅绝缘层103的一侧，第二栅绝缘层105覆盖有源层104和第一栅绝缘层103。可选的，第二栅绝缘层105的材料可以和第一栅绝缘层103的材料相同，例如，可以为氧化硅或者氮化硅。
第二栅电极106位于第二栅绝缘层105上远离有源层104的一侧，第二栅电极106在基板101上的垂直投影与有源层104在基板101上的垂直投影存在重叠区域。可选的，第二栅电极106的材料可以和第一栅电极102的材料相同，例如包括Au、Ag、Cu、Ni、Pt、Pd、Al、Mo、W和Ti中的至少一种，或者可以利用诸如Al-Nd合金和Mo-W合金等的金属合金形成。
层间绝缘层107位于第二栅电极106上远离第二栅绝缘层105的一侧，层间绝缘层107覆盖第二栅电极106和第二栅绝缘层105。可选的，层间绝缘层的材料可以利用包括氧化硅或氮化硅的绝缘材料形成，或者可以利用绝缘有机材料形成。
源电极108和漏电极109位于层间绝缘层107上远离第二栅电极106的一侧，源电极108和漏电极109通过层间绝缘层107和第二栅绝缘层105上的开口与有源层104电连接。可选的，源电极108还与数据线电连接(图中未示出)。可选的，源电极108和漏电极109的材料可以为导电材料，例如可以为Cr、Pt、Ru、Au、Ag、Mo、Al、W、Cu和/或AlNd的金属，或包括ITO、GIZO、GZO、IZO(InZnO)或AZO(AlZnO)的金属或导电氧化物。
可选的，当上述双栅薄膜晶体管工作时，通过向第一栅电极102输入偏压信号，调节薄膜晶体管的阈值电压，避免阈值电压出现偏正或者偏负的情况，保证阈值电压更接近0V。例如，当薄膜晶体管具有负值的阈值电压时，通过向第一栅电极102输入负的偏压，使阈值电压往正方向移动，保证阈值电压更接近0V；或者，当薄膜晶体管具有正值的阈值电压时，通过向第一栅电极102输入正的偏压，使阈值电压往负方向移动，保证阈值电压更接近0V。
综上，本发明实施例提供的双栅薄膜晶体管，双栅薄膜晶体管包括第一栅电极、第二栅电极、有源层、源电极和漏电极，通过向第一栅电极输入偏压信号，调节薄膜晶体管的阈值电压，避免阈值电压出现偏正或者偏负的情况，保证阈值电压更接近0V，降低电容的充电功耗，保证OLED正常发光。与现有结构中将显示面板中的阴极电极作为双栅薄膜晶体管的顶栅电极的结构相比，本发明实施例提供的双栅薄膜晶体管的结构简单，在形成第二栅电极(顶栅电极)时无需形成开口，制备工艺简单，同时保证显示面板的开口率较大。
请参考图3，图3是本发明实施例提供的另一种双栅薄膜晶体管的结构示意图，具体的，图3所述的双栅薄膜晶体管在图2所示的双栅薄膜晶体管的基础上增加了缓冲层，如图3所示，双栅薄膜晶体管可以包括：
基板101；
位于基板101上的缓冲层110；
位于缓冲层110上的第一栅电极102；
位于第一栅电极102上的第一栅绝缘层103，第一栅绝缘层103覆盖第一栅电极102和基板101；
位于第一栅绝缘层103上的有源层104，有源层104在基板101上的垂直投影与第一栅电极102在基板101上的垂直投影存在重叠区域；
位于有源层104上的第二栅绝缘层105，第二栅绝缘层105覆盖有源层104和第一栅绝缘层103；
位于第二栅绝缘层105上的第二栅电极106，第二栅电极106在基板101上的垂直投影与有源层104在基板101上的垂直投影存在重叠区域；
位于第二栅电极106上的层间绝缘层107，层间绝缘层107覆盖第二栅电极106和第二栅绝缘层105；
位于层间绝缘层107上的源电极108和漏电极109，源电极108和漏电极109通过层间绝缘层107和第二栅绝缘层105上的开口与有源层104电连接。
示例性的，缓冲层110位于基板101上，其材料可以包括氧化硅和/或氮化硅。通过在基板101上形成缓冲层110，可以防止或降低基板101的杂质渗入布置在基板101上方的膜层结构中，即防止或降低基板101的杂质渗入布置在基板101上方的第一栅电极102中。
请参考图4，图4是本发明实施例提供的一种显示面板的结构示意图，具体的，图4所示的显示面板在图2所示的双栅薄膜晶体管的基础上增加了电容结构，如图4所示，显示面板可以包括：
基板101；
位于基板101上的第一栅电极102和电容结构20的第一电极201，第一栅电极102与第一电极201同层设置；
位于第一栅电极102和第一电极201上的第一栅绝缘层103，第一栅绝缘层103覆盖第一栅电极102、第一电极201和基板101；
位于第一栅绝缘层103上的有源层104，有源层104在基板101上的垂直投影与第一栅电极102在基板101上的垂直投影存在重叠区域；
位于有源层104上的第二栅绝缘层105，第二栅绝缘层105覆盖有源层104和第一栅绝缘层103；
位于第二栅绝缘层105上的第二栅电极106和电容结构20的第二电极202，第二栅电极106和第二电极202同层设置，第二栅电极106在基板101上的垂直投影与有源层104在基板101上的垂直投影存在重叠区域，第一电极201在基板101上的垂直投影与第二电极202在基板101上的垂直投影存在重叠区域；
位于第二栅电极106和第二电极202上的层间绝缘层107，层间绝缘层107覆盖第二栅电极106、第二电极202和第二栅绝缘层105；
位于层间绝缘层107上的源电极108和漏电极109，源电极108和漏电极109通过层间绝缘层107和第二栅绝缘层105上的开口与有源层104电连接。
示例性的，电容结构20的第一电极201在基板101上的垂直投影和第二电极202在基板101上的垂直投影存在重叠区域，第一电极201和第二电极202的材料相同，可以均为导电材料，例如可以为Cr、Pt、Ru、Au、Ag、Mo、Al、W、Cu和/或AlNd的金属，或包括ITO、GIZO、GZO、IZO(InZnO)或AZO(AlZnO)的金属或导电氧化物。可选的，第一栅电极102与电容结构20的第一电极201同时设置，在制备过程中可以同时制备；第二栅电极106与电容结构20的第二电极202同层设置，在制备过程中可以同时制备。
综上，本发明实施例提供的显示面板，包括本发明任意实施例所述的双栅薄膜晶体管，还包括电容结构，电容结构的第一电极与双栅薄膜晶体管的第一电极同层设置，电容结构的第二电极与双栅薄膜晶体管的第二电极同层设置，不仅可以调节薄膜晶体管的阈值电压，避免阈值电压出现偏正或者偏负的情况，保证阈值电压更接近0V，降低电容的充电功耗，保证OLED正常发光；并且显示面板结构简单。
请参考图5，图5是本发明实施例提供的另一种显示面板的结构示意图，具体的，图5所示的显示面板在图4所示的显示面板的基础上增加了显示功能层，如图5所示，显示面板可以包括：
基板101；
位于基板101上的第一栅电极102和电容结构20的第一电极201，第一栅电极102与第一电极201同层设置；
位于第一栅电极102和第一电极201上的第一栅绝缘层103，第一栅绝缘层103覆盖第一栅电极102、第一电极201和基板101；
位于第一栅绝缘层103上的有源层104，有源层104在基板101上的垂直投影与第一栅电极102在基板101上的垂直投影存在重叠区域；
位于有源层104上的第二栅绝缘层105，第二栅绝缘层105覆盖有源层104和第一栅绝缘层103；
位于第二栅绝缘层105上的第二栅电极106和电容结构20的第二电极202，第二栅电极106和第二电极202同层设置，第二栅电极106在基板101上的垂直投影与有源层104在基板101上的垂直投影存在重叠区域，第一电极201在基板101上的垂直投影与第二电极202在基板101上的垂直投影存在重叠区域；
位于第二栅电极106和第二电极202上的层间绝缘层107，层间绝缘层107覆盖第二栅电极106、第二电极202和第二栅绝缘层105；
位于层间绝缘层107上的源电极108和漏电极109，源电极108和漏电极109通过层间绝缘层107和第二栅绝缘层105上的开口与有源层104电连接；
位于源电极108以及漏电极109上的钝化层111，钝化层111覆盖源电极108和漏电极109；
位于钝化层111上的平坦化层112；
位于平坦化112上的阳极电极层113，阳极电极层113通过平坦化层112和钝化层111上的开口与漏电极109电连接；
位于阳极电极层113上的像素定义层114；
位于像素定义层114上的支撑层115；
位于阳极电极113上且位于相邻两个像素定义层114之间的有机发光层116；
位于有机发光层116和像素定义层114上的阴极电极层117。
示例性的，钝化层111位于源电极108以及漏电极109上远离层间绝缘层107的一侧，钝化层111覆盖源电极108和漏电极109，钝化层111用于保护位于其下面或下方的双栅薄膜晶体管。可选的，钝化层111的材料可以为氧化硅或者氮化硅。
平坦化层112位于钝化层111上远离源电极108或者漏电极109的一侧，平坦化层112用于保护并平坦化在其下面或下方的钝化层111。平坦化层112可以通过利用各种方法之一形成，并且可以利用包括苯并环丁烯或丙烯酸的有机材料或者包括氮化硅的无机材料形成，而且，平坦化层112可以形成为单层、双层或多层。
阳极电极层113位于平坦化层112上远离钝化层111的一侧，阳极电极层113通过平坦化层112和钝化层111上的开口与漏电极109电连接。可选的，阳极电极层113的材料可以为Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li以及Ca中的至少一种。
像素定义层114位于阳极电极层113上远离平坦化层112的一侧，像素定义层114可以防止或降低像素间的颜色混合。可选的，像素定义层114的材料可以包括聚酰亚胺、聚酰胺、丙烯酸树脂、并环丁烯和酚醛树脂等有机绝缘材料中的至少一种；像素定义层114还可以包括SiO2、SiNx、Al2O3、CuOx、Tb4O7、Y2O3、Nb2O5和Pr2O3等无机绝缘材料中的至少一种；而且，像素定义层114还可以具有有机绝缘材料和无机绝缘材料交替形成的多层结构。
支撑层115位于像素定义层114上远离阳极电极层113的一侧，支撑层115用于支撑位于其上面或者上方的膜层。可选的，支撑层115的材料可以和像素定义层114的材料相同，例如可以包括聚酰亚胺、聚酰胺、丙烯酸树脂、并环丁烯和酚醛树脂等有机绝缘材料中的至少一种；还可以包括SiO2、SiNx、Al2O3、CuOx、Tb4O7、Y2O3、Nb2O5和Pr2O3等无机绝缘材料中的至少一种。
有机发光层116位于阳极电极113上且位于相邻两个像素定义层114之间，有机发光层116可以包括依序堆叠的空穴注入层、空穴传输层、发射层、电子传输层和电子注入层。可选的，有机发光层116可以利用低分子或高分子有机材料形成。
阴极电极层117位于有机发光层116和像素定义层114上远离阳极电极113的一侧，阳极电极层117的材料可以为Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li以及Ca中的至少一种。
综上，本发明实施例提供的显示面板，包括双栅薄膜晶体管，以及电容结构以及位于双栅薄膜晶体管和电容结构上方的各种显示功能层，双栅薄膜晶体管的一个栅电极与源电极和漏电极共同作为电路的开光元件，双栅薄膜晶体管的另一个栅电极通过被施加偏压，调节薄膜晶体管的阈值电压，避免阈值电压出现偏正或者偏负的情况，保证阈值电压更接近0V，降低电容的充电功耗，保证OLED正常发光。阳极电极层作为一个单独的电极，位于整个显示面板的最上层，与现有技术中将阳极电极层复用为双栅薄膜晶体管的一个栅电极的方案相比，本发明实施例提供的显示面板可以保证显示面板的成像质量，避免将阳极电极层复用为栅极电极施加偏压可能对显示造成干扰的情况，并且无需在像素定义层等膜层结构中开口，节省制备开口等工艺流程，工艺方法简单，且阳极电极层作为一个单独的电极，还可以保证显示面板较大的开口率。
请参考图6，图6是本发明实施例提供的一种双栅薄膜晶体管的制备方法的流程示意图，如图6所示，双栅薄膜晶体管的制备方法可以包括：
S110、提供一基板，并在所述基板上制备第一栅电极。
示例性的，在基板上制备第一栅电极可以是在基板上沉积一层第一栅电极材料，并对整层的栅电极材料进行图案化处理，得到第一栅电极。
S120、在所述第一栅电极上制备第一栅绝缘层，所述第一栅绝缘层覆盖所述第一栅电极和所述基板。
在第一栅电极上制备第一栅绝缘层，可以是在第一栅电极上沉积栅绝缘层材料，得到第一栅绝缘层，第一栅绝缘层覆盖第一栅电极和基板。
S130、在所述第一栅绝缘层上制备有源层，所述有源层在所述基板上的垂直投影与所述第一栅电极在所述基板上的垂直投影存在重叠区域。
在第一栅绝缘层上制备有源层，可以是在第一栅绝缘层上沉积有源层材料，并对有源层材料进行图案化处理，得到有源层，有源层与第一栅电极对应。可选的，所述有源层的材料可以为单晶硅、多晶硅和氧化物半导体材料中的至少一种。可选的，所述多晶硅可以通过低压化学气象沉积(Low Pressure Chemical Vapor Deposition，LPCVD)的方法或者通过激光熔融技术将非晶硅转化成多晶硅的方法得到。
S140、在所述有源层上制备第二栅绝缘层，所述第二栅绝缘层覆盖所述有源层和所述第一栅绝缘层。
在有源层上制备第二栅绝缘层，可以是在有源层上沉积栅绝缘层材料，得到第二栅绝缘层，第二栅绝缘层覆盖有源层和第一栅绝缘层。
S150、在所述第二栅绝缘层上制备第二栅电极，所述第二栅电极在所述基板上的垂直投影与所述有源层在所述基板上的垂直投影存在重叠区域。
在第二栅绝缘层上制备第二栅电极可以是在第二栅绝缘层上沉积一层栅电极材料，并对整层的栅电极材料进行图案化处理，得到第二栅电极，第二栅电极在基板上的垂直投影与有源层在基板上的垂直投影存在重叠区域。
S160、在所述第二栅电极上制备层间绝缘层，所述层间绝缘层覆盖所述第二栅电极和所述第二栅绝缘层。
在第二栅电极上制备层间绝缘层，可以是在第二栅电极上沉积绝缘层材料，得到层间绝缘层，层间绝缘层覆盖第二栅电极和第二栅绝缘层。
S170、在所述层间绝缘层上制备源电极和漏电极，所述源电极和所述漏电极通过所述层间绝缘层和所述第二栅绝缘层上的开口与所述有源层电连接。
制备得到层间绝缘层之后，在对应源电极和漏电极的位置，对层间绝缘层和第二栅绝缘层进行开口处理，之后，在层间绝缘层上制备源电极和漏电极，源电极和漏电极通过层间绝缘层和第二栅绝缘层上的开口与有源层电连接。可选的，当有源层的材料为单晶硅或者多晶硅材料时，在有源层上制备第二栅绝缘层之前可以对有源层的接触区进行离子注入，以减少源电极。漏电极和有源层的接触电阻。
可选的，所述双栅薄膜晶体管的制备方法，在基板上制备第一栅电极之前，还可以包括：
在基板上制备缓冲层。
示例性的，在基板上制备缓冲层可以通过在基板上沉积缓冲层材料的方法制备缓冲层，所述缓冲层的材料可以包括氧化硅和/或氮化硅。
综上，本发明实施例提供的双栅薄膜晶体管的制备方法，通过分别制备第一栅电极、第二栅电极、有源层、源电极和漏电极，第二栅电极与源电极和漏电极共同作为电路的开光元件，第一栅电极通过被施加偏压，调节薄膜晶体管的阈值电压，避免阈值电压出现偏正或者偏负的情况，保证阈值电压更接近0V，降低电容的充电功耗，保证OLED正常发光；并且上述双栅薄膜晶体管的制备方法工艺简单。
请参考图7，图7是本发明实施例提供的一种显示面板的制备方法的流程示意图，图7所示的，显示面板的制备方法可以包括：
S210、提供一基板，并在所述基板上制备双栅薄膜晶体管的第一栅电极和电容结构的第一电极，所述第一栅电极与所述第一电极同一道工序形成。
示例性的，双栅薄膜晶体管的第一栅电极和电容结构的第一电极的材料可以相同，并且可以在一道工序中形成，具体可以是在基板上沉积整层的栅电极材料，通过图案化处理后得到第一栅电极和电容结构的第一电极。
S220、在所述第一栅电极和所述第一电极上制备第一栅绝缘层，所述第一栅绝缘层覆盖所述第一栅电极、第一电极和所述基板。
在第一栅电极和第一电极上沉积栅绝缘层材料，得到第一栅绝缘层，第一栅绝缘层覆盖第一栅电极、第一电极和基板。
S230、在所述第一栅绝缘层上制备所述双栅薄膜晶体管的有源层，所述有源层在所述基板上的垂直投影与所述第一栅电极在所述基板上的垂直投影存在重叠。
S240、在所述有源层上制备第二栅绝缘层，所述第二栅绝缘层覆盖所述有源层和所述第一栅绝缘层。
S250、在所述第二栅绝缘层上制备所述双栅薄膜晶体管的第二栅电极和所述电容结构的第二电极，所述第二栅电极与所述第二电极同一道工序形成，所述第二栅电极在所述基板上的垂直投影与所述有源层在所述基板上的垂直投影存在重叠区域，所述第一电极在所述基板上的垂直投影与所述第二电极在所述基板上的垂直投影存在重叠区域。
示例性的，在第二栅电极上制备双栅薄膜晶体管的第二栅电极和电容结构的第二电极，第二栅电极和第二电极的材料可以相同，并且可以在同一道工序形成，具体可以是在第二栅绝缘层上沉积整层的栅电极材料，通过图案化处理后得到第二栅电极和电容结构的第二电极，第二栅电极在基板上的垂直投影和有源层在基板上的垂直投影存在重叠区域，第一电极在基板上的垂直投影与第二电极在基板上的垂直投影存在重叠区域。
S260、在所述第二栅电极和所述第二电极上制备层间绝缘层，所述层间绝缘层覆盖所述第二栅电极、第二电极和所述第二栅绝缘层。
在第二栅电极和第二电极上沉积绝缘层材料，得到层间绝缘层，层间绝缘层覆盖第二栅电极、第二电极和第二栅绝缘层。
S270、在所述层间绝缘层上制备源电极和漏电极，所述源电极和所述漏电极通过所述层间绝缘层和所述第二栅绝缘层上的开口与所述有源层电连接。
综上，本发明实施例提供的显示面板的制备方法，双栅薄膜晶体的第一栅电极和电容结构的第一电极在同一道工序中形成，双栅薄膜晶体管的第二栅极和电容结构的第二电极在同一道工序中形成，制备工艺简单，无需额外掩模工序，节省显示面板的制备时间，提升显示面板的制备效率。
可选的，所述显示面板的制备方法还可以包括制备显示面板的其他膜层结构，例如各个显示功能层，如钝化层、平坦化层、阳极电极层、像素定义层、支撑层、有机发光层以及阴极电极层等。可选的，显示面板的制备方法还可以包括：
在源电极和漏电极上制备钝化层，钝化层覆盖源电极和漏电极；
在钝化层上制备平坦化层；
在平坦化层上制备阳极电极层，阳极电极层通过平坦化层和钝化层上的开口与所述漏电极电连接；
在阳极电极层上制备像素定义层；
在像素定义层上制备支撑层；
在阳极电极上，且相邻两个像素定义层之间制备有机发光层；
在机发光层和像素定义层上制备阴极电极层。
上述显示功能层的制备可以采用现有技术中的制备方法制备得到，这里不再赘述。
需要说明的是，本发明实施例提供的显示面板的制备方法，阴历电极层作为独立的显示膜层，不复用为双栅薄膜晶体管的顶栅电极，阴历电极层为完整的整层结构，与现有技术中将阴极电极层复用为顶栅电极的方法相比，无需通过在平坦化层等膜层结构上制备开口，减少了掩模工序，制备方法简单高效。并且，阴极电极层作未独立的显示膜层，可以保证显示面板的成像质量，并且保证显示面板较大的开口率。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种双栅薄膜晶体管，其特征在于，包括：
基板；
位于所述基板上的第一栅电极；
位于所述第一栅电极上的第一栅绝缘层，所述第一栅绝缘层覆盖所述第一栅电极和所述基板；
位于所述第一栅绝缘层上的有源层，所述有源层在所述基板上的垂直投影与所述第一栅电极在所述基板上的垂直投影存在重叠区域；位于所述有源层上的第二栅绝缘层，所述第二栅绝缘层覆盖所述有源层和所述第一栅绝缘层；
位于所述第二栅绝缘层上的第二栅电极，所述第二栅电极在所述基板上的垂直投影与所述有源层在所述基板上的垂直投影存在重叠区域；
位于所述第二栅电极上的层间绝缘层，所述层间绝缘层覆盖所述第二栅电极和所述第二栅绝缘层；
位于所述层间绝缘层上的源电极和漏电极，所述源电极和所述漏电极通过所述层间绝缘层和所述第二栅绝缘层上的开口与所述有源层电连接。
2.根据权利要求1所述的双栅薄膜晶体管，其特征在于，所述有源层的材料为单晶硅、多晶硅和氧化物半导体材料中的至少一种。
3.根据权利要求1所述的双栅薄膜晶体管，其特征在于，还包括：
缓冲层，位于所述基板与所述第一栅电极之间。
4.一种显示面板，其特征在于，包括权利要求1-3任一项所述的双栅薄膜晶体管，还包括：
电容结构，所述电容结构包括位于所述基板上的第一电极和位于所述第二栅绝缘层上的第二电极，所述第一电极在所述基板上的垂直投影与所述第二电极在所述基板上的垂直投影存在重叠区域，其中，所述电容结构的第一电极与所述第一栅电极同层设置，所述电容结构的第二电极与所述第二栅电极同层设置。
5.根据权利要求4所述的显示面板，其特征在于，还包括：
位于所述源电极以及漏电极上的钝化层，所述钝化层覆盖所述源电极和漏电极；
位于所述钝化层上的平坦化层；
位于所述平坦化上的阳极电极层，所述阳极电极层通过所述平坦化层和所述钝化层上的开口与所述漏电极电连接；
位于所述阳极电极层上的像素定义层；
位于所述像素定义层上的支撑层；
位于所述阳极电极上且位于相邻两个所述像素定义层之间的有机发光层；
位于所述有机发光层和所述像素定义层上的阴极电极层。
6.一种双栅薄膜晶体管的制备方法，其特征在于，包括：
提供一基板，并在所述基板上制备第一栅电极；
在所述第一栅电极上制备第一栅绝缘层，所述第一栅绝缘层覆盖所述第一栅电极和所述基板；
在所述第一栅绝缘层上制备有源层，所述有源层在所述基板上的垂直投影与所述第一栅电极在所述基板上的垂直投影存在重叠区域；
在所述有源层上制备第二栅绝缘层，所述第二栅绝缘层覆盖所述有源层和所述第一栅绝缘层；
在所述第二栅绝缘层上制备第二栅电极，所述第二栅电极在所述基板上的垂直投影与所述有源层在所述基板上的垂直投影存在重叠区域；
在所述第二栅电极上制备层间绝缘层，所述层间绝缘层覆盖所述第二栅电极和所述第二栅绝缘层；
在所述层间绝缘层上制备源电极和漏电极，所述源电极和所述漏电极通过所述层间绝缘层和所述第二栅绝缘层上的开口与所述有源层电连接。
7.根据权利要求6所述的制备方法，其特征在于，所述有源层的材料为单晶硅、多晶硅和氧化物半导体材料中的至少一种。
8.根据权利要求6所述的制备方法，其特征在于，在所述基板上制备第一栅电极之前，还包括：
在所述基板上制备缓冲层。
9.一种显示面板的制备方法，其特征在于，包括：
提供一基板，并在所述基板上制备双栅薄膜晶体管的第一栅电极和电容结构的第一电极，所述第一栅电极与所述第一电极同一道工序形成；
在所述第一栅电极和所述第一电极上制备第一栅绝缘层，所述第一栅绝缘层覆盖所述第一栅电极、第一电极和所述基板；
在所述第一栅绝缘层上制备所述双栅薄膜晶体管的有源层，所述有源层在所述基板上的垂直投影与所述第一栅电极在所述基板上的垂直投影存在重叠区域；
在所述有源层上制备第二栅绝缘层，所述第二栅绝缘层覆盖所述有源层和所述第一栅绝缘层；
在所述第二栅绝缘层上制备所述双栅薄膜晶体管的第二栅电极和所述电容结构的第二电极，所述第二栅电极与所述第二电极同一道工序形成，所述第二栅电极在所述基板上的垂直投影与所述有源层在所述基板上的垂直投影存在重叠区域，所述第一电极在所述基板上的垂直投影与所述第二电极在所述基板上的垂直投影存在重叠区域；
在所述第二栅电极和所述第二电极上制备层间绝缘层，所述层间绝缘层覆盖所述第二栅电极、第二电极和所述第二栅绝缘层；
在所述层间绝缘层上制备源电极和漏电极，所述源电极和所述漏电极通过所述层间绝缘层和所述第二栅绝缘层上的开口与所述有源层电连接。
10.根据权利要求9所述的制备方法，其特征在于，还包括：
在所述源电极和所述漏电极上制备钝化层，所述钝化层覆盖所述源电极和漏电极；
在所述钝化层上制备平坦化层；
在所述平坦化层上制备阳极电极层，所述阳极电极层通过所述平坦化层和所述钝化层上的开口与所述漏电极电连接；
在所述阳极电极层上制备像素定义层；
在所述像素定义层上制备支撑层；
在所述阳极电极上，且相邻两个所述像素定义层之间制备有机发光层；
在所述有机发光层上和所述像素定义层上制备阴极电极层。
CN201710407375.3A 2017-06-02 2017-06-02 双栅薄膜晶体管及其制备方法、显示面板及其制备方法 Active CN108987480B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710407375.3A CN108987480B (zh) 2017-06-02 2017-06-02 双栅薄膜晶体管及其制备方法、显示面板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710407375.3A CN108987480B (zh) 2017-06-02 2017-06-02 双栅薄膜晶体管及其制备方法、显示面板及其制备方法

Publications (2)

Publication Number Publication Date
CN108987480A true CN108987480A (zh) 2018-12-11
CN108987480B CN108987480B (zh) 2021-11-16

Family

ID=64502307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710407375.3A Active CN108987480B (zh) 2017-06-02 2017-06-02 双栅薄膜晶体管及其制备方法、显示面板及其制备方法

Country Status (1)

Country Link
CN (1) CN108987480B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098329A (zh) * 2019-05-06 2019-08-06 上海交通大学 有机薄膜晶体管及其制备方法
CN110415648A (zh) * 2019-07-16 2019-11-05 深圳市华星光电半导体显示技术有限公司 Goa电路
CN110767665A (zh) * 2019-11-29 2020-02-07 京东方科技集团股份有限公司 一种显示面板、其制备方法及显示装置
CN111293127A (zh) * 2020-02-25 2020-06-16 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN111308850A (zh) * 2020-02-21 2020-06-19 京东方科技集团股份有限公司 掩膜板、tft的制备方法、tft及阵列基板
CN111682073A (zh) * 2020-06-12 2020-09-18 福建华佳彩有限公司 一种双栅自对准结构及其制备方法
CN111863837A (zh) * 2020-07-13 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板
CN113261114A (zh) * 2019-01-30 2021-08-13 深圳市柔宇科技股份有限公司 薄膜晶体管及其制作方法、显示面板及显示装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013013A (ja) * 2005-07-01 2007-01-18 Sharp Corp 半導体装置、半導体装置製造方法、薄膜トランジスタアレイ基板、及び、液晶表示装置
US20070257252A1 (en) * 2006-05-03 2007-11-08 Industrial Technology Research Institute Circuit structure with a double-gate organic thin film transistor device and application thereof
CN101577283A (zh) * 2008-05-06 2009-11-11 三星移动显示器株式会社 薄膜晶体管阵列构件和有机发光显示装置及其制造方法
CN102593146A (zh) * 2011-01-05 2012-07-18 三星移动显示器株式会社 有机发光显示装置及其制造方法
CN103165660A (zh) * 2011-12-13 2013-06-19 上海大学 薄膜晶体管及其制造方法
CN104201175A (zh) * 2014-09-03 2014-12-10 东南大学 一种基于薄膜晶体管的反相器
CN104465788A (zh) * 2015-01-04 2015-03-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104732927A (zh) * 2015-04-09 2015-06-24 京东方科技集团股份有限公司 一种像素电路及其驱动方法和显示装置
CN104751781A (zh) * 2013-12-30 2015-07-01 乐金显示有限公司 有机发光显示装置及其驱动方法
CN105654904A (zh) * 2016-03-24 2016-06-08 东南大学 一种amoled像素电路及驱动方法
US20160163745A1 (en) * 2014-12-03 2016-06-09 Apple Inc. Organic Light-Emitting Diode Display With Double Gate Transistors
US20160232868A1 (en) * 2009-10-16 2016-08-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
CN106229347A (zh) * 2016-08-24 2016-12-14 武汉华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
CN106653791A (zh) * 2015-11-03 2017-05-10 上海和辉光电有限公司 显示面板及其制造方法
CN106684155A (zh) * 2017-01-05 2017-05-17 京东方科技集团股份有限公司 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
CN107623008A (zh) * 2016-07-13 2018-01-23 群创光电股份有限公司 显示装置

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013013A (ja) * 2005-07-01 2007-01-18 Sharp Corp 半導体装置、半導体装置製造方法、薄膜トランジスタアレイ基板、及び、液晶表示装置
US20070257252A1 (en) * 2006-05-03 2007-11-08 Industrial Technology Research Institute Circuit structure with a double-gate organic thin film transistor device and application thereof
CN101577283A (zh) * 2008-05-06 2009-11-11 三星移动显示器株式会社 薄膜晶体管阵列构件和有机发光显示装置及其制造方法
US20160232868A1 (en) * 2009-10-16 2016-08-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
CN102593146A (zh) * 2011-01-05 2012-07-18 三星移动显示器株式会社 有机发光显示装置及其制造方法
CN103165660A (zh) * 2011-12-13 2013-06-19 上海大学 薄膜晶体管及其制造方法
CN104751781A (zh) * 2013-12-30 2015-07-01 乐金显示有限公司 有机发光显示装置及其驱动方法
CN104201175A (zh) * 2014-09-03 2014-12-10 东南大学 一种基于薄膜晶体管的反相器
US20160163745A1 (en) * 2014-12-03 2016-06-09 Apple Inc. Organic Light-Emitting Diode Display With Double Gate Transistors
CN104465788A (zh) * 2015-01-04 2015-03-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104732927A (zh) * 2015-04-09 2015-06-24 京东方科技集团股份有限公司 一种像素电路及其驱动方法和显示装置
CN106653791A (zh) * 2015-11-03 2017-05-10 上海和辉光电有限公司 显示面板及其制造方法
CN105654904A (zh) * 2016-03-24 2016-06-08 东南大学 一种amoled像素电路及驱动方法
CN107623008A (zh) * 2016-07-13 2018-01-23 群创光电股份有限公司 显示装置
CN106229347A (zh) * 2016-08-24 2016-12-14 武汉华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
CN106684155A (zh) * 2017-01-05 2017-05-17 京东方科技集团股份有限公司 双栅薄膜晶体管及其制备方法、阵列基板及显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Y.H.TAI, ET AL: "Boosted Gain of the Differential Amplifier Using the Second Gate of the Dual-Gate a-IGZO TFTs", 《IEEE ELECTRON DEVICE LETTERS》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113261114A (zh) * 2019-01-30 2021-08-13 深圳市柔宇科技股份有限公司 薄膜晶体管及其制作方法、显示面板及显示装置
CN110098329A (zh) * 2019-05-06 2019-08-06 上海交通大学 有机薄膜晶体管及其制备方法
CN110415648A (zh) * 2019-07-16 2019-11-05 深圳市华星光电半导体显示技术有限公司 Goa电路
CN110767665A (zh) * 2019-11-29 2020-02-07 京东方科技集团股份有限公司 一种显示面板、其制备方法及显示装置
CN110767665B (zh) * 2019-11-29 2022-05-31 京东方科技集团股份有限公司 一种显示面板、其制备方法及显示装置
CN111308850A (zh) * 2020-02-21 2020-06-19 京东方科技集团股份有限公司 掩膜板、tft的制备方法、tft及阵列基板
CN111293127A (zh) * 2020-02-25 2020-06-16 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN111682073A (zh) * 2020-06-12 2020-09-18 福建华佳彩有限公司 一种双栅自对准结构及其制备方法
CN111863837A (zh) * 2020-07-13 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板
US11997877B2 (en) 2020-07-13 2024-05-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and display panel

Also Published As

Publication number Publication date
CN108987480B (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
CN110085648B (zh) 阵列基板及其制作方法、显示面板、显示装置
CN108987480A (zh) 双栅薄膜晶体管及其制备方法、显示面板及其制备方法
US8421090B2 (en) Organic light emitting diode display and method of manufacturing the same
KR101065407B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2021152655A (ja) 発光装置
CN106537567B (zh) 晶体管、显示装置和电子设备
US20170271418A1 (en) Oled display substrate and manufacturing method thereof and display apparatus
CN109256396A (zh) 一种透明显示基板及透明显示面板
KR20200015942A (ko) Oled 디스플레이 패널 및 이의 제조 방법
US9620578B2 (en) Array substrate, manufacture method thereof, and display panel
US9991319B2 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display having the thin film transistor
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
US20190386076A1 (en) Display panel and method for manufacturing the same
US20190393292A1 (en) Display panel and method for manufacturing the same
TW588299B (en) Active-matrix organic electroluminescence display device and fabricating method thereof
KR102262567B1 (ko) 유기전계 발광소자 및 그 제조방법
US20230157089A1 (en) Display Apparatus
US20190393281A1 (en) Display panel and method for manufacturing the same
CN107293563B (zh) Oled显示面板及其制作方法、柔性显示装置
CN102891164A (zh) 有机电激发光显示装置
KR101893992B1 (ko) 5성분계 물질로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
US20240008317A1 (en) Display panel, method for manufacturing display panel, and display device
US20240049510A1 (en) Display device
JP5533070B2 (ja) 薄膜トランジスタ、発光装置及び薄膜トランジスタの製造方法
KR20120063784A (ko) 박막 트랜지스터 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 1568 Jiugong Road, Jinshan District, Shanghai, 201506

Applicant after: Shanghai Hehui optoelectronic Co., Ltd

Address before: 1568 Jiugong Road, Jinshan District, Shanghai, 201506

Applicant before: EVERDISPLAY OPTRONICS (SHANGHAI) Ltd.

GR01 Patent grant
GR01 Patent grant