CN108807351A - 一种高压led芯片的制造方法 - Google Patents
一种高压led芯片的制造方法 Download PDFInfo
- Publication number
- CN108807351A CN108807351A CN201710286851.0A CN201710286851A CN108807351A CN 108807351 A CN108807351 A CN 108807351A CN 201710286851 A CN201710286851 A CN 201710286851A CN 108807351 A CN108807351 A CN 108807351A
- Authority
- CN
- China
- Prior art keywords
- led chip
- high voltage
- photoetching
- voltage led
- ito
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000001259 photo etching Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 230000007797 corrosion Effects 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims 1
- 150000002739 metals Chemical class 0.000 abstract description 2
- 230000001737 promoting effect Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 229910052681 coesite Inorganic materials 0.000 description 9
- 229910052906 cristobalite Inorganic materials 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 229910052682 stishovite Inorganic materials 0.000 description 9
- 229910052905 tridymite Inorganic materials 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种高压LED芯片的制造方法，包括步骤：S1、对所述高压LED芯片的外延片进行光刻并在刻蚀出第一指定图形；S2、在所述外延片生成CBL，按照第二指定图形对所述CBL进行光刻，形成基片；S3、在所述基片上生长ITO并进行Mesa光刻，腐蚀所述ITO后进行Mesa刻蚀，形成形状为第三指定图形的所述ITO；S4、在所述基片上生长绝缘层，通过光刻或刻蚀去除多余的所述绝缘层，蒸镀PN电极金属，形成所述高压LED芯片。在保证高压LED芯片品质的前提下，大大简化光刻次数，缩短制程周期，降低成本，同时一定程度提升发光面积。
Description
技术领域
本发明涉及LED芯片制造技术领域，特别是涉及一高压LED芯片的制造方法。
背景技术
高压(HV)LED芯片是在LED芯片制备段将多颗芯片串联发光，减少下游封装厂焊线次数，提高其生产效率并节约成本，且封装体的可靠性随着焊线次数的减少有所提升。
目前国内外主流LED芯片生产厂家采用的技术路线为6道光刻(mask)，分别为Mesa光刻、深刻蚀光刻(Isolation)、CBL(Current barrier layer)光刻、ITO光刻、PN金属光刻、SiO2光刻。该技术路线光刻次数多，工序复杂，产出效率低；且ITO光刻为适应光刻精度，需要缩小图形尺寸，这样会牺牲一定的发光面积。
随着LED行业竞争加剧，成本控制变得越来越重要，需要芯片能够节约发光面积、减少制备成本、加快产出效率。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高压LED芯片的制造方法，用于解决现有技术中工序复杂，成本高、效率低的问题。
本发明提供一种高压LED芯片的制造方法，包括步骤：S1、对所述高压LED芯片的外延片进行光刻并在刻蚀出第一指定图形；S2、在所述外延片生成CBL，按照第二指定图形对所述CBL进行光刻，形成基片；S3、在所述基片上生长ITO并进行Mesa光刻，腐蚀所述ITO后进行Mesa刻蚀，形成形状为第三指定图形的所述ITO；S4、在所述基片上生长绝缘层，通过光刻或刻蚀去除多余的所述绝缘层，蒸镀PN电极金属，形成所述高压LED芯片。
于本发明的一实施例中，所述步骤S1包括步骤：S11、清洁所述外延片；S12、在所述外延片上进行Isolation光刻，将裸露部分刻蚀至所述高压LED芯片的衬底层；S13、去除光刻胶，并清洗干净。
于本发明的一实施例中，所述步骤S2包括步骤：S21、在所述外延片的表面沉积SiO2作为所述CBL；S22、对所述CBL进行光刻，形成形状为所述第二指定图形的CBL；S23、腐蚀所述第二指定图形外的多余的SiO2；S24、去除光刻胶，并清洗干净。
于本发明的一实施例中，所述CBL的厚度为250nm～500nm。
于本发明的一实施例中，所述步骤S3包括步骤：S31、在所述基片上蒸镀或溅射形成ITO；S32、对所述ITO进行光刻形成形状为所述第三指定图形的所述ITO；S33、腐蚀所述第三指定图形外的多余的所述ITO；S34、使用ICP刻蚀所述ITO的外延；S35、去除光刻胶，并清洗干净。
于本发明的一实施例中，所述ITO的厚度为20nm～200nm；所述ICP刻蚀的深度为1μm～2μm。
于本发明的一实施例中，所述步骤S4包括步骤：S41、在所述基片的表面沉积SiO2作为所述绝缘层；S42、对所述绝缘层进行光刻形成形状为第四指定图形的所述绝缘层；S43、使用湿法腐蚀或干法刻蚀去除所述第四指定图形外的多余SiO2；S44、蒸镀金属电极；S45、剥离多余金属；S46、去除光刻胶，并清洗干净。
于本发明的一实施例中，所述绝缘层的厚度为80nm～500nm；所述电极厚度为1μm～3μm。
如上所述，本发明的一种高压LED芯片的制造方法，具有以下有益效果：
在保证高压LED芯片品质的前提下，大大简化光刻次数，缩短制程周期，降低成本，同时一定程度提升发光面积。
附图说明
图1显示为本发明中高压LED芯片上光刻第一指定图形后的结构示意图。
图2显示为本发明中高压LED芯片上光刻第二指定图形后的结构示意图。
图3显示为本发明中高压LED芯片上光刻第三指定图形后的结构示意图。
图4显示为本发明中高压LED芯片上光刻第四指定图形后的结构示意图。
图5显示为本发明中高压LED芯片产品的结构示意图。
元件标号说明：
A 第一指定图形
B 第二指定图形
C 第三指定图形
D 第四指定图形
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
参见图1至图5，须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
如图1至图5所示，图1显示为本发明中高压LED芯片上光刻第一指定图形后的结构示意图。图2显示为本发明中高压LED芯片上光刻第二指定图形后的结构示意图。图3显示为本发明中高压LED芯片上光刻第三指定图形后的结构示意图。图4显示为本发明中高压LED芯片上光刻第四指定图形后的结构示意图。图5显示为本发明中高压LED芯片产品的结构示意图。本发明提供了一种高压LED芯片的制造方法，其中，高压LED芯片包括至少两颗串联的高压LED芯片，以下的实施例和图1至图5中，均以三颗高压LED芯片串联为例进行说明，其他种类的高压LED芯片的串联组合，均在本发明的保护范围之中。本发明提供的高压LED芯片的制造方法包括步骤：S1、对所述高压LED芯片的外延片进行光刻并在刻蚀出第一指定图形A；其中，第一指定图形A如图1所示。在本发明的一实施例中，所述步骤S1包括步骤：S11、清洁所述外延片；S12、在所述外延片上进行Isolation光刻，将裸露部分刻蚀至所述高压LED芯片的衬底层；Isolation光刻后，串联的高压LED芯片之间彻底隔段。S13、去除光刻胶，并清洗干净。
S2、在所述外延片生成CBL(Current barrier layer)，按照第二指定图形B对所述CBL进行光刻，形成基片；其中，第二指定图形B如图2所示。在本发明的一实施例中，所述步骤S2包括步骤：S21、在所述外延片的表面沉积SiO2作为CBL；其中，SiO2为致密、高透过率的SiO2。S22、对所述CBL进行光刻，形成形状为所述第二指定图形B的CBL；S23、腐蚀所述第二指定图形B外的多余的SiO2；S24、去除光刻胶，并清洗干净。进一步地，所述CBL的厚度为250nm～500nm。
S3、在所述基片上生长ITO并进行Mesa光刻，腐蚀所述ITO后进行Mesa刻蚀，形成形状为第三指定图形C的ITO；其中，第三指定图形C如图3所示。本步骤中，将Mesa光刻和ITO光刻合并成一道光刻，能够简化光刻次数，缩短支撑周期，降低成本；还能够以往减少ITO时对发光面积的牺牲，一定程度上增加了高压LED芯片的发光面积。
同时，Mesa光刻和ITO光刻时将高压LED芯片的桥接处保护，避免本步骤中Mesa刻蚀损伤CBL。在本发明的一实施例中，所述步骤S3包括步骤：S31、在所述基片上蒸镀或溅射形成ITO；S32、对所述ITO进行光刻形成形状为所述第三指定图形C的ITO；S33、腐蚀所述第三指定图形C外的多余的ITO；S34、使用ICP刻蚀所述ITO的外延；S35、去除光刻胶，并清洗干净。进一步地，所述ITO的厚度为20nm～200nm；所述ICP刻蚀的深度为1μm～2μm。
S4、在所述基片上生长绝缘层，通过光刻或刻蚀去除多余的绝缘层，蒸镀PN电极金属，形成所述高压LED芯片。其中，第四指定图形D如图4所示；最终形成的COW产品图如图5所示。本步骤中，同时合并PN金属光刻和SiO2光刻为一道光刻；能够简化光刻次数，缩短支撑周期，降低成本。在本发明的一实施例中，所述步骤S4包括步骤：S41、在所述基片的表面沉积SiO2作为绝缘层；其中，SiO2为致密、高透过率的SiO2。S42、对所述绝缘层进行光刻形成形状为第四指定图形D的绝缘层；S43、使用湿法腐蚀或干法刻蚀去除所述第四指定图形D外的多余SiO2；由于步骤S3中，在Mesa光刻同时由于此处保留了ITO，可有效保护底层CBL不被步骤S4中的湿法腐蚀或干法刻蚀损伤，使得CBL有效起到绝缘作用，减少高压LED芯片漏电可能，且增加高压LED芯片抗ESD能力。S44、蒸镀金属电极；S45、剥离多余金属；S46、去除光刻胶，并清洗干净。进一步地，所述绝缘层的厚度为80nm～500nm；所述电极厚度为1μm～3μm。
综上所述，本发明的高压LED芯片的制造方法，在保证高压LED芯片品质的前提下，大大简化光刻次数，缩短制程周期，降低成本，同时一定程度提升发光面积。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种高压LED芯片的制造方法，其特征在于，包括步骤：
S1、对所述高压LED芯片的外延片进行光刻并在刻蚀出第一指定图形(A)；
S2、在所述外延片生成CBL，按照第二指定图形(B)对所述CBL进行光刻，形成基片；
S3、在所述基片上生长ITO并进行Mesa光刻，腐蚀所述ITO后进行Mesa刻蚀，形成形状为第三指定图形(C)的ITO；
S4、在所述基片上生长绝缘层，通过光刻或刻蚀去除多余的所述绝缘层，蒸镀PN电极金属，形成所述高压LED芯片。
2.根据权利要求1所述的高压LED芯片的制造方法，其特征在于，所述步骤S1包括步骤：
S11、清洁所述外延片；
S12、在所述外延片上进行Isolation光刻，将裸露部分刻蚀至所述高压LED芯片的衬底层；
S13、去除光刻胶，并清洗干净。
3.根据权利要求1所述的高压LED芯片的制造方法，其特征在于，所述步骤S2包括步骤：
S21、在所述外延片的表面沉积SiO2作为所述CBL；
S22、对所述CBL进行光刻，形成形状为所述第二指定图形(B)的所述CBL；
S23、腐蚀所述第二指定图形(B)外的多余的SiO2；
S24、去除光刻胶，并清洗干净。
4.根据权利要求3所述的高压LED芯片的制造方法，其特征在于，所述CBL的厚度为250nm～500nm。
5.根据权利要求1所述的高压LED芯片的制造方法，其特征在于，所述步骤S3包括步骤：
S31、在所述基片上蒸镀或溅射形成所述ITO；
S32、对所述ITO进行光刻形成形状为所述第三指定图形(C)的所述ITO；
S33、腐蚀所述第三指定图形(C)外的多余的所述ITO；
S34、使用ICP刻蚀所述ITO的外延；
S35、去除光刻胶，并清洗干净。
6.根据权利要求5所述的高压LED芯片的制造方法，其特征在于，所述ITO的厚度为20nm～200nm；所述ICP刻蚀的深度为1μm～2μm。
7.根据权利要求1所述的高压LED芯片的制造方法，其特征在于，所述步骤S4包括步骤：
S41、在所述基片的表面沉积SiO2作为绝缘层；
S42、对所述绝缘层进行光刻形成形状为第四指定图形(D)的所述绝缘层；
S43、使用湿法腐蚀或干法刻蚀去除所述第四指定图形(D)外的多余SiO2；
S44、蒸镀金属电极；
S45、剥离多余金属；
S46、去除光刻胶，并清洗干净。
8.根据权利要求7所述的高压LED芯片的制造方法，其特征在于，所述绝缘层的厚度为80nm～500nm；所述电极厚度为1μm～3μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710286851.0A CN108807351A (zh) | 2017-04-27 | 2017-04-27 | 一种高压led芯片的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710286851.0A CN108807351A (zh) | 2017-04-27 | 2017-04-27 | 一种高压led芯片的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108807351A true CN108807351A (zh) | 2018-11-13 |
Family
ID=64070334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710286851.0A Pending CN108807351A (zh) | 2017-04-27 | 2017-04-27 | 一种高压led芯片的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807351A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111370544A (zh) * | 2020-03-25 | 2020-07-03 | 厦门乾照光电股份有限公司 | 一种高压led芯片结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103227250A (zh) * | 2013-05-07 | 2013-07-31 | 中国科学院半导体研究所 | 柔性透明导电层互联的阵列式led器件制作方法 |
| CN104377218A (zh) * | 2013-08-16 | 2015-02-25 | 首尔伟傲世有限公司 | 发光二极管 |
| CN106098892A (zh) * | 2016-06-30 | 2016-11-09 | 华灿光电(苏州）有限公司 | 一种高压发光二极管芯片的制造方法 |
| CN106252476A (zh) * | 2016-09-29 | 2016-12-21 | 山东浪潮华光光电子股份有限公司 | 一种GaN基发光二极管芯片的制备方法 |
-
2017
- 2017-04-27 CN CN201710286851.0A patent/CN108807351A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103227250A (zh) * | 2013-05-07 | 2013-07-31 | 中国科学院半导体研究所 | 柔性透明导电层互联的阵列式led器件制作方法 |
| CN104377218A (zh) * | 2013-08-16 | 2015-02-25 | 首尔伟傲世有限公司 | 发光二极管 |
| CN106098892A (zh) * | 2016-06-30 | 2016-11-09 | 华灿光电(苏州）有限公司 | 一种高压发光二极管芯片的制造方法 |
| CN106252476A (zh) * | 2016-09-29 | 2016-12-21 | 山东浪潮华光光电子股份有限公司 | 一种GaN基发光二极管芯片的制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111370544A (zh) * | 2020-03-25 | 2020-07-03 | 厦门乾照光电股份有限公司 | 一种高压led芯片结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106784192B (zh) | 一种发光二极管芯片及其制作方法 | |
| KR101281463B1 (ko) | 박막 트랜지스터 기판 및 그를 이용한 액정표시장치 | |
| CN104241511B (zh) | 一种高亮度倒装紫外led芯片制备方法 | |
| CN106098892B (zh) | 一种高压发光二极管芯片的制造方法 | |
| CN107611235B (zh) | 一种提升高压led芯片发光效率的方法 | |
| CN106229298B (zh) | 一种阵列基板及其制作方法 | |
| CN107464868A (zh) | 一种高压led芯片的制备方法 | |
| CN108807351A (zh) | 一种高压led芯片的制造方法 | |
| CN108807606A (zh) | 一种高压led芯片的制造方法 | |
| CN102931299B (zh) | 一种发光二极管激光刻蚀方法 | |
| CN208400865U (zh) | 一种倒装led芯片 | |
| CN108807607A (zh) | 一种高光效高压led芯片的制造方法 | |
| CN108963038A (zh) | 一种深紫外led芯片的制造方法 | |
| CN108807605A (zh) | 一种高光效高压led芯片的制造方法 | |
| CN102800599B (zh) | 凸块工艺及其结构 | |
| CN104882407A (zh) | 一种半导体器件的制造方法 | |
| CN102969412A (zh) | 集成led芯片及其制作方法 | |
| JP2014078683A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子とその製造方法および半導体発光装置 | |
| CN108110107A (zh) | 一种led芯片的制作方法 | |
| CN204441283U (zh) | 一种并联结构的集成led芯片 | |
| CN204596828U (zh) | 一种倒装led芯片 | |
| TW201324841A (zh) | 基板、基板之製作方法和使用方法 | |
| CN208521967U (zh) | 一种单芯片单轴或多轴磁阻传感器 | |
| CN102364674B (zh) | 接触孔刻蚀方法、集成电路制造方法以及集成电路 | |
| CN207338422U (zh) | 一种正装结构的led芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181113 |
|
| RJ01 | Rejection of invention patent application after publication |