CN107464868A - 一种高压led芯片的制备方法 - Google Patents
一种高压led芯片的制备方法 Download PDFInfo
- Publication number
- CN107464868A CN107464868A CN201710704826.XA CN201710704826A CN107464868A CN 107464868 A CN107464868 A CN 107464868A CN 201710704826 A CN201710704826 A CN 201710704826A CN 107464868 A CN107464868 A CN 107464868A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- light emitting
- led chip
- emitting semiconductor
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000005516 engineering process Methods 0.000 claims abstract description 15
- 230000003628 erosive effect Effects 0.000 claims abstract description 10
- 238000009413 insulation Methods 0.000 claims description 33
- 238000002955 isolation Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052681 coesite Inorganic materials 0.000 claims description 7
- 229910052906 cristobalite Inorganic materials 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910052682 stishovite Inorganic materials 0.000 claims description 7
- 229910052905 tridymite Inorganic materials 0.000 claims description 7
- 238000005260 corrosion Methods 0.000 claims description 6
- 238000005566 electron beam evaporation Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 230000007797 corrosion Effects 0.000 claims description 5
- 238000010926 purge Methods 0.000 claims description 5
- 238000005275 alloying Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 230000008569 process Effects 0.000 abstract description 11
- 230000004888 barrier function Effects 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 79
- 238000013461 design Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 206010037544 Purging Diseases 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000002301 combined effect Effects 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种高压LED芯片的制备方法，将ITO合并于MESA工序，PV层合并于PN电极工序，缩短了高压LED芯片生产流程，提升设备利用率和产品制程良率；在P型外延层与扩展电极之间设置阻挡层和扩展辅助层，解决了LED芯片发光亮度和发光均匀性的问题；通过过腐蚀技术，有效控制发光面积的损失，提升产品发光效率；各个独立发光半导体的第一电极和第二电极可以根据需求在形成的独立发光半导体层第一电极和第二电极的同时通过电极连接层电连接，形成串联结构的独立发光半导体层，无需再进行单独测试、切割、封装，降低了成本；且由于各个发光半导体层可以在形成电极的同时形成串联结构，所以本发明的方法制备的LED结构能够在较大电压下工作。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种高压LED芯片的制备方法。
背景技术
发光二极管(简称LED)是一种能够将电能有效转化为光能的半导体器件，是目前最具前景之一的绿色光源，已经广泛应用于照明和背光等领域。随着近些年来LED制造技术的成熟，其应用范围也越来越广泛。
随着半导体集成技术的高速发展，一种称为高压芯片的LED结构应运而生，此种结构的LED一般是在发光半导体层形成后，通过光刻刻蚀工艺在所述发光半导体层上形成隔离槽，再在隔离槽内填充绝缘材料，最后在各绝缘分离的发光半导体层上制作电极并形成串联结构；此种结构的LED能够满足现阶段某些照明领域对LED发光亮度之需求，然而要同时满足人们对发光均匀性以及器件良率和可靠性的需求，赢得人们对LED照明光源的信赖和忠诚，将阻挡层技术和/或扩展辅助层技术结合于高压芯片技术中势在必行；与常规照明芯片不同，高压LED芯片由多个小功率LED串联或并联成的一颗集成式的发光二极管芯片，具有高抗静电能力、高发光效率和节约封装厂打线成本等优点，在芯片领域的地位逐渐显现。如何在降低LED生产成本或至少在不增加LED现有生产成本的基础上实现上述方案是非常重要的。
目前公开发表的专利或论文基本采用MESA→ISO→CBL→ITO→PN电极→PV层工艺制程。制程工艺复杂，由于受制于ISO深刻槽制约，后续制程中深刻槽内腐蚀或桥接易出现腐蚀或刻蚀异常，导致产品良率低。目前亟需开发一套制造流程简单，良率高的芯片制程工艺来支撑高压芯片的技术与市场需求。
因此，开发一种制造流程简单、生产良率高的HV(高压)LED芯片制造方法具有重大意义。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高压LED芯片的制备方法，用于解决现有技术中芯片制备的流程较多以及产品良率低的问题。
为实现上述目的，本发明采用以下方案：一种高压LED芯片的制备方法，包括以下步骤：步骤一，提供一衬底，在所述衬底上形成发光半导体层，其中所述发光半导体层包括依次层叠的N型半导体层、有源层和P型半导体层；步骤二，刻蚀所述发光半导体层形成隔离槽，所述隔离槽暴露所述衬底的表面；步骤三，通过PECVD在所述发光半导体层上、所述隔离槽底部暴露出的衬底上形成第一绝缘薄膜防护层；步骤四，去除部分所述第一绝缘薄膜防护层，保留所述发光半导体层上部分以及所述发光半导体层靠近所述隔离槽边缘的第一绝缘薄膜防护层；步骤五，通过电子束蒸镀或溅射工艺方法在所述发光半导体层上、所述隔离槽底部暴露出的衬底上沉积透明导电薄膜层；步骤六，采用光阻剂做掩膜，湿法过腐蚀方法去除部分所述透明导电薄膜层，腐蚀后不进行去光阻；通过ICP进行刻蚀，刻蚀至N型半导体层；步骤七，通过合金炉对所述透明导电薄膜层进行退火；步骤八，通过PECVD在所述发光半导体层上、所述隔离槽底部暴露出的衬底上、以及刻蚀的N型半导体层形成第二绝缘薄膜防护层；步骤九，采用光阻剂做掩膜，湿法腐蚀方法或ICP刻蚀去除部分所述第二绝缘薄膜防护层，不进行去光阻；步骤十，采用电子束蒸镀或溅射的方法进行金属薄膜沉积，采用LIFT-OFF方式进行图案化的光阻剂及残金剥离。
于本发明的一实施方式中，在所述步骤二中，所述隔离槽将所述发光半导体层分割成若干分离的独立发光半导体层。
于本发明的一实施方式中，所述隔离槽的俯视形状呈倒梯形，下底宽6-12um，上底宽15-30um。
于本发明的一实施方式中，在所述步骤三中，形成所述第一绝缘薄膜防护层时采用分步沉积法，沉积过程中增加N2O吹扫，其中，N2O吹扫次数为1-10次。
于本发明的一实施方式中，在所述步骤五中，所述透明导电薄膜层的厚度为600-2400
于本发明的一实施方式中，在所述步骤六中，刻蚀时，同时对光阻以及N型半导体层进行刻蚀，刻蚀深度为1-1.5um。
于本发明的一实施方式中，在所述步骤七中，退火时间为1-10mim，温度为500-600℃。
于本发明的一实施方式中，所述第一绝缘薄膜防护层为SiN或SiO2，所述第一绝缘薄膜防护层的厚度为
于本发明的一实施方式中，所述第二绝缘薄膜防护层为SiN或SiO2，所述第二绝缘薄膜防护层的厚度为
如上所述，本发明的高压LED芯片的制备方法，具有以下有益效果：
1、缩短了高压LED芯片生产流程，提升设备利用率；
2、简化工艺制程，在不影响产品整体品质情况下提升产品制程良率；
3、本发明在P型外延层与扩展电极之间设置阻挡层(即电流阻挡层CBL)和扩展辅助层(即透明导电薄膜层ITO)，解决了LED芯片发光亮度和发光均匀性的问题；
4、由于通过过腐蚀技术，有效控制发光面积的损失，提升产品发光效率；
5、各个独立发光半导体的第一电极和第二电极可以根据需求在形成的独立发光半导体层第一电极和第二电极的同时通过电极连接层电连接，即形成任意颗数的串联结构，形成串联结构的独立发光半导体层无需再进行单独测试、单独切割、单独封装，降低了成本；并且，由于各个发光半导体层可以在形成电极的同时形成串联结构，所以本发明所提供的LED结构能够在较大电压下工作。
附图说明
图1为本发明高压LED芯片的制备方法流程图。
图2-1为本发明高压LED芯片的制备方法中ISO深刻槽设计示意图。
图2-2为本发明高压LED芯片的制备方法中CBL层及搭桥设计示意图。
图2-3为本发明高压LED芯片的制备方法中MESA设计示意图。
图2-4为本发明高压LED芯片的制备方法中电极及finger设计示意图。
图2-5为本发明高压LED芯片的制备方法中光刻掩膜组合效果示意图。
元件标号说明
S1～S10 步骤一～步骤十
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，本发明提供一种高压LED芯片的制备方法，具体包括以下步骤：
步骤一S1，提供一衬底，在所述衬底上形成发光半导体层，其中所述发光半导体层包括依次层叠的N型半导体层、有源层和P型半导体层。
于一实施例中，首先选择蓝宝石图形化衬底，规格为2.7*0.3*1.7三角锥形貌；在上述蓝宝石图形化衬底上生长外延层，所述外延层包括依次层叠的N型半导体层、有源层和P型半导体层；对上述外延层进行外延清洗、甩干；进行匀胶、曝光、显影等工序，在上述外延片上依据需要形成图案，所述光刻胶为4620，采用DNK曝光机，采用AND显影机。
步骤二S2，刻蚀所述发光半导体层形成隔离槽，所述隔离槽暴露所述衬底的表面，所述隔离槽将所述发光半导体层分割成若干分离的独立发光半导体层；所述隔离槽的俯视形状呈倒梯形，下底宽6-12um，上底宽15-30um。
于一实施例中，通过ICP对所述图案化外延层进行刻蚀，刻蚀至蓝宝石图形化衬底层，形成约为上开口20um，下开口8um的倒梯形的隔离槽，作为示例，ISO深刻槽设计示意图如图2-1所示。非刻蚀光阻残留2um以上，使用去光阻剂去除上述残留光阻；使用硫酸、盐酸、BOE、去离子水等化学或其混合液进行常温清洗，并甩干。
步骤三S3，通过PECVD(等离子体增强化学气相沉积法)在所述发光半导体层上、所述隔离槽底部暴露出的衬底上形成第一绝缘薄膜防护层；所述第一绝缘薄膜防护层为SiN或SiO2；形成所述第一绝缘薄膜防护层时采用分步沉积法，沉积过程中增加N2O吹扫，其中，N2O吹扫次数为1-10次；所述第一绝缘薄膜防护层的厚度为
于一实施例中，所述第一绝缘薄膜防护层为SiO2，在沉积过程中进行分步沉积，过程中增加N2O吹扫，其N2O吹扫分3次，沉积厚度为时分别吹扫一次，所述第一绝缘薄膜防护层最终的沉积厚度为
步骤四S4，去除部分所述第一绝缘薄膜防护层，保留所述发光半导体层上部分以及所述发光半导体层靠近所述隔离槽边缘的第一绝缘薄膜防护层。
于一实施例中，依据产品设计，进行增粘剂熏蒸、匀胶、曝光、显影等工序，在上述外延片上依据需要形成图案；所述光刻胶为KMP3200，使用匀胶机、DNK曝光机、AND显影机；采用湿法腐蚀的方式将非掩膜保护区域进行SiO2腐蚀，使用去光阻剂去除图案化光阻；作为示例，电流阻挡层及搭桥设计如图2-2所示；最后使用硫酸、盐酸去离子水等化学或其混合液进行常温清洗，并甩干。
步骤五S5，通过电子束蒸镀或溅射工艺方法在所述发光半导体层上、所述隔离槽底部暴露出的衬底上沉积透明导电薄膜层；所述透明导电薄膜层的厚度为
于一实施例中，所述透明导电薄膜层为ITO透明导电薄膜，其厚度为
步骤六S6，采用光阻剂做掩膜，湿法过腐蚀方法去除部分所述透明导电薄膜层，腐蚀后不进行去光阻；通过ICP进行刻蚀，刻蚀至N型半导体层；在刻蚀时，同时对光阻以及N型半导体层进行刻蚀，刻蚀深度为1-1.5um。
于一实施例中，依据产品设计，进行黄光工艺，采用光阻剂做掩膜，湿法过腐蚀方法去除部分所述透明导电薄膜层；腐蚀后不进行去光阻，过腐蚀间距为ITO值光阻边缘2-3um，并进行光阻烘烤；通过ICP将上述片源上进行刻蚀，刻蚀至N型半导体，刻蚀深度为1.3±0.1um，使用去光阻剂进行去胶清洗。作为示例，光刻后形成具有MESA的图层，如图2-3所示。
步骤七S7，通过合金炉对所述透明导电薄膜层进行退火，其中，退火时间为1-10mim，温度为500-600℃。
于一实施例中，通过合金炉对所述透明导电薄膜层在N2进行退火；退火时间为5min，退火温度为575℃。
步骤八S8，通过PECVD在所述发光半导体层上、所述隔离槽底部暴露出的衬底上、以及刻蚀的N型半导体层形成第二绝缘薄膜防护层；所述第二绝缘薄膜防护层为SiN或SiO2，所述第二绝缘薄膜防护层的厚度为
于一实施例中，所述第二绝缘薄膜防护层为SiN，其厚度为
步骤九S9，采用光阻剂做掩膜，湿法腐蚀方法或ICP刻蚀去除部分所述第二绝缘薄膜防护层，不进行去光阻。
于一实施例中，依据产品设计，进行黄光工艺，采用光阻剂做掩膜，湿法腐蚀方法或ICP刻蚀去除部分所述第二绝缘薄膜防护层，不进行去光阻，光刻胶采用瑞红1150，光刻胶厚度约为4um。由于采用湿法腐蚀方法或ICP刻蚀去除的绝缘保护层，去除干净，且不损伤透明导电薄膜层下膜层。
步骤十S10，采用电子束蒸镀或溅射的方法进行金属薄膜沉积，采用LIFT-OFF方式进行图案化的光阻剂及残金剥离。作为示例，电极及finger设计如图2-4所示。
于一实施例中，去光阻剂温度为85℃，浸泡时间为12min+12min，并附有超声。
图2-5为一实施例中光刻掩膜组合效果示意图。
综上所述，本发明的高压LED芯片的制备方法，采用简单的流程进行高压LED产品制备，具体为ISO→CBL→MESA→PN电极，其中，ITO合并于MESA工序，PV层合并于PN电极工序，相比传统的6道工艺制程，缩短了高压LED芯片生产流程，提升设备利用率；由于本发明的制备方法简化了工艺制程，在不影响产品整体品质情况下提升产品制程良率；本发明在P型外延层与扩展电极之间设置阻挡层(即电流阻挡层CBL)和扩展辅助层(即透明导电薄膜层ITO)，解决了LED芯片发光亮度和发光均匀性的问题；由于通过过腐蚀技术，有效控制发光面积的损失，提升产品发光效率；各个独立发光半导体的第一电极和第二电极可以根据需求在形成的独立发光半导体层第一电极和第二电极的同时通过电极连接层电连接，即形成任意颗数的串联结构，形成串联结构的独立发光半导体层无需再进行单独测试、单独切割、单独封装，降低了成本；并且，由于各个发光半导体层可以在形成电极的同时形成串联结构，所以本发明所提供的LED结构能够在较大电压下工作；本发明适于产品的批量生产，具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种高压LED芯片的制备方法，其特征在于，所述制备方法包括以下步骤：
步骤一，提供一衬底，在所述衬底上形成发光半导体层，其中所述发光半导体层包括依次层叠的N型半导体层、有源层和P型半导体层；
步骤二，刻蚀所述发光半导体层形成隔离槽，所述隔离槽暴露所述衬底的表面；
步骤三，通过PECVD在所述发光半导体层上、所述隔离槽底部暴露出的衬底上形成第一绝缘薄膜防护层；
步骤四，去除部分所述第一绝缘薄膜防护层，保留所述发光半导体层上部分以及所述发光半导体层靠近所述隔离槽边缘的第一绝缘薄膜防护层；
步骤五，通过电子束蒸镀或溅射工艺方法在所述发光半导体层上、所述隔离槽底部暴露出的衬底上沉积透明导电薄膜层；
步骤六，采用光阻剂做掩膜，湿法过腐蚀方法去除部分所述透明导电薄膜层，腐蚀后不进行去光阻；通过ICP进行刻蚀，刻蚀至N型半导体层；
步骤七，通过合金炉对所述透明导电薄膜层进行退火；
步骤八，通过PECVD在所述发光半导体层上、所述隔离槽底部暴露出的衬底上、以及刻蚀的N型半导体层形成第二绝缘薄膜防护层；
步骤九，采用光阻剂做掩膜，湿法腐蚀方法或ICP刻蚀去除部分所述第二绝缘薄膜防护层，不进行去光阻；
步骤十，采用电子束蒸镀或溅射的方法进行金属薄膜沉积，采用LIFT-OFF方式进行图案化的光阻剂及残金剥离。
2.根据权利要求1所述的高压LED芯片的制备方法，其特征在于，在所述步骤二中，所述隔离槽将所述发光半导体层分割成若干分离的独立发光半导体层。
3.根据权利要求2所述的高压LED芯片的制备方法，其特征在于，所述隔离槽的俯视形状呈倒梯形，下底宽6-12um，上底宽15-30um。
4.根据权利要求1所述的高压LED芯片的制备方法，其特征在于，在所述步骤三中，形成所述第一绝缘薄膜防护层时采用分步沉积法，沉积过程中增加N2O吹扫，其中，N2O吹扫次数为1-10次。
5.根据权利要求1所述的高压LED芯片的制备方法，其特征在于，在所述步骤五中，所述透明导电薄膜层的厚度为
6.根据权利要求1所述的高压LED芯片的制备方法，其特征在于，在所述步骤六中，刻蚀时，同时对光阻以及N型半导体层进行刻蚀，刻蚀深度为1um-1.5um。
7.根据权利要求1所述的高压LED芯片的制备方法，其特征在于，在所述步骤七中，退火时间为1-10mim，温度为500℃-650℃。
8.根据权利要求1所述的高压LED芯片的制备方法，其特征在于，所述第一绝缘薄膜防护层为SiN或SiO2，所述第一绝缘薄膜防护层的厚度为
9.根据权利要求1所述的高压LED芯片的制备方法，其特征在于，所述第二绝缘薄膜防护层为SiN或SiO2，所述第二绝缘薄膜防护层的厚度为
10.根据权利要求1所述的高压LED芯片的制备方法，其特征在于，所述透明导电薄膜层是ITO。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710704826.XA CN107464868A (zh) | 2017-08-17 | 2017-08-17 | 一种高压led芯片的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710704826.XA CN107464868A (zh) | 2017-08-17 | 2017-08-17 | 一种高压led芯片的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107464868A true CN107464868A (zh) | 2017-12-12 |
Family
ID=60549013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710704826.XA Pending CN107464868A (zh) | 2017-08-17 | 2017-08-17 | 一种高压led芯片的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107464868A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108183153A (zh) * | 2017-12-28 | 2018-06-19 | 聚灿光电科技股份有限公司 | Led芯片的制备方法 |
| CN110190158A (zh) * | 2019-03-11 | 2019-08-30 | 佛山市国星半导体技术有限公司 | 一种高压led芯片及其制备方法 |
| CN111370544A (zh) * | 2020-03-25 | 2020-07-03 | 厦门乾照光电股份有限公司 | 一种高压led芯片结构及其制作方法 |
| WO2020157552A1 (en) * | 2019-02-02 | 2020-08-06 | Xiamen Changelight Co. Ltd. | High voltage light-emitting diode and method of producing the same |
| CN115966642A (zh) * | 2022-12-29 | 2023-04-14 | 淮安澳洋顺昌光电技术有限公司 | 一种高压发光二极管芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623587A (zh) * | 2012-03-31 | 2012-08-01 | 华灿光电股份有限公司 | Led芯片的制造方法 |
| CN105374909A (zh) * | 2015-11-02 | 2016-03-02 | 华灿光电(苏州）有限公司 | 一种高压发光二极管的制造方法 |
| CN106098892A (zh) * | 2016-06-30 | 2016-11-09 | 华灿光电(苏州）有限公司 | 一种高压发光二极管芯片的制造方法 |
-
2017
- 2017-08-17 CN CN201710704826.XA patent/CN107464868A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623587A (zh) * | 2012-03-31 | 2012-08-01 | 华灿光电股份有限公司 | Led芯片的制造方法 |
| CN105374909A (zh) * | 2015-11-02 | 2016-03-02 | 华灿光电(苏州）有限公司 | 一种高压发光二极管的制造方法 |
| CN106098892A (zh) * | 2016-06-30 | 2016-11-09 | 华灿光电(苏州）有限公司 | 一种高压发光二极管芯片的制造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108183153A (zh) * | 2017-12-28 | 2018-06-19 | 聚灿光电科技股份有限公司 | Led芯片的制备方法 |
| WO2020157552A1 (en) * | 2019-02-02 | 2020-08-06 | Xiamen Changelight Co. Ltd. | High voltage light-emitting diode and method of producing the same |
| CN110190158A (zh) * | 2019-03-11 | 2019-08-30 | 佛山市国星半导体技术有限公司 | 一种高压led芯片及其制备方法 |
| CN111370544A (zh) * | 2020-03-25 | 2020-07-03 | 厦门乾照光电股份有限公司 | 一种高压led芯片结构及其制作方法 |
| CN115966642A (zh) * | 2022-12-29 | 2023-04-14 | 淮安澳洋顺昌光电技术有限公司 | 一种高压发光二极管芯片 |
| CN115966642B (zh) * | 2022-12-29 | 2024-03-12 | 淮安澳洋顺昌光电技术有限公司 | 一种高压发光二极管芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107464868A (zh) | 一种高压led芯片的制备方法 | |
| CN108899337A (zh) | 微发光二极管基板及其制备方法、显示面板 | |
| CN106784192B (zh) | 一种发光二极管芯片及其制作方法 | |
| CN108886073A (zh) | 竖直固态器件 | |
| US11721674B2 (en) | Micro-LED array device based on III-nitride semiconductors and method for fabricating same | |
| US20080070413A1 (en) | Fabrication methods of a patterned sapphire substrate and a light-emitting diode | |
| CN110416249A (zh) | 一种半导体发光器件及其制作方法 | |
| CN110534542A (zh) | 一种集成发光Micro LED芯片及其制作方法 | |
| CN102916028A (zh) | 发光二极管阵列及其制造方法 | |
| CN111146316B (zh) | 一种rgb led集成显示阵列的制备方法 | |
| CN106058003B (zh) | 一种提升led芯片亮度的方法 | |
| WO2017185849A1 (zh) | 发光元件及其制备方法 | |
| CN106025012A (zh) | 一种led芯片的制备方法及采用该方法制备的led芯片 | |
| CN113299803A (zh) | 一种Micro LED芯片单体器件的制备方法、显示模块及显示装置 | |
| TW202221948A (zh) | 微型發光二極體結構與使用其之微型發光二極體顯示裝置 | |
| CN204441323U (zh) | 倒装led芯片 | |
| CN115579435A (zh) | 一种含有量子阱的外延片、Micro-LED阵列芯片及其制备方法 | |
| TWI703622B (zh) | 用於半導體元件之有效雙金屬觸點形成 | |
| CN107611235A (zh) | 一种提升高压led芯片发光效率的方法 | |
| CN102969412B (zh) | 集成led芯片及其制作方法 | |
| CN110148654A (zh) | 一种发光二极管芯片及其制造方法 | |
| CN105244420B (zh) | GaN基发光二极管的制作方法 | |
| CN116387413A (zh) | Led芯片的制备方法及led芯片 | |
| CN102881785A (zh) | 一种发光二极管芯片及其制作方法 | |
| CN109524524A (zh) | 一种用于LED的GaN深沟平坦化的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171212 |