CN108807209A - 一种接触孔的性能预估模型及方法 - Google Patents

一种接触孔的性能预估模型及方法 Download PDF

Info

Publication number
CN108807209A
CN108807209A CN201810589936.0A CN201810589936A CN108807209A CN 108807209 A CN108807209 A CN 108807209A CN 201810589936 A CN201810589936 A CN 201810589936A CN 108807209 A CN108807209 A CN 108807209A
Authority
CN
China
Prior art keywords
performance prediction
contact hole
prediction model
processing procedure
performance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810589936.0A
Other languages
English (en)
Inventor
贾洋
奉伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201810589936.0A priority Critical patent/CN108807209A/zh
Publication of CN108807209A publication Critical patent/CN108807209A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体技术领域，尤其涉及一种接触孔的性能预估模型，包括：表面无离子注入的衬底；氧化层，覆盖衬底的上表面；氮化层，覆盖氧化层的上表面；层间介质层，形成于氮化层的上表面；层间介质层中制备有至少一个第一接触孔；以及一种接触孔的性能预估方法，应用于一全制程晶圆，性能预估方法包括：步骤S1，提供一性能预估模型；步骤S2，采用电子束扫描的方式检测性能预估模型中的第一接触孔；步骤S3，根据性能预估模型中接触孔的检测结果，对全制程晶圆中的第二接触孔的性能进行预估；能够模拟全制程晶圆中在无离子注入的情况下的接触孔的导电性能情况，有利于对接触孔制备制程的改良形成参考。

Description

一种接触孔的性能预估模型及方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种接触孔的性能预估模型及方法。
背景技术
随着集成电路的发展，影响集成电路性能的工艺环节越来越多。在MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor金属氧化物半导体场效应晶体管，简称MOSFET)器件结构中，往往需要通过接触孔对主动区域进行连接，因此，接触孔的导电性能能够极大地影响MOSFET器件结构的性能。
接触孔的缺陷大致可分为两种，一种是导致接触孔失效的缺陷，此时接触孔的导电性能极差甚至断路，这种缺陷可以很容易地检测出来。但是另一种缺陷，例如接触孔底部尺寸较窄，虽然会导致接触孔的导电性能受到一定影响，却不至于造成接触孔断路，加上主动区往往会进行表面离子注入，导电能力增强，对于接触孔底部尺寸较小的情况检测起来难度很大。
发明内容
针对上述问题，本发明提出了一种接触孔的性能预估模型，其中，包括：
表面无离子注入的衬底；
氧化层，覆盖所述衬底的上表面；
氮化层，覆盖所述氧化层的上表面；
层间介质层，形成于所述氮化层的上表面；
所述层间介质层中制备有至少一个第一接触孔。
上述的性能预估模型，其中，所述氮化层由氮化硅制备形成。
上述的性能预估模型，其中，所述层间介质层由氮氧化硅制备形成。
上述的性能预估模型，其中，所述氧化层由氧化硅制备形成。
一种接触孔的性能预估方法，应用于一全制程晶圆，其中，所述性能预估方法包括：
步骤S1，提供如上任一所述性能预估模型；
步骤S2，采用电子束扫描的方式检测所述性能预估模型中的所述第一接触孔；
步骤S3，根据所述性能预估模型中所述接触孔的检测结果，对所述全制程晶圆中的第二接触孔的性能进行预估。
上述的性能预估方法，其中，所述第一接触孔和所述第二接触孔均为阵列式。
上述的性能预估方法，其中，所述步骤S3中，所述第一接触孔在所述性能预估模型上的分布与所述第二接触孔在所述全制程晶圆上的分布相同。
上述的性能预估方法，其中，所述检测结果具体为：
所述性能预估模型中每个所述第一接触孔的导通电子量在所述性能预估模型中的分布情况。
上述的性能预估方法，其中，所述检测结果具体为：
所述性能预估模型中所有所述第一接触孔的导通电子量的总和。
上述的性能预估方法，其中，所述检测结果具体为：
所述性能预估模型中所有所述第一接触孔的导通电子量的平均值。
有益效果：本发明提出的一种接触孔的性能预估模型及方法，能够模拟全制程晶圆中在无离子注入的情况下的接触孔的导电性能情况，有利于对接触孔制备制程的改良形成参考。
附图说明
图1为本发明一实施例中接触孔的性能预估模型的结构原理图；
图2为本发明一实施例中接触孔的性能预估方法的步骤原理图；
图3为本发明一实施例中性能预估模型中导通电子量的分布情况示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
实施例一
在一个较佳的实施例中，如图1所示，提出了一种接触孔的性能预估模型，其中，可以包括：
表面无离子注入的衬底10；
氧化层20，覆盖衬底10的上表面；
氮化层30，覆盖氧化层20的上表面；
层间介质层40，形成于氮化层30的上表面；
层间介质层40中制备有至少一个第一接触孔50。
上述技术方案中，由于衬底10的表面没有进行离子注入，此时形成的第一接触孔50的导电性能能够反映第一接触孔50的底部形貌。上述的性能预估模型配合一定的性能预估方法，能够反映实际晶圆制的过程中接触孔的实际情况。
上述技术方案中，衬底10可以是硅衬底；第一接触孔50可以是通过在通孔中填充导电物质制备形成，这是本领域的惯用技术手段，在此不再赘述。
在一个较佳的实施例中，氮化层30可以由氮化硅制备形成。
在一个较佳的实施例中，层间介质层40可以由氮氧化硅制备形成。
在一个较佳的实施例中，氧化层20可以由氧化硅制备形成。
实施例二
如图2所示，在一个较佳的实施例中，还提出了一种接触孔的性能预估方法，应用于一全制程晶圆，其中，该性能预估方法可以包括：
步骤S1，提供如上任一性能预估模型；
步骤S2，采用电子束扫描的方式检测性能预估模型中的第一接触孔；
步骤S3，根据性能预估模型中接触孔的检测结果，对全制程晶圆中的第二接触孔的性能进行预估。
上述技术方案中，步骤S2中，可以采用电子束扫描的设备完成对第一接触孔的电子束扫描，检测结果即为电子束扫描的结果，举例来说，可以是通过第一接触孔传导的电子量，该电子量可以是单位面积内的电子量，或者采用其他统计规则统计的电子量。
上述技术方案中，全制程晶圆即为制备有完整MOSFET结构的晶圆，无法通过电子束扫描直接对第二接触孔的导电性能进行检测，通过本发明的性能预估方法可以对全制程晶圆的第二接触孔的导电性能进行预估，从而作为实际的生产过程的参考。
在一个较佳的实施例中，第一接触孔和第二接触孔均为阵列式。
上述技术方案中，由于全制程晶圆中会制备有阵列式的多个主动结构，例如多个栅极和/或源极和/或漏极，此时连接每个栅极或源极或漏极的每个第二接触孔呈阵列式分布。
上述实施例中，优选地，步骤S3中，第一接触孔在性能预估模型上的分布与第二接触孔在全制程晶圆上的分布相同。
上述实施例中，优选地，检测结果具体为：
性能预估模型中每个第一接触孔的导通电子量在性能预估模型中的分布情况。
如图3所示，在一个较佳的实施例中，检测结果具体可以为：
性能预估模型中所有第一接触孔的导通电子量的总和。
图3中，各个矩形区域中的数字即为对应矩形区域内通过第二接触孔导通的电子量。
在一个较佳的实施例中，检测结果具体可以为：
性能预估模型中所有第一接触孔的导通电子量的平均值。
综上所述，本发明提出的一种接触孔的性能预估模型，包括：表面无离子注入的衬底；氧化层，覆盖衬底的上表面；氮化层，覆盖氧化层的上表面；层间介质层，形成于氮化层的上表面；层间介质层中制备有至少一个第一接触孔；以及一种接触孔的性能预估方法，应用于一全制程晶圆，性能预估方法包括：步骤S1，提供一性能预估模型；步骤S2，采用电子束扫描的方式检测性能预估模型中的第一接触孔；步骤S3，根据性能预估模型中接触孔的检测结果，对全制程晶圆中的第二接触孔的性能进行预估；能够模拟全制程晶圆中在无离子注入的情况下的接触孔的导电性能情况，有利于对接触孔制备制程的改良形成参考。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种接触孔的性能预估模型，其特征在于，包括：
表面无离子注入的衬底；
氧化层，覆盖所述衬底的上表面；
氮化层，覆盖所述氧化层的上表面；
层间介质层，形成于所述氮化层的上表面；
所述层间介质层中制备有至少一个第一接触孔。
2.根据权利要求1所述的性能预估模型，其特征在于，所述氮化层由氮化硅制备形成。
3.根据权利要求1所述的性能预估模型，其特征在于，所述层间介质层由氮氧化硅制备形成。
4.根据权利要求1所述的性能预估模型，其特征在于，所述氧化层由氧化硅制备形成。
5.一种接触孔的性能预估方法，应用于一全制程晶圆，其特征在于，所述性能预估方法包括：
步骤S1，提供如权利要求1～4任一所述性能预估模型；
步骤S2，采用电子束扫描的方式检测所述性能预估模型中的所述第一接触孔；
步骤S3，根据所述性能预估模型中所述接触孔的检测结果，对所述全制程晶圆中的第二接触孔的性能进行预估。
6.根据权利要求5所述的性能预估方法，其特征在于，所述第一接触孔和所述第二接触孔均为阵列式。
7.根据权利要求6所述的性能预估方法，其特征在于，所述步骤S3中，所述第一接触孔在所述性能预估模型上的分布与所述第二接触孔在所述全制程晶圆上的分布相同。
8.根据权利要求7所述的性能预估方法，其特征在于，所述检测结果具体为：
所述性能预估模型中每个所述第一接触孔的导通电子量在所述性能预估模型中的分布情况。
9.根据权利要求6所述的性能预估方法，其特征在于，所述检测结果具体为：
所述性能预估模型中所有所述第一接触孔的导通电子量的总和。
10.根据权利要求6所述的性能预估方法，其特征在于，所述检测结果具体为：
所述性能预估模型中所有所述第一接触孔的导通电子量的平均值。
CN201810589936.0A 2018-06-08 2018-06-08 一种接触孔的性能预估模型及方法 Pending CN108807209A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810589936.0A CN108807209A (zh) 2018-06-08 2018-06-08 一种接触孔的性能预估模型及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810589936.0A CN108807209A (zh) 2018-06-08 2018-06-08 一种接触孔的性能预估模型及方法

Publications (1)

Publication Number Publication Date
CN108807209A true CN108807209A (zh) 2018-11-13

Family

ID=64088944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810589936.0A Pending CN108807209A (zh) 2018-06-08 2018-06-08 一种接触孔的性能预估模型及方法

Country Status (1)

Country Link
CN (1) CN108807209A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050191768A1 (en) * 2004-02-26 2005-09-01 Young-Jee Yoon Apparatus and method for measuring substrates
CN101064295A (zh) * 2006-04-30 2007-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN101123208A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
CN101211805A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 检测接触孔蚀刻缺陷的方法
CN101651116A (zh) * 2008-08-14 2010-02-17 中芯国际集成电路制造(北京)有限公司 接触孔的形成方法
CN101894791A (zh) * 2009-05-18 2010-11-24 中芯国际集成电路制造(北京)有限公司 接触孔的形成方法
CN102376600A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 接触孔失效评估方法
CN105097596A (zh) * 2015-07-30 2015-11-25 宁波时代全芯科技有限公司 半导体装置的接触孔的检测方法
CN105470162A (zh) * 2016-01-08 2016-04-06 武汉新芯集成电路制造有限公司 一种侦测接触孔缺陷的方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050191768A1 (en) * 2004-02-26 2005-09-01 Young-Jee Yoon Apparatus and method for measuring substrates
CN101064295A (zh) * 2006-04-30 2007-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN101123208A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
CN101211805A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 检测接触孔蚀刻缺陷的方法
CN101651116A (zh) * 2008-08-14 2010-02-17 中芯国际集成电路制造(北京)有限公司 接触孔的形成方法
CN101894791A (zh) * 2009-05-18 2010-11-24 中芯国际集成电路制造(北京)有限公司 接触孔的形成方法
CN102376600A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 接触孔失效评估方法
CN105097596A (zh) * 2015-07-30 2015-11-25 宁波时代全芯科技有限公司 半导体装置的接触孔的检测方法
CN105470162A (zh) * 2016-01-08 2016-04-06 武汉新芯集成电路制造有限公司 一种侦测接触孔缺陷的方法

Similar Documents

Publication Publication Date Title
US7679083B2 (en) Semiconductor integrated test structures for electron beam inspection of semiconductor wafers
WO2003003375A3 (en) Apparatus and methods for monitoring self-aligned contact arrays
TWI468964B (zh) 製作電性正確的積體電路的方法
CN102122637B (zh) 检测结构、检测方法及形成检测结构的方法
US6727501B1 (en) Method for detecting over-etch defects
CN1193419C (zh) 用于检测半导体器件中的缺陷的装置及使用该装置的方法
CN104752247B (zh) 一种金属桥连缺陷的检测结构以及制备方法
KR101030295B1 (ko) 반도체 소자의 소자 분리막 검사용 필드 트랜지스터
CN108807209A (zh) 一种接触孔的性能预估模型及方法
US8674355B2 (en) Integrated circuit test units with integrated physical and electrical test regions
CN107507786B (zh) 一种多晶硅上接触孔粘结层异常缺陷检测方法
CN113097087B (zh) 一种半导体器件及其测试方法
KR20050088186A (ko) 반도체 소자 생성 방법, 반도체 기판 및 반도체 장치
CN108172526B (zh) 一种检测多晶硅是否出现短路的检测方法
CN101770964B (zh) 形成钝化层窗口工艺中引入电荷的测试方法
US7250313B2 (en) Method of detecting un-annealed ion implants
CN111933544B (zh) 栅氧化层测试结构及其制造方法、栅氧化层测试基板
CN118231379A (zh) 测试结构及其形成方法及测试方法
US6991946B1 (en) Method and system for providing backside voltage contrast for silicon on insulator devices
KR20100062400A (ko) 반도체 웨이퍼의 결함 분석 방법
CN110459529B (zh) 金属填充缺陷的检测结构及其方法
CN118231378A (zh) 测试结构及其形成方法及测试方法
KR100252912B1 (ko) 반도체소자의테스트패턴
KR100489589B1 (ko) 반도체소자의테스트패턴
CN116190427A (zh) 一种半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181113