CN108806601A - 像素结构及其驱动方法、显示装置 - Google Patents
像素结构及其驱动方法、显示装置 Download PDFInfo
- Publication number
- CN108806601A CN108806601A CN201810672936.7A CN201810672936A CN108806601A CN 108806601 A CN108806601 A CN 108806601A CN 201810672936 A CN201810672936 A CN 201810672936A CN 108806601 A CN108806601 A CN 108806601A
- Authority
- CN
- China
- Prior art keywords
- transistor
- driving transistor
- switch
- signal
- control terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明提供一种像素结构及其驱动方法、显示装置,所述像素结构包括发光二极管、驱动晶体管、存储电容、数据接收单元、第一开关单元、第二开关单元、第一补偿单元以及第二补偿单元,或者所述像素结构包括发光二极管、驱动晶体管、存储电容、第一至第五开关晶体管。本发明的方案可以消除驱动晶体管的滞后效应,提高响应速度,能够避免由驱动晶体管的阈值电压偏移引起的亮度不均,并且还可以实现电源线IR压降的补偿,从而极大提高了显示装置的显示亮度均匀性和稳定性。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种像素结构及其驱动方法、显示装置。
背景技术
有机发光二极管(OLED)作为一种电流型发光器件,已越来越多地被应用于高性能显示中。以主动式矩阵有机发光显示器(Active Matrix OLED,AMOLED)而言,在像素区域中通常包括有机发光二极管(OLED)以及薄膜晶体管(TFT),且OLED是由TFT及其操作时所产生的电流来驱动。目前的AMOLED显示面板一般采用低温多晶硅(LTPS)基板,在LTPS基板上制作TFT阵列时,经常会因工艺变异或者工艺制成的均匀性等问题,造成LTPS基板上各处TFT的阈值电压(Vth)不均匀,使得各TFT操作时所产生的驱动电流亦有所差异,进而造成各OELD所发出的亮度不一致,影响了AMOLED显示器的显示效果;此外,当AMOLED显示面板尺寸变大时,为TFT阵列提供电源的电源(VDD)走线上的IR压降问题也会变得尤为严重,会造成各TFT上的接收到的VDD不同,继而造成各TFT操作时所产生的驱动电流差异更大,由此会进一步造成AMOLED显示器的显示质量下降。
发明内容
本发明的目的在于提供一种像素结构及其驱动方法、显示装置,能够补偿阈值电压,消除IR压降问题,提高显示均匀性和稳定性。
为了实现上述目的,本发明提供一种像素结构,包括:发光二极管、驱动晶体管、存储电容、数据接收单元、第一开关单元、第二开关单元、第一补偿单元以及第二补偿单元,其中,
所述驱动晶体管,包含一控制端、一第一端及一第二端,所述驱动晶体管的第二端连接所述发光二极管的一端,所述发光二极管的另一端接一参考信号或者接地,所述驱动晶体管用于根据所述控制端及所述第一端之间的电位差驱动所述发光二极管发光;
所述数据接收单元连接所述驱动晶体管的控制端,用于根据一扫描信号来提供一像素数据信号至所述驱动晶体管的控制端;
所述第一开关单元连接在一电源线和所述驱动晶体管的第一端之间,用于接收所述电源的电压,并在一发光控制信号的控制下将所述电源的电压提供至所述驱动晶体管的第一端;
所述第二开关单元连接在所述驱动晶体管的控制端和所述数据接收单元之间,用于在所述发光控制信号的控制下将所述数据接收单元接收的像素数据信号传送至所述驱动晶体管的控制端;
所述存储电容连接在所述驱动晶体管的第一端和所述数据接收单元之间;
所述第一补偿单元连接所述驱动晶体管的第二端和控制端之间,所述第二补偿单元的一端连接一初始化信号线,另一端连接在所述第一补偿单元和所述驱动晶体管的控制端相连接的一端上,所述第一补偿单元用于在一扫描信号的控制下将所述驱动晶体管的控制端和第二端导通或断开,以及将所述驱动晶体管导通时流出的电流经所述第二补偿单元传输至所述初始化信号线;所述第二补偿单元用于在所述扫描信号的控制下将所述初始化信号线提供的初始化信号传输至所述第一补偿单元和所述驱动晶体管的控制端。
可选的,所述第一开关单元包括第一开关晶体管,所述第一开关晶体管包含一控制端、一第一端及一第二端,所述第一开关晶体管的控制端接收所述发光控制信号,所述第一开关晶体管的第一端接收所述电源电压,所述第一开关晶体管的第二端连接所述驱动晶体管的第一端。
可选的,所述第二开关单元包括第二开关晶体管,所述第二开关晶体管包含一控制端、一第一端及一第二端,所述第二开关晶体管的控制端接收所述发光控制信号,所述第二开关晶体管的第一端连接所述数据接收单元的一端和所述存储电容的一端,所述第二开关晶体管的第二端连接所述驱动晶体管的控制端。
可选的,所述数据接收单元包括第三开关晶体管,所述第三开关晶体管包含一控制端、一第一端及一第二端,所述第三开关晶体管的控制端接收所述扫描信号,所述第三开关晶体管的第一端接入所述像素数据信号,所述第三开关晶体管的第二端连接所述第二开关单元的一端。
可选的,所述第一补偿单元包括第四开关晶体管,所述第四开关晶体管包含一控制端、一第一端及一第二端,所述第四开关晶体管的控制端接收所述扫描信号,所述第四开关晶体管的第一端连接所述驱动晶体管的控制端,所述第四开关晶体管的第二端连接所述驱动晶体管的第二端。
可选的,所述第二补偿单元包括第五开关晶体管,所述第五开关晶体管包含一控制端、一第一端及一第二端,所述第五开关晶体管的控制端接收所述扫描信号,所述第五开关晶体管的第一端接入所述初始化信号,所述第五开关晶体管的第二端连接所述第一补偿单元与所述驱动晶体管的控制端相连接的一端。
本发明还提供一种上述的像素结构的驱动方法,包括如下步骤:
初始化阶段:所述扫描信号至少控制所述第一补偿单元和第二补偿单元导通,所述发光控制信号至少控制所述第一开关单元导通,所述发光二极管连接所述驱动晶体管的一端的电位被初始化为所述初始化信号对应的电压,有电流从所述电源依次经所述第一开关单元、驱动晶体管、所述第一补偿单元和所述第二补偿单元流向所述初始化信号线,以消除所述驱动晶体管的滞后效应,所述存储电容连接所述驱动晶体管的一端的电位为所述电源的电压;
补偿阶段:所述扫描信号控制所述数据接收单元、第一补偿单元和第二补偿单元导通,所述发光控制信号控制所述第二开关单元和所述第一开关单元截止,所述存储电容连接所述数据接收单元的一端的电位为所述像素数据信号的电压,所述驱动晶体管的控制端和第二端被所述第一补偿单元导通,所述第二补偿单元将所述驱动晶体管的控制端的电位变为所述初始化信号的电压,所述存储电容连接所述驱动晶体管的一端的电位由所述电源的电压逐渐下降至Vinit+|Vth(T0)|,Vth(T0)为驱动晶体管的阈值电压,Vinit为所述初始化信号的电压;
发光阶段:所述扫描信号控制所述数据接收单元、第一补偿单元和第二补偿单元截止,所述发光控制信号控制所述第二开关单元和所述第一开关单元导通,所述存储电容连接所述驱动晶体管的一端的电位跳变至所述电源的电压,所述存储电容连接所述数据接收单元的一端的电位提供至所述驱动晶体管的控制端,所述驱动晶体管导通,驱动所述发光二极管发光。
本发明还提供一种像素结构,包括发光二极管、驱动晶体管、存储电容以及第一至第五开关晶体管,所述驱动晶体管以及所述第一至第五开关晶体管均包括控制端、第一端和第二端,其中,所述驱动晶体管的第二端连接所述发光二极管的一端,所述发光二极管的另一端接一参考信号或者接地,所述驱动晶体管的第一端连接所述第一开关晶体管的第二端以及所述存储电容的一端,所述驱动晶体管的控制端分别连接所述第二开关晶体管的第二端、所述第四开关晶体管的第一端以及所述第五开关晶体管的第二端;所述第一开关晶体管的第一端连接一电源,所述第一开关晶体管的控制端接入一发光控制信号;所述第二开关晶体管的控制端接入所述发光控制信号,所述第二开关晶体管的第一端连接所述第三开关晶体管的第二端;所述第三开关晶体管的第一端接入一像素数据信号,所述第三开关晶体管的控制端接入一扫描信号;所述第四晶体管的控制端接入所述扫描信号,所述第四开关晶体管的第二端连接所述驱动晶体管的第二端;所述第五开关晶体管的控制端接入所述扫描信号,所述第五开关晶体管的第一端连接一初始化信号线。
本发明还提供一种上述的像素结构的驱动方法,包括如下步骤:
初始化阶段:所述扫描信号至少控制所述第四开关晶体管和第五开关晶体管导通,所述发光控制信号至少控制所述第一开关晶体管导通,所述发光二极管连接所述驱动晶体管的一端的电位被初始化为所述初始化信号对应的电压,有电流从所述电源依次经所述第一开关晶体管、驱动晶体管、所述第四开关晶体管和所述第五开关晶体管流向所述初始化信号线,以消除所述驱动晶体管的滞后效应,所述存储电容连接所述驱动晶体管的一端的电位为所述电源的电压;
补偿阶段:所述扫描信号控制所述第三开关晶体管、第四开关晶体管和第五开关晶体管导通,所述发光控制信号控制所述第二开关晶体管和所述第一开关晶体管截止,所述存储电容连接所述第三晶体管的一端的电位为所述像素数据信号的电压,所述驱动晶体管的控制端和第二端被所述第四开关晶体管导通,所述第五开关晶体管将所述驱动晶体管的控制端的电位变为所述初始化信号的电压,所述存储电容连接所述驱动晶体管的一端的电位由所述电源的电压逐渐下降至Vinit+|Vth(T0)|,Vth(T0)为驱动晶体管的阈值电压,Vinit为所述初始化信号的电压;
发光阶段:所述扫描信号控制所述第三开关晶体管、第四开关晶体管和第五开关晶体管截止,所述发光控制信号控制所述第二开关晶体管和所述第一开关晶体管导通,所述存储电容连接所述驱动晶体管的一端的电位跳变至所述电源的电压,所述存储电容连接所述第三开关晶体管的一端的电位提供至所述驱动晶体管的控制端,所述驱动晶体管导通,驱动所述发光二极管发光。
本发明还提供一种显示装置,包括上述的像素结构,或者包括权利要求8所述的像素结构。
与现有技术相比,本发明的技术方案具有以下效果:
1、可以消除驱动晶体管的滞后效应,提高响应速度;
2、驱动晶体管驱动发光二极管发光时的驱动电流由像素数据信号的电压和初始化信号的电压决定,而与各个晶体管的阈值电压以及电源的电压无关,因此能够避免由各个晶体管的阈值电压偏移引起的亮度不均,并且还可以实现电源线上的IR压降的补偿,从而极大提高了显示装置的显示亮度均匀性和稳定性。
附图说明
图1是本发明具体实施例的像素结构的电路示意图;
图2是图1所示的像素结构中的扫描信号和发光控制信号的操作时序图。
具体实施方式
为使本发明的目的、特征更明显易懂,下面结合附图对本发明的具体实施方式作进一步的说明,然而,本发明可以用不同的形式实现,不应只是局限在所述的实施例。此外,附图仅以说明为目的,并未依照原尺寸作图。为使便于理解,下述说明中相同元件将以相同的符号标示来说明。关于本文中所使用的『第一』、『第二』、…等,并非特别指称次序或顺位的意思,亦非用以限定本发明,其仅仅是为了区别以相同技术用语描述的元件或操作而已。
图1为本发明一实施例的一种像素结构的示意图。请参考图1,本发明一实施例提供一种像素结构,包括:发光二极管OLED、驱动晶体管T0、存储电容C、第一开关单元101、第二开关单元102、第一补偿单元103、第二补偿单元104以及数据接收单元105。
在本实施例中,所述驱动晶体管T0包含一控制端、一第一端及一第二端,所述驱动晶体管T0的第二端连接所述发光二极管OLED的一端(即阳极),所述发光二极管OLED的另一端(即阴极)接一参考信号VSS或者接地,所述VSS的电压高于发光二极管OLED最高灰阶的驱动电压,所述驱动晶体管T0用于根据所述控制端及所述第一端之间的电位差驱动所述发光二极管OLED发光。
在本实施例中,所述第一开关单元101包括第一开关晶体管T1,所述第一开关晶体管T1包含一控制端、一第一端及一第二端,所述第一开关晶体管T1的控制端接收一发光控制信号Em,所述第一开关晶体管T1的第一端接收一电源的电压VDD,所述第一开关晶体管T1的第二端连接所述驱动晶体管T0的第一端,所述第一开关晶体管T1用于接收所述电源的电压VDD,并在所述发光控制信号Em的控制下将所述电源的电压VDD提供至所述驱动晶体管T0的第一端。
在本实施例中,所述第二开关单元102包括第二开关晶体管T2,所述第二开关晶体管T2包含一控制端、一第一端及一第二端,所述第二开关晶体管T2的控制端接收所述发光控制信号Em,所述第二开关晶体管T2的第一端连接所述数据接收单元105的一端和所述存储电容C的一端,所述第二开关晶体管T2的第二端连接所述驱动晶体管T0的控制端,所述第二开关晶体管T2用于在所述发光控制信号Em的控制下将所述数据接收单元105接收的像素数据信号Vdata传送至所述驱动晶体管T0的控制端。
在本实施例中,所述数据接收单元105包括第三开关晶体管T3,所述第三开关晶体管T3包含一控制端、一第一端及一第二端,所述第三开关晶体管T3的控制端接收一扫描信号Sn,所述第三开关晶体管T3的第一端接入所述像素数据信号Vdata,所述第三开关晶体管T3的第二端连接所述第二开关单元102的一端以及存储电容C的一端,所述第三开关晶体管T3用于根据扫描信号Sn来提供像素数据信号Vdata至所述驱动晶体管T0的控制端。
在本实施例中,所述第一补偿单元103包括第四开关晶体管T4,所述第四开关晶体管T4包含一控制端、一第一端及一第二端,所述第四开关晶体管T4的控制端接收所述扫描信号Sn,所述第四开关晶体管T4的第一端连接所述驱动晶体管T0的控制端,所述第四开关晶体管T4的第二端连接所述驱动晶体管T0的第二端;所述第二补偿单元包括第五开关晶体管T5,所述第五开关晶体管T5包含一控制端、一第一端及一第二端,所述第五开关晶体管T5的控制端接收所述扫描信号Sn,所述第五开关晶体管T5的第一端连接一初始化信号线,所述初始化信号线提供一初始化信号,所述第五开关晶体管T5的第二端连接所述第一补偿单元103与所述驱动晶体管T0的控制端连接的一端(即第四开关晶体管T4的第一端);所述第四开关晶体管T4用于在扫描信号Sn的控制下将所述驱动晶体管T0的控制端和第二端导通或断开,以及将所述驱动晶体管T0导通时流出的电流经所述第二补偿单105元传输至所述初始化信号线;所述第五开关晶体管T5用于在所述扫描信号Sn的控制下将所述初始化信号线提供的初始化信号传输至所述第一补偿单元103和所述驱动晶体管T0的控制端。
所述存储电容C的一端所述驱动晶体管T0的第一端以及第一开关晶体管T0的第二端,所述存储电容C的另一端连接所述数据接收单元105的一端(即第三开关晶体管T3的第二端)以及第二开关单元102的一端(即第二开关晶体管T2的第一端)。
上述的第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4、第五开关晶体管T5以及驱动晶体管T0可以分别选自多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化物薄膜晶体管、有机薄膜晶体管中任意一种。此外,第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4、第五开关晶体管T5以及驱动晶体管T0可以均为PMOS晶体管,且T0~T5的第一端可以是晶体管的源极或漏极,第二端可以是晶体管的漏极或源极,控制端均为晶体管的栅极。在本发明的其他实施例中,第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4、第五开关晶体管T5以及驱动晶体管T0中可以有至少一个为NMOS晶体管。
图2是图1的像素结构中的发光控制信号Em和扫描信号Sn的时序图,请参考图2,本实施例还提供一种上述的像素结构的驱动方法,包括以下步骤:
初始化阶段(即t1时间段):所述扫描信号Sn至少控制所述第一补偿单元103和第二补偿单元104导通,所述发光控制信号Em至少控制所述第一开关单元101导通,所述发光二极管OLED连接所述驱动晶体管T0的一端的电位被初始化为所述初始化信号对应的电压Vinit,有电流从所述电源依次经所述第一开关单元101、驱动晶体管T0、所述第一补偿单元103和所述第二补偿单元104流向所述初始化信号线,以消除所述驱动晶体管T0的滞后效应,所述存储电容C连接所述驱动晶体管T0的一端(即图1中的b点)的电位为所述电源的电压VDD;
补偿阶段(即t2时间段):所述扫描信号Sn控制所述数据接收单元105、第一补偿单元103和第二补偿单元104导通,所述发光控制信号Em控制所述第二开关单元102和所述第一开关单元101截止,所述存储电容C连接所述数据接收单元105的一端的电位(即图1中的a点)为所述像素数据信号的电压Vdata,所述驱动晶体管T0的控制端和第二端被所述第一补偿单元103导通,所述第二补偿单元104将所述驱动晶体管T0的控制端的电位变为所述初始化信号的电压Vinit,所述存储电容C连接所述驱动晶体管T0的一端的电位由所述电源的电压VDD逐渐下降至Vinit+|Vth(T0)|,Vth(T0)为驱动晶体管的阈值电压,Vinit为所述初始化信号的电压;
发光阶段(即t3时间段):所述扫描信号Sn控制所述数据接收单元105、第一补偿单元103和第二补偿单元104截止,所述发光控制信号Em控制所述第二开关单元102和所述第一开关单元101导通,所述存储电容C连接所述驱动晶体管T0的一端(即图1中的b点)的电位跳变至所述电源的电压VDD,考存储电容C上电荷守恒,所述存储电容C连接所述数据接收单元105的一端(即图1中的a点)的电位变为Va=Vdata+Vdd-|Vth(T3)|-Vinit,提供至所述驱动晶体管T0的控制端,所述驱动晶体管T0导通,驱动所述发光二极管OLED发光,此时通过发光二极管OLED的电流也即通过驱动晶体管T0的电流为
Ids=β/2(Vgs(T0)-Vth(T0))2
=β/2(Vdd-Vdata-Vdd-|Vth(T0)|+Vinit+|Vth(T0)|)2
=β/2(Vinit-Vdata)2,
由上式可知,驱动发光二极管的驱动电流与T0~T5的阈值电压、发光二极管OLED两端的电压以及电源VDD上的IR压降均无关,因此可以消除晶体管的阈值电压非均匀性和漂移、有机发光二极管OLED电气性能非均匀性以及电源线上IR压降的影响,可补偿阈值电压,消除IR压降问题,消除发光二极管OLED残影,同时消除驱动晶体管T0的滞后效应。此外,从图2所示的时序图中可以看出本实施例的像素结构所用的控制信号少、电路时序简单,容易实现,所以适用性更广。
本发明还提供一种显示装置,包括:上述的像素结构,用于提供扫描信号Sn的扫描线,用于提供发光控制信号Em的发光控制线,用于提供像素数据信号Vdata的数据线,用于提供初始化信号的初始化信号线以及用于提供电源电压VDD的电源线。本实施例的显示装置可以为:OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件,所述显示装置还可以具有常规AMOLED显示装置的外框等结构。
由于本实施例的显示装置具有本实施例中的像素结构,故其画面显示的均匀性和稳定性明显提高。
请继续参考图1,本发明另一实施例还提供一种像素结构,为6T1C结构,具体包括发光二极管OLED、驱动晶体管T0、存储电容C以及第一至第五开关晶体管T1~T5,所述驱动晶体管T0以及所述第一至第五开关晶体管T1~T5均包括控制端、第一端和第二端,其中,所述驱动晶体管T0的第二端连接所述发光二极管OLED的一端(即阳极),所述发光二极管的OLED的另一端(即阴极)接一参考信号VSS或者接地,所述驱动晶体管T0的第一端连接所述第一开关晶体管T1的第二端以及所述存储电容C的一端,所述驱动晶体管T0的控制端(例如是MOS管的栅极)分别连接所述第二开关晶体管T2的第二端、所述第四开关晶体管T4的第一端以及所述第五开关晶体管T5的第二端;所述第一开关晶体管T1的第一端连接一电源VDD,所述第一开关晶体管T的控制端和所述第二开关晶体管T2的控制端均接入发光控制信号Em(或者说连接同一发光控制线);所述第二开关晶体管T2的第一端连接所述第三开关晶体管T3的第二端;所述第三开关晶体管T3的第一端接入一像素数据信号Vdata(或者说连接一数据线),所述第三开关晶体管T3的控制端、所述第四晶体管T4的控制端和所述第五开关晶体管T5的控制端接入一扫描信号Sn(或者说连接同一扫描线);所述第四开关晶体管T4的第二端连接所述驱动晶体管T0的第二端和所述发光二极管的OLED的阳极;所述第五开关晶体管T5的第一端连接一初始化信号线(或者说接入一初始化信号Vinit)。
上述的第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4、第五开关晶体管T5以及驱动晶体管T0可以分别选自多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化物薄膜晶体管、有机薄膜晶体管中任意一种。此外,上述的第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4、第五开关晶体管T5以及驱动晶体管T0可以均为PMOS晶体管,且T0~T5的第一端可以是PMOS晶体管的源极或漏极,第二端可以是PMOS晶体管的漏极或源极,控制端均为PMOS晶体管的栅极。在本发明的其他实施例中,第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4、第五开关晶体管T5以及驱动晶体管T0中可以有至少一个为NMOS晶体管。
图2是图1的像素结构中的发光控制信号Em和扫描信号Sn的时序图,请参考图2,本实施例还提供一种上述的像素结构的驱动方法,包括如下步骤:
初始化阶段(即图2中的t1时间段):所述扫描信号Sn至少控制所述第四开关晶体管T4和第五开关晶体管T5导通,所述发光控制信号Em至少控制所述第一开关晶体管T1导通,例如Sn、Em均为低电平,T0~T5全部导通,发光二极管OLED阳极(即连接T0的一端,也可以说是T0的第二端)电位被初始化至所述初始化信号对应的电压Vinit,有电流从电源VDD依次经沿T1、T3、T5流向初始化信号线(即图1中的Vinit处),消除驱动晶体管T0的滞后效应;存储电容C连接T2和T5的一端(即图1中的左端节点a)电压Va充电至Va=Vdata,存储电容C连接所述驱动晶体管T0的一端(即图1中的右端节点b)的电压为Vb=VDD;
补偿阶段(即图2中的t2时间段):所述扫描信号Sn控制所述第三开关晶体管T3、第四开关晶体管T4和第五开关晶体管T5导通,所述发光控制信号Em控制所述第二开关晶体管T2和所述第一开关晶体管T1截止,例如Sn为低电平,Em为高电平,T4、T5、T3导通,T1、T2截止,存储电容C左端节点a点电位Va由Data线保持在Va=Vdata,驱动晶体管T0的栅极和漏极被T4导通,T0的栅极电位迅速变为Vinit,其处于类似二极管工作状态,即T0的漏极和栅极电位相同,都为Vinit,T0的源极电位(即存储电容C右端节点b点电位)由VDD逐渐下降至Vb=Vinit+|Vth(T0)|,Vth(T0)为驱动晶体管T0的阈值电压;
发光阶段(即图2中的t3时间段):所述扫描信号Sn控制所述第三开关晶体管T3、第四开关晶体管T4和第五开关晶体管T5截止,所述发光控制信号控制所述第二开关晶体管T2和所述第一开关晶体管T1导通,例如,Em处于低电平,Sn处于高电平,T1、T2导通,T0的源极电位(即存储电容C右端节点b点电位)跳变至VDD,考虑存储电容C上电荷守恒,存储电容C左端节点a点电位变为Va=Vdata+Vdd-|Vth(T0)|-Vinit,所述驱动晶体管T0导通,驱动所述发光二极管OLED发光,此时通过发光二极管OLED的电流也即通过驱动晶体管T0的电流为
Ids=β/2(Vgs(T0)-Vth(T0))2
=β/2(Vdd-Vdata-Vdd-|Vth(T0)|+Vinit+|Vth(T0)|)2=β/2(Vinit-Vdata)2;
由上式可知,驱动发光二极管OLED的驱动电流与T0~T5的阈值电压、发光二极管OLED两端的电压以及电源VDD上的IR压降均无关,因此可以消除T0~T5的阈值电压非均匀性和漂移、有机发光二极管OLED电气性能非均匀性以及电源线上IR压降的影响,可补偿T0~T5的阈值电压,消除电源VDD的IR压降问题,消除发光二极管OLED残影,同时消除驱动晶体管T0的滞后效应。此外,从图2所示的时序图中可以看出本实施例的像素结构所用的控制信号少、电路时序简单,容易实现,所以适用性更广。
此外,实际应用本实施例的像素结构时,电源的电压VDD可以为4.6V,参考信号VSS可以为-3V,像素数据信号的电压Vdata为-6.6V~-0.6V。
本发明还提供一种显示装置,包括:上述的像素结构,用于提供扫描信号Sn的扫描线,用于提供发光控制信号Em的发光控制线,用于提供像素数据信号Vdata的数据线,用于提供初始化信号的初始化信号线以及用于提供电源电压VDD的电源线。本实施例的显示装置可以为:OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件,所述显示装置还可以具有常规AMOLED显示装置的外框等结构。
由于本实施例的显示装置具有本实施例中的像素结构,故其画面显示的均匀性和稳定性明显提高。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种像素结构,其特征在于,包括:发光二极管、驱动晶体管、存储电容、数据接收单元、第一开关单元、第二开关单元、第一补偿单元以及第二补偿单元,其中,
所述驱动晶体管,包含一控制端、一第一端及一第二端,所述驱动晶体管的第二端连接所述发光二极管的一端,所述发光二极管的另一端接一参考信号或者接地,所述驱动晶体管用于根据所述控制端及所述第一端之间的电位差驱动所述发光二极管发光;
所述数据接收单元连接所述驱动晶体管的控制端,用于根据一扫描信号来提供一像素数据信号至所述驱动晶体管的控制端;
所述第一开关单元连接在一电源线和所述驱动晶体管的第一端之间,用于接收所述电源的电压,并在一发光控制信号的控制下将所述电源的电压提供至所述驱动晶体管的第一端;
所述第二开关单元连接在所述驱动晶体管的控制端和所述数据接收单元之间,用于在所述发光控制信号的控制下将所述数据接收单元接收的像素数据信号传送至所述驱动晶体管的控制端;
所述存储电容连接在所述驱动晶体管的第一端和所述数据接收单元之间;
所述第一补偿单元连接所述驱动晶体管的第二端和控制端之间,所述第二补偿单元的一端连接一初始化信号线,另一端连接在所述第一补偿单元和所述驱动晶体管的控制端相连接的一端上,所述第一补偿单元用于在一扫描信号的控制下将所述驱动晶体管的控制端和第二端导通或断开,以及将所述驱动晶体管导通时流出的电流经所述第二补偿单元传输至所述初始化信号线;所述第二补偿单元用于在所述扫描信号的控制下将所述初始化信号线提供的初始化信号传输至所述第一补偿单元和所述驱动晶体管的控制端。
2.根据权利要求1所述的像素结构,其特征在于,所述第一开关单元包括第一开关晶体管,所述第一开关晶体管包含一控制端、一第一端及一第二端,所述第一开关晶体管的控制端接收所述发光控制信号,所述第一开关晶体管的第一端接收所述电源电压,所述第一开关晶体管的第二端连接所述驱动晶体管的第一端。
3.根据权利要求1所述的像素结构,其特征在于,所述第二开关单元包括第二开关晶体管,所述第二开关晶体管包含一控制端、一第一端及一第二端,所述第二开关晶体管的控制端接收所述发光控制信号,所述第二开关晶体管的第一端连接所述数据接收单元的一端和所述存储电容的一端,所述第二开关晶体管的第二端连接所述驱动晶体管的控制端。
4.根据权利要求1所述的像素结构,其特征在于,所述数据接收单元包括第三开关晶体管,所述第三开关晶体管包含一控制端、一第一端及一第二端,所述第三开关晶体管的控制端接收所述扫描信号,所述第三开关晶体管的第一端接入所述像素数据信号,所述第三开关晶体管的第二端连接所述第二开关单元的一端。
5.根据权利要求1所述的像素结构,其特征在于,所述第一补偿单元包括第四开关晶体管,所述第四开关晶体管包含一控制端、一第一端及一第二端,所述第四开关晶体管的控制端接收所述扫描信号,所述第四开关晶体管的第一端连接所述驱动晶体管的控制端,所述第四开关晶体管的第二端连接所述驱动晶体管的第二端。
6.根据权利要求1所述的像素结构,其特征在于,所述第二补偿单元包括第五开关晶体管,所述第五开关晶体管包含一控制端、一第一端及一第二端,所述第五开关晶体管的控制端接收所述扫描信号,所述第五开关晶体管的第一端接入所述初始化信号,所述第五开关晶体管的第二端连接所述第一补偿单元与所述驱动晶体管的控制端相连接的一端。
7.一种权利要求1至6中任一项所述的像素结构的驱动方法,其特征在于,包括如下步骤:
初始化阶段:所述扫描信号至少控制所述第一补偿单元和第二补偿单元导通,所述发光控制信号至少控制所述第一开关单元导通,所述发光二极管连接所述驱动晶体管的一端的电位被初始化为所述初始化信号对应的电压,有电流从所述电源依次经所述第一开关单元、驱动晶体管、所述第一补偿单元和所述第二补偿单元流向所述初始化信号线,以消除所述驱动晶体管的滞后效应,所述存储电容连接所述驱动晶体管的一端的电位为所述电源的电压;
补偿阶段:所述扫描信号控制所述数据接收单元、第一补偿单元和第二补偿单元导通,所述发光控制信号控制所述第二开关单元和所述第一开关单元截止,所述存储电容连接所述数据接收单元的一端的电位为所述像素数据信号的电压,所述驱动晶体管的控制端和第二端被所述第一补偿单元导通,所述第二补偿单元将所述驱动晶体管的控制端的电位变为所述初始化信号的电压,所述存储电容连接所述驱动晶体管的一端的电位由所述电源的电压逐渐下降至Vinit+|Vth(T0)|,Vth(T0)为驱动晶体管的阈值电压,Vinit为所述初始化信号的电压;
发光阶段:所述扫描信号控制所述数据接收单元、第一补偿单元和第二补偿单元截止,所述发光控制信号控制所述第二开关单元和所述第一开关单元导通,所述存储电容连接所述驱动晶体管的一端的电位跳变至所述电源的电压,所述存储电容连接所述数据接收单元的一端的电位提供至所述驱动晶体管的控制端,所述驱动晶体管导通,驱动所述发光二极管发光。
8.一种像素结构,其特征在于,包括发光二极管、驱动晶体管、存储电容以及第一至第五开关晶体管,所述驱动晶体管以及所述第一至第五开关晶体管均包括控制端、第一端和第二端,其中,所述驱动晶体管的第二端连接所述发光二极管的一端,所述发光二极管的另一端接一参考信号或者接地,所述驱动晶体管的第一端连接所述第一开关晶体管的第二端以及所述存储电容的一端,所述驱动晶体管的控制端分别连接所述第二开关晶体管的第二端、所述第四开关晶体管的第一端以及所述第五开关晶体管的第二端;所述第一开关晶体管的第一端连接一电源,所述第一开关晶体管的控制端接入一发光控制信号;所述第二开关晶体管的控制端接入所述发光控制信号,所述第二开关晶体管的第一端连接所述第三开关晶体管的第二端;所述第三开关晶体管的第一端接入一像素数据信号,所述第三开关晶体管的控制端接入一扫描信号;所述第四晶体管的控制端接入所述扫描信号,所述第四开关晶体管的第二端连接所述驱动晶体管的第二端;所述第五开关晶体管的控制端接入所述扫描信号,所述第五开关晶体管的第一端连接一初始化信号线。
9.一种权利要求8所述的像素结构的驱动方法,其特征在于,包括如下步骤:
初始化阶段:所述扫描信号至少控制所述第四开关晶体管和第五开关晶体管导通,所述发光控制信号至少控制所述第一开关晶体管导通,所述发光二极管连接所述驱动晶体管的一端的电位被初始化为所述初始化信号对应的电压,有电流从所述电源依次经所述第一开关晶体管、驱动晶体管、所述第四开关晶体管和所述第五开关晶体管流向所述初始化信号线,以消除所述驱动晶体管的滞后效应,所述存储电容连接所述驱动晶体管的一端的电位为所述电源的电压;
补偿阶段:所述扫描信号控制所述第三开关晶体管、第四开关晶体管和第五开关晶体管导通,所述发光控制信号控制所述第二开关晶体管和所述第一开关晶体管截止,所述存储电容连接所述第三晶体管的一端的电位为所述像素数据信号的电压,所述驱动晶体管的控制端和第二端被所述第四开关晶体管导通,所述第五开关晶体管将所述驱动晶体管的控制端的电位变为所述初始化信号的电压,所述存储电容连接所述驱动晶体管的一端的电位由所述电源的电压逐渐下降至Vinit+|Vth(T0)|,Vth(T0)为驱动晶体管的阈值电压,Vinit为所述初始化信号的电压;
发光阶段:所述扫描信号控制所述第三开关晶体管、第四开关晶体管和第五开关晶体管截止,所述发光控制信号控制所述第二开关晶体管和所述第一开关晶体管导通,所述存储电容连接所述驱动晶体管的一端的电位跳变至所述电源的电压,所述存储电容连接所述第三开关晶体管的一端的电位提供至所述驱动晶体管的控制端,所述驱动晶体管导通,驱动所述发光二极管发光。
10.一种显示装置,其特征在于,包括权利要求1至6中任一项所述的像素结构,或者包括权利要求8所述的像素结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810672936.7A CN108806601A (zh) | 2018-06-26 | 2018-06-26 | 像素结构及其驱动方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810672936.7A CN108806601A (zh) | 2018-06-26 | 2018-06-26 | 像素结构及其驱动方法、显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108806601A true CN108806601A (zh) | 2018-11-13 |
Family
ID=64071643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810672936.7A Pending CN108806601A (zh) | 2018-06-26 | 2018-06-26 | 像素结构及其驱动方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108806601A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109448637A (zh) * | 2019-01-04 | 2019-03-08 | 京东方科技集团股份有限公司 | 一种像素驱动电路及其驱动方法、显示面板 |
CN111445851A (zh) * | 2020-04-30 | 2020-07-24 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
WO2021088793A1 (zh) * | 2019-11-04 | 2021-05-14 | Oppo广东移动通信有限公司 | 一种oled驱动电路的补偿电路和显示器 |
CN113421526A (zh) * | 2021-06-29 | 2021-09-21 | 合肥维信诺科技有限公司 | 显示面板及显示装置 |
CN113838415A (zh) * | 2020-06-08 | 2021-12-24 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示面板及显示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101231821A (zh) * | 2006-12-21 | 2008-07-30 | 三星Sdi株式会社 | 有机发光显示器及其驱动方法 |
CN103700342A (zh) * | 2013-12-12 | 2014-04-02 | 京东方科技集团股份有限公司 | Oled像素电路及驱动方法、显示装置 |
CN104078005A (zh) * | 2014-06-25 | 2014-10-01 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法和显示装置 |
CN104269139A (zh) * | 2014-09-15 | 2015-01-07 | 友达光电股份有限公司 | 像素结构与其驱动方法 |
CN104658484A (zh) * | 2015-03-18 | 2015-05-27 | 上海和辉光电有限公司 | 显示装置、像素驱动电路及其驱动方法 |
CN106910462A (zh) * | 2015-12-22 | 2017-06-30 | 昆山国显光电有限公司 | 像素电路及其驱动方法和有源矩阵有机发光显示装置 |
-
2018
- 2018-06-26 CN CN201810672936.7A patent/CN108806601A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101231821A (zh) * | 2006-12-21 | 2008-07-30 | 三星Sdi株式会社 | 有机发光显示器及其驱动方法 |
CN103700342A (zh) * | 2013-12-12 | 2014-04-02 | 京东方科技集团股份有限公司 | Oled像素电路及驱动方法、显示装置 |
CN104078005A (zh) * | 2014-06-25 | 2014-10-01 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法和显示装置 |
CN104269139A (zh) * | 2014-09-15 | 2015-01-07 | 友达光电股份有限公司 | 像素结构与其驱动方法 |
CN104658484A (zh) * | 2015-03-18 | 2015-05-27 | 上海和辉光电有限公司 | 显示装置、像素驱动电路及其驱动方法 |
CN106910462A (zh) * | 2015-12-22 | 2017-06-30 | 昆山国显光电有限公司 | 像素电路及其驱动方法和有源矩阵有机发光显示装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109448637A (zh) * | 2019-01-04 | 2019-03-08 | 京东方科技集团股份有限公司 | 一种像素驱动电路及其驱动方法、显示面板 |
US11217175B2 (en) | 2019-01-04 | 2022-01-04 | Boe Technology Group Co., Ltd. | Pixel-driving circuit and method, and a display utilizing the same |
WO2021088793A1 (zh) * | 2019-11-04 | 2021-05-14 | Oppo广东移动通信有限公司 | 一种oled驱动电路的补偿电路和显示器 |
CN111445851A (zh) * | 2020-04-30 | 2020-07-24 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
US11495178B2 (en) | 2020-04-30 | 2022-11-08 | Beijing Boe Technology Development Co., Ltd. | Pixel circuit having a plurality of enable signals and gate signals in opposite phase and driving method thereof |
CN113838415A (zh) * | 2020-06-08 | 2021-12-24 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示面板及显示装置 |
US11790850B2 (en) | 2020-06-08 | 2023-10-17 | Boe Technology Group Co., Ltd. | Pixel driving circuit and pixel driving method therefor, display panel, and display apparatus |
CN113421526A (zh) * | 2021-06-29 | 2021-09-21 | 合肥维信诺科技有限公司 | 显示面板及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113838421B (zh) | 像素电路及其驱动方法、显示面板 | |
CN106128360B (zh) | 像素电路、显示面板、显示设备及驱动方法 | |
CN105741781B (zh) | Amoled像素驱动电路及像素驱动方法 | |
WO2020001635A1 (zh) | 驱动电路及其驱动方法、显示装置 | |
WO2021238470A1 (zh) | 像素电路及其驱动方法、显示面板 | |
CN107481675B (zh) | 像素驱动电路及其驱动方法、阵列基板及显示装置 | |
US7800565B2 (en) | Method and system for programming and driving active matrix light emitting device pixel | |
WO2020001027A1 (zh) | 像素驱动电路及方法、显示装置 | |
CN108806601A (zh) | 像素结构及其驱动方法、显示装置 | |
CN101770745B (zh) | 显示装置、显示装置驱动方法及电子设备 | |
CN108257549A (zh) | 电致发光显示器 | |
US8743027B2 (en) | OLED driving circuit and method of the same used in display panel | |
WO2020192278A1 (zh) | 像素电路及其驱动方法、显示基板、显示装置 | |
CN110010072A (zh) | 像素电路及其驱动方法、显示装置 | |
CN109119029B (zh) | 像素电路及其驱动方法、显示装置和电子设备 | |
US8207918B2 (en) | Image display device having a set period during which a step signal is supplied at different levels to provide a uniform display | |
WO2006103797A1 (ja) | 表示装置およびその駆動方法 | |
CN108806595A (zh) | 像素驱动电路及方法、显示面板 | |
CN109979394A (zh) | 像素电路及其驱动方法、阵列基板及显示装置 | |
CN110246459A (zh) | 像素电路及其驱动方法、显示面板及显示装置 | |
CN106504700A (zh) | Amoled像素驱动电路及驱动方法 | |
CN111048044B (zh) | 电压编程型amoled像素驱动电路及其驱动方法 | |
CN107516488A (zh) | 一种像素电路、其驱动方法、显示面板及显示装置 | |
CN101536070B (zh) | 像素电路及显示装置 | |
CN109523952A (zh) | 一种像素电路及其控制方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181113 |