CN108777129B - 移位寄存器电路及显示装置 - Google Patents

移位寄存器电路及显示装置 Download PDF

Info

Publication number
CN108777129B
CN108777129B CN201810570026.8A CN201810570026A CN108777129B CN 108777129 B CN108777129 B CN 108777129B CN 201810570026 A CN201810570026 A CN 201810570026A CN 108777129 B CN108777129 B CN 108777129B
Authority
CN
China
Prior art keywords
shift register
node
terminal
signal
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810570026.8A
Other languages
English (en)
Other versions
CN108777129A (zh
Inventor
刘冬妮
玄明花
王磊
陈小川
陈亮
肖丽
赵德涛
杨盛际
卢鹏程
方正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810570026.8A priority Critical patent/CN108777129B/zh
Publication of CN108777129A publication Critical patent/CN108777129A/zh
Priority to US16/614,365 priority patent/US11468819B2/en
Priority to PCT/CN2019/085286 priority patent/WO2019233225A1/zh
Application granted granted Critical
Publication of CN108777129B publication Critical patent/CN108777129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1454—Digital output to display device ; Cooperation and interconnection of the display device with other functional units involving copying of the display data of a local workstation or window to a remote workstation or window so that an actual copy of the data is displayed simultaneously on two or more displays, e.g. teledisplay
    • G06F3/1462—Digital output to display device ; Cooperation and interconnection of the display device with other functional units involving copying of the display data of a local workstation or window to a remote workstation or window so that an actual copy of the data is displayed simultaneously on two or more displays, e.g. teledisplay with means for detecting differences between the image stored in the host and the images displayed on the remote displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本公开涉及显示技术领域，尤其涉及移位寄存器电路及显示装置。该移位寄存器电路可以包括：多个移位寄存器单元，用于向多个所述像素驱动电路输出所述扫描信号；多个发光控制单元，用于向多个所述像素驱动电路输出所述控制信号；其中，所述移位寄存器单元和所述发光控制单元在一直线上交替排列。通过将移位寄存器单元和所述发光控制单元在一直线上进行交替排列，而不是将发光控制单元和移位寄存器单元布局在不同列，大大减小了移位寄存器电路的宽度，使窄边框更加易于实现。

Description

移位寄存器电路及显示装置
技术领域
本公开涉及显示技术领域，尤其涉及移位寄存器电路及显示装置。
背景技术
随着光学技术和半导体技术的发展，以液晶显示器(Liquid Crystal Display，LCD)和有机发光二极管显示器(Organic Light Emitting Diode，OLED)为代表的平板显示器具有轻薄、能耗低、反应速度快、色纯度佳、以及对比度高等特点，在显示领域占据了主导地位。
目前，在现有的显示器中，每个发光像素都有独立的像素驱动电路为其提供驱动电流。由于各像素驱动电路中的驱动晶体管的工艺差异、以及长时间工作等原因，致使各驱动晶体管的阈值电压出现漂移和不一致的问题，进而导致各像素驱动电路输出的驱动电流不一致，从而导致显示面板中各像素发光不均匀。为了解决各像素发光不均匀的问题，通常采用内部补偿的方法解决像素发光不均匀的问题，即利用晶体管在像素驱动电路中构建补偿电路。
然而，对于包括补偿电路的像素驱动电路，需要控制信号和扫描信号才可驱动像素驱动电路。传统设计中，控制信号由发光控制单元(emission on array，EOA)提供，扫描信号由移位寄存器单元(gate on array、GOA)提供，且发光控制单元和移位寄存器单元分别布局在不同列，使得移位寄存器电路的宽度较大，很难实现窄边框。需要说明的是，窄边框指像素驱动电路一侧的移位寄存器电路的宽度。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种移位寄存器电路及显示装置，进而解决移位寄存器电路宽度较大，很难实现窄边框的问题。
根据本公开的一个方面，提供一种移位寄存器电路，用于向多个像素驱动电路输出扫描信号和控制信号，包括：
多个移位寄存器单元，用于向所述多个像素驱动电路输出所述扫描信号；
多个发光控制单元，用于向所述多个像素驱动电路输出所述控制信号；
其中，所述移位寄存器单元和所述发光控制单元在一直线上交替排列。
在本公开的一种示例性实施例中，在所述多个像素驱动电路呈N行排列时，所述移位寄存器单元为N/2个，所述发光控制单元为N个；其中：
N/2个级联的所述移位寄存器单元和N/2个级联的所述发光控制单元排成一列，并设置在所述像素驱动电路的第一侧，N/2个级联的所述发光控制单元排成一列并设置在所述像素驱动电路的第二侧；
对于所述第一侧的所述移位寄存器单元，第n行所述移位寄存器单元的输出端连接第n行和第n+1行所述像素驱动电路的扫描信号输入端；
对于所述第一侧的所述发光控制单元，所述发光控制单元设置在n+1行，且第n+1行所述发光控制单元的输出端与第n行所述像素驱动电路的控制信号输入端连接；
对于所述第二侧的所述发光控制单元，所述发光控制单元设置在n+1行，且第n+1行所述发光控制单元的输出端与第n+1行所述像素驱动电路的控制信号输入端连接，其中N为偶数，n为奇数且n∈N。
在本公开的一种示例性实施例中，以一显示帧为单位，交替为所述第一侧和所述第二侧中的第二行发光控制单元的输入端输入第一栅极驱动信号。
在本公开的一种示例性实施例中，还包括：N/2个级联的所述移位寄存器单元，设置在所述像素驱动电路的第二侧，且其中第n行所述移位寄存器单元的输出端连接所述第n行和第n+1行所述像素驱动电路的扫描信号输入端，N为偶数，n为奇数且n∈N。
在本公开的一种示例性实施例中，对于所述第一侧的所述移位寄存器单元，第n行所述移位寄存器单元的输出端连接第n+2行和第n+3行所述像素驱动电路的复位端。
在本公开的一种示例性实施例中，对于所述第二侧的所述移位寄存器单元，第n行所述移位寄存器单元的输出端连接第n+2和第n+3行所述像素驱动电路的复位端。
在本公开的一种示例性实施例中，所述移位寄存器单元包括：
第一开关元件，控制端接收第一信号，第一端接收第二栅极驱动信号，第二端连接第一节点；
第二开关元件，控制端连接所述第一节点，第一端连接第二节点，第二端接收所述第一信号；
第三开关元件，控制端接收所述第一信号，第一端接收第二电源信号，第二端连接所述第二节点；
第四开关元件，控制端连接所述第二节点，第一端接收第一电源信号，第二端连接所述移位寄存器单元的输出端；
第五开关元件，控制端连接第三节点，第一端接收第二信号，第二端连接所述移位寄存器单元的输出端；
第六开关元件，控制端连接所述第二节点，第一端接收所述第一电源信号，第二端连接第四节点；
第七开关元件，控制端接收所述第二信号，第一端连接所述第四节点，第二端连接所述第一节点；
第八开关元件，控制端接收所述第二电源信号，第一端连接所述第一节点，第二端连接所述第三节点；
第一存储电容，第一端连接所述第四开关元件的第一端，第二端连接所述第二节点；
第二存储电容，第一端连接所述第三节点，第二端连接所述移位寄存器单元的输出端。
在本公开的一种示例性实施例中，所述发光控制单元包括：
第九开关元件，控制端接收第三信号，第一端接收第一栅极驱动信号，第二端连接第五节点；
第十开关元件，控制端连接所述第五节点，第一端接收所述第三信号，第二端连接第六节点；
第十一开关元件，控制端连接所述第六节点，第一端接收第一电源信号，第二端连接第七节点；
第十二开关元件，控制端接收第四信号，第一端连接所述第五节点，第二端连接所述第七节点；
第十三开关元件，控制端接收所述第三信号，第一端接收第二电源信号，第二端连接所述第六节点；
第十四开关元件，控制端连接所述第六节点，第一端接收所述第四信号，第二端连接第八节点；
第十五开关元件，控制端接收所述第四信号，第一端连接所述第八节点，第二端连接第九节点；
第十六开关元件，控制端连接所述第五节点，第一端接收第一电源信号，第二端连接所述第九节点；
第十七开关元件，控制端连接所述第九节点，第一端接收所述第一电源信号，第二端连接所述发光控制单元的输出端；
第十八开关元件，控制端连接所述第五节点，第一端接收所述第二电源信号，第二端连接所述发光控制单元的输出端；
第三存储电容，第一端连接所述第六节点，第二端连接所述第八节点；
第四存储电容，第一端连接所述第九节点，第二端接收所述第一电源信号；
第五存储电容，第一端接收所述第四信号，第二端连接所述第五节点。
在本公开的一种示例性实施例中，所述开关元件均为N型薄膜晶体管，所述开关元件的第一端均为漏极，所述开关元件的第二端均为源极；或者
所述开关元件均为P型薄膜晶体管，所述开关元件的第一端均为源极，所述开关元件的第二端均为漏极。
根据本公开的一个方面，提供一种显示装置，包括上述任意一项所述的移位寄存器电路。
本公开一种示例性实施例提供的移位寄存器电路及显示装置。该移位寄存器电路可以包括：多个移位寄存器单元，用于向所述多个像素驱动电路输出所述扫描信号；多个发光控制单元，用于向所述多个像素驱动电路输出所述控制信号；其中，所述移位寄存器单元和所述发光控制单元在一直线交替排列。通过将移位寄存器单元和所述发光控制单元在一直线上进行交替排列，而不是将发光控制单元和移位寄存器单元布局在不同列，大大减小了移位寄存器电路的宽度，使窄边框更加易于实现。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
附图说明
通过参照附图来详细描述其示例性实施例，本公开的上述和其它特征及优点将变得更加明显。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为本公开相关技术中的一种移位寄存器电路的结构示意图；
图2为本公开一示例性实施例中提供的移位寄存器电路的结构示意图一；
图3为本公开一示例性实施例中提供的移位寄存器电路的结构示意图二；
图4为本公开一示例性实施例中提供的移位寄存器电路的结构示意图三；
图5为本公开一示例性实施例中提供的移位寄存器单元的结构示意图；
图6为本公开一示例性实施例中提供图5中的移位寄存器单元的工作时序图；
图7为本公开一示例性实施例中提供的发光控制单元的结构示意图；
图8为本公开一示例性实施例中提供的图7中的发光控制单元的工作时序图；
图9为本公开一示例性实施例中提供的图3中的移位寄存器电路的工作时序图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免模糊本公开的各方面。
此外，附图仅为本公开的示意性图解，并非一定是按照比例绘制。图中相同的附图标记标识相同或相似的部分，因而将省略对它们的重复描述。
图1示出了相关技术中向6个成一列排布的像素驱动电路提供扫描信号和控制信号的移位寄存器电路。该移位寄存器电路包括GOA1～GOA12以及EOA1～EOA6，其中，GOA1～GOA12表示第一移位寄存器单元至第十二移位寄存器单元；EOA1～EOA6表示第一发光控制单元至第六发光控制单元；G1～G6表示第一像素驱动电路至第六像素驱动电路。GOA1～GOA6排成一列，并设置在像素驱动电路的左侧，用于分别从左侧向各像素驱动电路提供扫描信号，GOA7～GOA12排成一列，并设置在像素驱动电路的右侧，用于分别从右侧向各像素驱动电路提供扫描信号，以实现双向驱动，EOA1～EOA3排成一列并设置在像素驱动电路的左侧，分别向奇数行的像素驱动电路提供控制信号，EOA4～EOA6排成一列并设置在像素驱动电路的右侧，分别向偶数行的像素驱动电路提供控制信号。显然，由于发光控制单元和移位寄存器单元布局在不同列，使得移位寄存器电路的宽度较大，很难实现窄边框。需要说明的是，窄边框指像素驱动电路一侧的移位寄存器电路的宽度，例如，图1中像素驱动电路左侧或者右侧的移位寄存器电路的宽度。
为了解决移位寄存器电路宽度较大，很难实现窄边框的问题，本示例实施方式提供了一种移位寄存器电路，用于向多个像素驱动电路输出扫描信号和控制信号。该移位寄存器电路可以包括：多个移位寄存器单元和多个发光控制单元，其中：多个移位寄存器单元，用于向所述多个像素驱动电路输出所述扫描信号；多个发光控制单元，用于向所述多个像素驱动电路输出所述控制信号；其中，所述移位寄存器单元和所述发光控制单元在一直线上交替排列。
例如，图2中示出了本示例性实施例中提供的一种移位寄存器电路，该移位寄存器电路用于向5个排成一列的像素驱动电路提供扫描信号和控制信号，基于此，该移位寄存器电路可以包括5个级联的移位寄存器单元和5个级联的发光控制单元。如图1所示，移位寄存器单元和发光控制单元交替排成一列，并设置于像素驱动电路的左侧。具体的，移位寄存器单元设置在奇数行，发光控制单元设置在偶数行。第一行的移位寄存器单元GOA1向第一行像素驱动电路G1提供扫描信号，第二行的发光控制单元EOA1向第一行像素驱动电路G1提供控制信号；第三行的移位寄存器单元GOA2向第二行像素驱动电路G2提供扫描信号，第四行的发光控制单元EOA2向第二行像素驱动电路G2提供控制信号；第五行的移位寄存器单元GOA3向第三行像素驱动电路G3提供扫描信号，第六行的发光控制单元EOA3向第三行像素驱动电路G3提供控制信号；第七行的移位寄存器单元GOA4向第四行像素驱动电路G4提供扫描信号，第八行的发光控制单元EOA4向第四行像素驱动电路G4提供控制信号；第九行的移位寄存器单元GOA5向第五行像素驱动电路G5提供扫描信号，第十行的发光控制单元EOA5向第五行像素驱动电路G5提供控制信号。
显然，通过将移位寄存器单元和发光控制单元交替排成一列，即在一直线上交替排列，而不是将发光控制单元和移位寄存器单元布局在不同列，大大减小了移位寄存器电路的宽度，使窄边框更加易于实现。
需要说明的是图2中的移位寄存器电路仅为示例性的，并不用于限定本发明，例如，也可以将交替排成一列的移位寄存器单元和发光控制单元设置于像素驱动电路的右侧，同时根据图2中的连接关系对移位寄存器单元、发光控制单元和像素驱动电路的连接关系做相应的调整。
为了共用移位寄存器单元，以简化移位寄存器电路的结构，进而减少移位寄存器电路的占用面积。下面，以所述多个像素驱动电路呈N行排列且N为偶数为例对移位寄存器电路的结构进行说明。由于N个像素驱动电路呈N行排列，因此，所述移位寄存器单元为N/2个，所述发光控制单元为N个。
具体的，N/2个级联的所述移位寄存器单元和N/2个级联的所述发光控制单元排成一列，并设置在所述像素驱动电路的第一侧，N/2个级联的所述发光控制单元排成一列并设置在所述像素驱动电路的第二侧，例如，所述第一侧可以为左侧，所述第二侧可以为右侧，再例如，所述第一侧可以为右侧，所述第二侧可以为左侧，本示例性实施例对此不作特殊限定；对于所述第一侧的所述移位寄存器单元，所述移位寄存器单元设置在第n行，由于n为奇数，即在每个奇数行设置一移位寄存器单元，且第n行所述移位寄存器单元的输出端连接第n行和第n+1行所述像素驱动电路的扫描信号输入端；对于所述第一侧的所述发光控制单元，所述发光控制单元设置在n+1行，由于n为奇数，即在每个偶数行设置一发光控制单元，且第n+1行所述发光控制单元的输出端与第n行所述像素驱动电路的控制信号输入端连接；对于所述第二侧的所述发光控制单元，所述发光控制单元设置在n+1行，由于n为奇数，即在每个偶数行设置一发光控制单元，且第n+1行所述发光控制单元的输出端与第n+1行所述像素驱动电路的控制信号输入端连接，n为奇数且n∈N。
需要说明的是，移位寄存器单元的输出端输出扫描信号，发光控制单元的输出端输出控制信号。
图3中示出了为呈N行1列排布的N个像素驱动电路提供扫描信号和控制信号的移位寄存器电路结构示意图。
该移位寄存器电路包括N/2个移位寄存器单元(即GOA1～GOAN/2)和N个发光控制单元(即EOA1～EOAN)。其中N/2个级联的移位寄存器单元(即GOA1～GOAN/2)和N/2个级联的发光控制单元(即EOA1～EOAN/2)排成一列并设置在像素驱动电路(即G1～GN)的第一侧(例如，左侧)；N/2个级联的发光控制单元(即EOAN/2+1～EOAN)排成一列并设置在像素驱动电路(即G1～GN)的第二侧(例如，右侧)，其中，N为偶数，n为奇数。具体的：
对于设置在像素驱动电路(即G1～GN)第一侧(例如左侧)的移位寄存器单元，移位寄存器单元设置在第n行，由于n为奇数，因此，移位寄存器单元设置在奇数行，即各移位寄存器单元分别设置在奇数行，换言之，每个奇数行设置一移位寄存器单元，第n行移位寄存器单元的输出端OUTPUT连接第n行和第n+1行像素驱动电路的扫描信号输入端GATEINPUT，即第n行移位寄存器单元同时向第n行和第n+1行像素驱动电路提供扫描信号。
对于设置在像素驱动电路(即G1～GN)第一侧(例如左侧)的发光控制单元，发光控制单元设置在第n+1行，由于n为奇数，因此，发光控制单元设置在偶数行，即各发光控制单元分别设置在偶数行，换言之，每个偶数行设置一发光控制单元，第n+1行发光控制单元的输出端OUTPUT连接第n行像素驱动电路的控制信号输入端EMINPUT，即第n+1行发光控制单元向第n行像素驱动信号提供控制信号。
对于设置在像素驱动电路的第二侧(例如右侧)的发光控制单元，发光控制单元设置至在第n+1行，由于n为奇数，因此发光控制单元设置在偶数行，即各发光控制单元分别设置在偶数行，换言之，每个偶数行设置一发光控制单元，第n+1行发光控制单元的输出端OUTPUT连接第n+1行像素驱动电路的控制信号输入端EMINPUT，即第n+1行发光控制单元向第n+1行像素驱动电路提供控制信号。
由上可知，由于一个移位寄存器单元向两行像素驱动电路提供扫描信号，因此，实现了移位寄存器单元的复用，减少了移位寄存器单元的数量，进而减少了移位寄存器电路的占用面积，此外，由于向奇数行的像素驱动电路提供控制信号的发光控制单元位于像素驱动电路的第一侧，向偶数行的像素驱动电路提供控制信号的发光控制单元位于像素驱动电路的第二侧，因此，进一步的减少移位寄存器电路的面积。
在此基础上，在驱动上述移位寄存器电路工作时，可以以一显示帧为单位，在每一帧显示中，均向第一行移位寄存器单元(例如图3中的GOA1)的输入端(例如图3中的GOA1的INPUT端)输入第二栅极驱动信号(例如图3中的GSTV信号)，同时向第一侧和第二侧中的第二行发光控制单元(例如图3中的EOA1和EOAN/2+1)的输入端(例如图3中的EOA1和EOAN/2+1的INPUT端)输入第一栅极驱动信号(例如图3中的ESTV信号)。由上述第一栅极驱动信号和第二栅极驱动信号的提供方式可知，奇数行的像素驱动电路实现逐行扫描，偶数行的像素驱动电路实现逐行扫描，且连接在同一移位寄存器单元上的偶数行的像素驱动电路和奇数行的像素驱动电路同时进行显示。
为了提高移位寄存器电路的寿命，在驱动上述移位寄存器电路工作时，可以以一显示帧为单位，在每一帧显示中，均向第一行移位寄存器单元(例如图3中的GOA1)的输入端输入第一栅极驱动信号，同时，交替为所述第一侧和所述第二侧中的第二行发光控制单元的输入端输入第二栅极驱动信号。例如，以10个显示帧为例，进行说明，即在每个显示帧中向第一行移位寄存器单元的输入端(例如图3中的GOA1的INPUT端)输入第二栅极驱动信号(例如图3中的GSTV信号)，在奇数帧为第一侧中的第二行发光控制单元(例如图3中的EOA1)的输入端(例如图3中的EOA1的INPUT端)输入第一栅极驱动信号(例如图3中的第一侧的ESTV信号)，在偶数帧为第二侧中的第二行发光控制单元(例如图3中的EOAN/2+1)的输入端(例如图3中的EOAN/2+1的INPUT端)输入第一栅极驱动信号(例如图3中的第二侧的ESTV信号)。通过上述连接方式，可以实现奇数行和偶数行的分时驱动，即奇数行的像素驱动电路实现逐行扫描，偶数行的像素驱动电路实现逐行扫描，且连接在同一移位寄存器单元上的偶数行的像素驱动电路和奇数行的像素驱动电路采用分时驱动，提高了移位寄存器电路的寿命，且由于共用了移位寄存器单元，减少了移位寄存器单元的数量，使窄边框更加易于实现。
需要说明的是，图3中的G1～GN分别为第一像素驱动电路至第N像素驱动电路。EOA1～EOAN分别为第一发光控制单元至第N发光控制单元。GOA1～GOAN/2分别为第一移位寄存器单元至第N/2移位寄存器单元。
为了进一步的简化移位寄存器电路的结构，对于所述第一侧的所述移位寄存器单元，第n行所述移位寄存器单元的输出端连接第n+2行和第n+3行所述像素驱动电路的复位端，即第n行移位寄存器单元的输出端输出的扫描信号为第n+2行和第n+3行像素驱动电路的复位信号。
为了使像素驱动电路实现双向驱动，向呈N行排列的像素驱动电路提供扫描信号和控制信号的移位寄存器电路还可以包括：N/2个级联的所述移位寄存器单元，设置在所述像素驱动电路的第二侧，且所述移位寄存器单元设置在第n行，由于n为奇数，即在每个奇数行设置一移位寄存器单元，第n行所述移位寄存器单元的输出端连接所述第n行和第n+1行所述像素驱动电路的扫描信号输入端，N为偶数，n为奇数且n∈N。
例如，如图4所示，在图3中的像素驱动电路的第二侧(例如右侧)设置N/2个级联的所述移位寄存器单元(即GOAN/2+1～GOAN)，移位寄存器单元设置在第n行，由于n为奇数，因此，移位寄存器单元设置在奇数行，即各移位寄存器单元分别设置在奇数行，换言之，每个奇数行设置一移位寄存器单元，第n行移位寄存器单元的输出端OUTPUT连接第n行和第n+1行像素驱动电路的扫描信号输入端GATEINPUT，即，第n行移位寄存器单元同时向第n行和第n+1行像素驱动电路提供扫描信号。
为了进一步的简化移位寄存器电路的结构，对于所述第二侧的所述移位寄存器单元，第n行所述移位寄存器单元的输出端连接第n+2和第n+3行所述像素驱动电路的复位端，即第n行移位寄存器单元的输出端输出的扫描信号为第n+2行和第n+3行像素驱动电路的复位信号。
图4中的移位寄存器电路的结构示意图仅为示例性的，并不用于限定本发明。例如，可以根据图4中的设置原理为排成N行且N为奇数的像素驱动电路设置对应的移位寄存器电路。由于设置原理与图4中的设置原理相同，此处不再赘述。
图5中示出了一种可应用于图3中的移位寄存器电路中的移位寄存器单元的结构示意图。该移位寄存器单元可以包括：第一开关元件至第八开关元件(即T1～T8)以及第一存储电容C1和第二存储电容C2。其中：
第一开关元件T1的控制端接收第一信号GCK，第一开关元件T1的第一端接收第二栅极驱动信号GSTV，第一开关元件T1的第二端连接第一节点N1；第二开关元件T2的控制端连接所述第一节点N1，第二开关元件T2的第一端连接第二节点N2，第二开关元件T2的第二端接收所述第一信号GCK；第三开关元件T3的控制端接收所述第一信号GCK，第三开关元件T3的第一端接收第二电源信号VGL，第三开关元件T3的第二端连接所述第二节点N2；第四开关元件T4的控制端连接所述第二节点N2，第四开关元件T4的第一端接收第一电源信号VGH，第四开关元件T4的第二端连接所述移位寄存器单元的输出端OUTPUT；第五开关元件T5的控制端连接第三节点N3，第五开关元件T5的第一端接收第二信号GCB，第五开关元件T5的第二端连接所述移位寄存器单元的输出端OUTPUT；第六开关元件T6的控制端连接所述第二节点N2，第六开关元件T6的第一端接收所述第一电源信号VGH，第六开关元件T6的第二端连接第四节点N4；第七开关元件T7的控制端接收所述第二信号GCB，第七开关元件T7的第一端连接所述第四节点N4，第七开关元件T7的第二端连接所述第一节点N1；第八开关元件T8的控制端接收所述第二电源信号VGL，第八开关元件T8的第一端连接所述第一节点N1，第八开关元件T8的第二端连接所述第三节点N3；第一存储电容C1的第一端连接所述第四开关元件T4的第一端，第一存储电容C1的第二端连接所述第二节点N2；第二存储电容C2的第一端连接所述第三节点N3，第二存储电容C2的第二端连接所述移位寄存器单元的输出端OUTPUT。
在本示例性实施例中，上述第一开关元件至第八开关元件(T1～T8)均可以分别对应第一开关晶体管至第八开关晶体管。各开关晶体管均分别具有控制端、第一端和第二端。各开关晶体管的控制端可以为栅极、各开关晶体管的第一端可以为源极、各开关晶体管的第二端可以为漏极；或者，各开关晶体管的控制端可以为栅极、各开关晶体管的第一端可以为漏极、各开关晶体管的第一端可以为源极。例如，在开关元件均为P型薄膜晶体管时，即第一开关元件至第八开关元件(T1～T8)可以分别对应第一P型薄膜晶体管至第八P型薄膜晶体管，所述开关元件的第一端均可以为源极，所述开关元件的第二端均可以为漏极。再例如，在所述开关元件均为N型薄膜晶体管时，即第一开关元件至第八开关元件(T1～T8)可以分别对应第一N型薄膜晶体管至第八N型薄膜晶体管，所述开关元件的第一端均可以为漏极，所述开关元件的第二端可以均为源极。需要说明的是，上述开关元件还可以为其他类型的晶体管，本示例性实施例对此不作特殊限定。
此外，各开关晶体管可以为增强型晶体管或者耗尽型晶体管，本示例性实施例对此不作特殊限定。需要说明的是，由于开关晶体管的源极和漏极对称，因此，开关晶体管的源极、漏极可以互换。
所述第一存储电容C1和第二存储电容C2的类型可以根据具体的电路进行选择。例如，可以为MOS电容、金属电容或双多晶电容等，本示例性实施例对此不作特殊限定。图6中示出了图5中的移位寄存器单元的工作时序图，该工作时序图绘示出了第一信号GCK、第二信号GCB、第一栅极驱动信号GSTV以及移位寄存器单元的输出端的输出信号(即扫描信号)G。
需要说明的是，图6是在移位寄存器单元中的开关元件均为P型薄膜晶体管的基础上绘示出的移位寄存器单元的工作时序图。采用全P型薄膜晶体管具有以下优点：例如对噪声抑制力强；例如由于是低电平导通，而充电管理中低电平容易实现；例如P型薄膜晶体管制程简单，相对价格较低；例如P型薄膜晶体管的稳定性更好等等。
需要说明的是：在上述具体的实施例中，所有开关元件均为P型薄膜晶体管；但本领域技术人员容易根据本公开所提供的移位寄存器单元得到所有开关元件均为N型薄膜晶体管的移位寄存器单元。在本公开的一种示例性实施方式中，所有开关元件可以均为N型薄膜晶体管，由于开关元件均为N型薄膜晶体管，因此，开关元件的导通信号均为高电平，开关元件的关断信号均为低电平信号。当然，本公开所提供的移位寄存器单元也可以改为CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)电路等，并不局限于本实施例中所提供的移位寄存器单元，这里不再赘述。
图7中示出了一种可应用于图3中的移位寄存器电路中的发光控制单元的结构示意图。该发光控制单元可以包括：第九开关元件至第十八开关元件(即T9～T18)以及第三存储电容至第五存储电容(C3～C5)。其中：
第九开关元件T9的控制端接收第三信号ECK，第九开关元件T9的第一端接收第一栅极驱动信号ESEV，第九开关元件T9的第二端连接第五节点N5；第十开关元件T10的控制端连接所述第五节点N5，第十开关元件T10的第一端接收所述第三信号ECK，第十开关元件T10的第二端连接第六节点N6；第十一开关元件T11的控制端连接所述第六节点N6，第十一开关元件T11的第一端接收第一电源信号VGH，第十一开关元件T11的第二端连接第七节点N7；第十二开关元件T12的控制端接收第四信号ECB，第十二开关元件T12的第一端连接所述第五节点N5，第十二开关元件T12的第二端连接所述第七节点N7；第十三开关元件T13的控制端接收所述第三信号ECK，第十三开关元件T13的第一端接收第二电源信号VGL，第十三开关元件T13的第二端连接所述第六节点N6；第十四开关元件T14的控制端连接所述第六节点N6，第十四开关元件T14的第一端接收所述第四信号ECB，第十四开关元件T14的第二端连接第八节点N8；第十五开关元件T15的控制端接收所述第四信号ECB，第十五开关元件T15的第一端连接所述第八节点N8，第十五开关元件T15的第二端连接第九节点N9；第十六开关元件T16的控制端连接所述第五节点N5，第十六开关元件T16的第一端接收第一电源信号VGH，第十六开关元件T16的第二端连接所述第九节点N9；第十七开关元件T17的控制端连接所述第九节点N9，第十七开关元件T17的第一端接收所述第一电源信号VGH，第十七开关元件T17的第二端连接所述发光控制单元的输出端OUTPUT；第十八开关元件T18的控制端连接所述第五节点N5，第十八开关元件T18的第一端接收所述第二电源信号VGL，第十八开关元件T18的第二端连接所述发光控制单元的输出端OUTPUT；第三存储电容C3的第一端连接所述第六节点N6，第三存储电容C3的第二端连接所述第八节点N8；第四存储电容C4的第一端连接所述第九节点N9，第四存储电容C4的第二端接收所述第一电源信号VGH；第五存储电容C5的第一端接收所述第四信号ECB，第五存储电容C5的第二端连接所述第五节点N5。
在本示例性实施例中，上述第九开关元件至第十八开关元件(T9～T18)均可以分别对应第九开关晶体管至第十八开关晶体管。各开关晶体管均分别具有控制端、第一端和第二端。各开关晶体管的控制端可以为栅极、各开关晶体管的第一端可以为源极、各开关晶体管的第二端可以为漏极；或者，各开关晶体管的控制端可以为栅极、各开关晶体管的第一端可以为漏极、各开关晶体管的第一端可以为源极。例如，在开关元件均为P型薄膜晶体管时，即第九开关元件至第十八开关元件(T9～T18)可以分别对应第九P型薄膜晶体管至第十八P型薄膜晶体管，所述开关元件的第一端均可以为源极，所述开关元件的第二端均可以为漏极。再例如，在所述开关元件均为N型薄膜晶体管时，即第九开关元件至第十八开关元件(T9～T18)可以分别对应第九N型薄膜晶体管至第十八N型薄膜晶体管，所述开关元件的第一端均可以为漏极，所述开关元件的第二端可以均为源极。需要说明的是，上述开关元件还可以为其他类型的晶体管，本示例性实施例对此不作特殊限定。
此外，各开关晶体管可以为增强型晶体管或者耗尽型晶体管，本示例性实施例对此不作特殊限定。需要说明的是，由于开关晶体管的源极和漏极对称，因此，开关晶体管的源极、漏极可以互换。
所述第三存储电容至第五存储电容(C3～C5)的类型可以根据具体的电路进行选择。例如，可以为MOS电容、金属电容或双多晶电容等，本示例性实施例对此不作特殊限定。
图8中示出了图7中的发光控制单元的工作时序图，该工作时序图绘示出了第三信号ECK、第四信号ECB、第二栅极驱动信号ESTV以及发光控制单元的输出端的输出信号(即扫描信号)E。
需要说明的是，图8是在发光控制单元中的开关元件均为P型薄膜晶体管的基础上绘示出的发光控制单元的工作时序图。采用全P型薄膜晶体管具有以下优点：例如对噪声抑制力强；例如由于是低电平导通，而充电管理中低电平容易实现；例如P型薄膜晶体管制程简单，相对价格较低；例如P型薄膜晶体管的稳定性更好等等。
需要说明的是：在上述具体的实施例中，所有开关元件均为P型薄膜晶体管；但本领域技术人员容易根据本公开所提供的发光控制单元得到所有开关元件均为N型薄膜晶体管的发光控制单元。在本公开的一种示例性实施方式中，所有开关元件可以均为N型薄膜晶体管，由于开关元件均为N型薄膜晶体管，因此，开关元件的导通信号均为高电平，开关元件的关断信号均为低电平信号。当然，本公开所提供的发光控制单元也可以改为CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)电路等，并不局限于本实施例中所提供的发光控制单元，这里不再赘述。
图9中示出了一种图3中的移位寄存器电路的工作时序图。该时序图绘示出了第n行移位寄存器单元的输出端输出的扫描信号G(n)、第n+2行移位寄存器单元的输出端输出的扫描信号G(n+2)、位于第一侧的第n+1行发光控制单元的输出端输出的控制信号E(n+1)L、位于第二侧的第n+1行发光控制单元的输出端输出的控制信号E(n+1)R，位于第一侧的第n+3行发光控制单元的输出端输出的控制信号E(n+3)L，位于第二侧的第n+3行发光控制单元的输出端输出的控制信号E(n+3)R。需要说明的是，n为奇数。
根据图3中的移位寄存器电路的连接关系，可知：第n行移位寄存器单元同时向第n行和第n+1行像素驱动电路提供扫描信号，第n+2行移位寄存器单元同时向第n+2行和第n+3行像素驱动电路提供扫描信号。位于第一侧的第n+1行发光控制单元向第n行移位寄存器单元提供控制信号，位于第二侧的第n+1行发光控制单元向第n+1行移位寄存器单元提供控制信号，位于第一侧的第n+3行发光控制单元向第n+2行移位寄存器单元提供控制信号，位于第一侧的第n+3的发光控制单元向第n+3行移位寄存器单元提供控制信号。从时序图中可知，通过各发光控制单元在时序上的差异，在不同的时间段驱动各像素驱动电路发光，对于第n行像素驱动电路和第n+1行像素驱动电路，第n行像素驱动电路在t1时间段显示，第n+1行像素驱动电路在t2时间段进行显示，对第n+2行像素驱动线路和第n+3行像素驱动电路，第n+2行像素驱动电路在t1时间段显示，第n+3行像素驱动电路在t2时间段进行显示。需要说明的是，虽然第n行像素驱动电路和第n+2行像素驱动线路均在t1时间段显示，但是第n行像素驱动电路的显示时间先于第n+2行像素驱动电路的显示时间。同理，虽然第n+1行像素驱动电路和第n+3行像素驱动电路均在t2时间段显示，但是第n+1行像素驱动电路的显示时间先与第n+3行像素驱动电路的显示时间。换言之，奇数行和偶数行的像素驱动电路分别进行逐行扫描，但是奇数行的像素驱动电路和偶数行的像素驱动电路的显示时间之间可能存在交叠。
本示例实施方式还提供了一种显示装置，包括上述的移位寄存器电路。在本示例实施方式中，所述显示装置例如可以包括手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (9)

1.一种移位寄存器电路，用于向多个像素驱动电路输出扫描信号和控制信号，其特征在于，包括：
多个移位寄存器单元，用于向所述多个像素驱动电路输出所述扫描信号；
多个发光控制单元，用于向所述多个像素驱动电路输出所述控制信号；
其中，所述移位寄存器单元和所述发光控制单元在一直线上交替排列；
在所述多个像素驱动电路呈N行排列时，所述移位寄存器单元为N/2个，所述发光控制单元为N个；其中：
N/2个级联的所述移位寄存器单元和N/2个级联的所述发光控制单元排成一列，并设置在所述像素驱动电路的第一侧，N/2个级联的所述发光控制单元排成一列并设置在所述像素驱动电路的第二侧；
对于所述第一侧的所述移位寄存器单元，第n行所述移位寄存器单元的输出端连接第n行和第n+1行所述像素驱动电路的扫描信号输入端；
对于所述第一侧的所述发光控制单元，所述发光控制单元设置在n+1行，且第n+1行所述发光控制单元的输出端与第n行所述像素驱动电路的控制信号输入端连接；
对于所述第二侧的所述发光控制单元，所述发光控制单元设置在n+1行，且第n+1行所述发光控制单元的输出端与第n+1行所述像素驱动电路的控制信号输入端连接，其中N为偶数，n为奇数且n∈N。
2.根据权利要求1所述的移位寄存器电路，其特征在于，以一显示帧为单位，交替为所述第一侧和所述第二侧中的第二行发光控制单元的输入端输入第一栅极驱动信号。
3.根据权利要求1所述的移位寄存器电路，其特征在于，还包括：N/2个级联的所述移位寄存器单元，设置在所述像素驱动电路的第二侧，且其中第n行所述移位寄存器单元的输出端连接所述第n行和第n+1行所述像素驱动电路的扫描信号输入端，N为偶数，n为奇数且n∈N。
4.根据权利要求1所述的移位寄存器电路，其特征在于，对于所述第一侧的所述移位寄存器单元，第n行所述移位寄存器单元的输出端连接第n+2行和第n+3行所述像素驱动电路的复位端。
5.根据权利要求3所述的移位寄存器电路，其特征在于，对于所述第二侧的所述移位寄存器单元，第n行所述移位寄存器单元的输出端连接第n+2和第n+3行所述像素驱动电路的复位端。
6.根据权利要求1所述移位寄存器电路，其特征在于，所述移位寄存器单元包括：
第一开关元件，控制端接收第一信号，第一端接收第二栅极驱动信号，第二端连接第一节点；
第二开关元件，控制端连接所述第一节点，第一端连接第二节点，第二端接收所述第一信号；
第三开关元件，控制端接收所述第一信号，第一端接收第二电源信号，第二端连接所述第二节点；
第四开关元件，控制端连接所述第二节点，第一端接收第一电源信号，第二端连接所述移位寄存器单元的输出端；
第五开关元件，控制端连接第三节点，第一端接收第二信号，第二端连接所述移位寄存器单元的输出端；
第六开关元件，控制端连接所述第二节点，第一端接收所述第一电源信号，第二端连接第四节点；
第七开关元件，控制端接收所述第二信号，第一端连接所述第四节点，第二端连接所述第一节点；
第八开关元件，控制端接收所述第二电源信号，第一端连接所述第一节点，第二端连接所述第三节点；
第一存储电容，第一端连接所述第四开关元件的第一端，第二端连接所述第二节点；
第二存储电容，第一端连接所述第三节点，第二端连接所述移位寄存器单元的输出端。
7.根据权利要求1所述移位寄存器电路，其特征在于，所述发光控制单元包括：
第九开关元件，控制端接收第三信号，第一端接收第一栅极驱动信号，第二端连接第五节点；
第十开关元件，控制端连接所述第五节点，第一端接收所述第三信号，第二端连接第六节点；
第十一开关元件，控制端连接所述第六节点，第一端接收第一电源信号，第二端连接第七节点；
第十二开关元件，控制端接收第四信号，第一端连接所述第五节点，第二端连接所述第七节点；
第十三开关元件，控制端接收所述第三信号，第一端接收第二电源信号，第二端连接所述第六节点；
第十四开关元件，控制端连接所述第六节点，第一端接收所述第四信号，第二端连接第八节点；
第十五开关元件，控制端接收所述第四信号，第一端连接所述第八节点，第二端连接第九节点；
第十六开关元件，控制端连接所述第五节点，第一端接收第一电源信号，第二端连接所述第九节点；
第十七开关元件，控制端连接所述第九节点，第一端接收所述第一电源信号，第二端连接所述发光控制单元的输出端；
第十八开关元件，控制端连接所述第五节点，第一端接收所述第二电源信号，第二端连接所述发光控制单元的输出端；
第三存储电容，第一端连接所述第六节点，第二端连接所述第八节点；
第四存储电容，第一端连接所述第九节点，第二端接收所述第一电源信号；
第五存储电容，第一端接收所述第四信号，第二端连接所述第五节点。
8.根据权利要求6或7所述移位寄存器电路，其特征在于，所述开关元件均为N型薄膜晶体管，所述开关元件的第一端均为漏极，所述开关元件的第二端均为源极；或者
所述开关元件均为P型薄膜晶体管，所述开关元件的第一端均为源极，所述开关元件的第二端均为漏极。
9.一种显示装置，其特征在于，包括权利要求1～8中任一项所述的移位寄存器电路。
CN201810570026.8A 2018-06-05 2018-06-05 移位寄存器电路及显示装置 Active CN108777129B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810570026.8A CN108777129B (zh) 2018-06-05 2018-06-05 移位寄存器电路及显示装置
US16/614,365 US11468819B2 (en) 2018-06-05 2019-04-30 Shift register circuit and display device
PCT/CN2019/085286 WO2019233225A1 (zh) 2018-06-05 2019-04-30 移位寄存器电路及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810570026.8A CN108777129B (zh) 2018-06-05 2018-06-05 移位寄存器电路及显示装置

Publications (2)

Publication Number Publication Date
CN108777129A CN108777129A (zh) 2018-11-09
CN108777129B true CN108777129B (zh) 2020-07-07

Family

ID=64024567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810570026.8A Active CN108777129B (zh) 2018-06-05 2018-06-05 移位寄存器电路及显示装置

Country Status (3)

Country Link
US (1) US11468819B2 (zh)
CN (1) CN108777129B (zh)
WO (1) WO2019233225A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108777129B (zh) 2018-06-05 2020-07-07 京东方科技集团股份有限公司 移位寄存器电路及显示装置
JP7351855B2 (ja) 2019-03-22 2023-09-27 京東方科技集團股▲ふん▼有限公司 シフトレジスタユニット、駆動回路、表示装置及び駆動方法
US11170682B2 (en) * 2019-03-25 2021-11-09 Boe Technology Group Co., Ltd. Shift register and driving method thereof, gate driving circuit and display device
CN112534494B (zh) 2019-07-02 2023-12-12 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法及装置
CN112164364B (zh) * 2020-10-26 2022-07-26 合肥维信诺科技有限公司 显示面板的驱动电路、显示面板及其驱动方法
CN113299241A (zh) * 2021-05-21 2021-08-24 京东方科技集团股份有限公司 Goa电路、goa电路驱动方法及显示面板
KR20230016775A (ko) * 2021-07-26 2023-02-03 삼성디스플레이 주식회사 표시 장치
CN114005411A (zh) 2021-11-05 2022-02-01 武汉天马微电子有限公司 阵列基板、显示面板及显示装置
WO2023084744A1 (ja) * 2021-11-12 2023-05-19 シャープディスプレイテクノロジー株式会社 表示装置
CN116635939A (zh) * 2021-12-21 2023-08-22 京东方科技集团股份有限公司 移位寄存器、扫描驱动电路及显示基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281719B (zh) * 2007-04-06 2010-10-13 三星移动显示器株式会社 有机发光显示器
EP2725571A1 (en) * 2012-10-24 2014-04-30 Samsung Display Co., Ltd. Scan driver and display device including the same
CN105609042A (zh) * 2016-04-01 2016-05-25 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN105632410A (zh) * 2016-03-15 2016-06-01 上海天马有机发光显示技术有限公司 一种移位寄存器、栅极驱动电路、显示面板以及驱动方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583519B1 (ko) * 2004-10-28 2006-05-25 삼성에스디아이 주식회사 주사 구동부 및 그를 이용한 발광표시장치
KR100645700B1 (ko) * 2005-04-28 2006-11-14 삼성에스디아이 주식회사 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법
KR101705370B1 (ko) * 2010-09-06 2017-02-09 엘지디스플레이 주식회사 발광제어부와 이를 이용한 표시장치
KR20170062573A (ko) * 2015-11-27 2017-06-08 삼성디스플레이 주식회사 표시 장치
US10438540B2 (en) * 2017-06-20 2019-10-08 Apple Inc. Control circuitry for electronic device displays
CN107863066A (zh) * 2017-11-30 2018-03-30 武汉天马微电子有限公司 一种移位寄存器、显示面板、显示装置和驱动方法
CN108777129B (zh) * 2018-06-05 2020-07-07 京东方科技集团股份有限公司 移位寄存器电路及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281719B (zh) * 2007-04-06 2010-10-13 三星移动显示器株式会社 有机发光显示器
EP2725571A1 (en) * 2012-10-24 2014-04-30 Samsung Display Co., Ltd. Scan driver and display device including the same
CN105632410A (zh) * 2016-03-15 2016-06-01 上海天马有机发光显示技术有限公司 一种移位寄存器、栅极驱动电路、显示面板以及驱动方法
CN105609042A (zh) * 2016-04-01 2016-05-25 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Also Published As

Publication number Publication date
US11468819B2 (en) 2022-10-11
CN108777129A (zh) 2018-11-09
US20210358384A1 (en) 2021-11-18
WO2019233225A1 (zh) 2019-12-12

Similar Documents

Publication Publication Date Title
CN108777129B (zh) 移位寄存器电路及显示装置
US10978114B2 (en) Shift register unit, gate driving circuit, display device and driving method to reduce noise
US9318047B2 (en) Organic light emitting display unit structure and organic light emitting display unit circuit
US10825413B2 (en) Shift register circuit, gate driving circuit and method for driving the same, and display apparatus
US10032416B2 (en) GOA unit, Goa circuit, display driving circuit and display device
US9824656B2 (en) Gate driver unit, gate driver circuit and driving method thereof, and display device
US11328639B2 (en) Shift register circuit and drive method thereof, gate drive circuit, and display panel
EP2838200B1 (en) Buffer circuit and method for driving buffer circuit
CN109285504B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路
CN102652332B (zh) 显示装置
US20170193945A1 (en) Shift register unit, gate driving circuit and display device
EP3159878B1 (en) Pixel circuit and display device
US11263941B2 (en) Data driving circuit, driving method thereof, array substrate and display panel
US11062654B2 (en) Shift register unit, gate driving circuit, display device and driving method
US10762975B2 (en) Shift register circuit, driving method thereof, and display device
US6690367B2 (en) Image display panel and image viewer with an image display panel
US11373576B2 (en) Shift register and method of driving the same, gate driving circuit
US11087706B2 (en) Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device
US11393402B2 (en) OR logic operation circuit and driving method, shift register unit, gate drive circuit, and display device
US10937380B2 (en) Shift register and driving method therefor, gate driving circuit and display apparatus
CN111179803A (zh) 移位寄存器及其控制方法、栅极驱动电路和显示面板
KR102080483B1 (ko) 인셀 터치 액정표시장치
US10936113B2 (en) Input control circuit and method, input control device, display panel
CN114613341B (zh) 阵列栅极驱动单元、电路及其驱动方法、显示装置
CN108470545B (zh) 一种像素驱动电路、amoled显示屏及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant