CN108768573B - 一种时钟同步方法及装置 - Google Patents
一种时钟同步方法及装置 Download PDFInfo
- Publication number
- CN108768573B CN108768573B CN201810333472.7A CN201810333472A CN108768573B CN 108768573 B CN108768573 B CN 108768573B CN 201810333472 A CN201810333472 A CN 201810333472A CN 108768573 B CN108768573 B CN 108768573B
- Authority
- CN
- China
- Prior art keywords
- clock
- clock synchronization
- slave
- synchronization
- subsystem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本申请实施例提供的一种时钟同步方法及装置,应用于时钟同步***,***包括连接在一条总线上的一个***主站时钟和多个从站时钟,多个从站时钟分属于不同的时钟同步子***,该方法包括:每个时钟同步子***中作为子***主站时钟的第一从站时钟,接收***主站时钟发送的进行时钟同步的第一时钟同步帧;根据第一时钟同步帧与***主站时钟进行时钟同步;向时钟同步子***中的其他从站时钟发送进行时钟同步的第二时钟同步帧,使其他从站时钟与第一从站时钟进行时钟同步,这样,***主站时钟只与每个时钟同步子***中作为子***主站时钟的第一从站时钟进行时钟同步,可节省***主站时钟的软、硬件资源,进而提高时钟同步***的运行性能。
Description
技术领域
本申请涉及工业互联网技术领域,尤其涉及一种时钟同步方法及装置。
背景技术
目前,工业现场中存在着大量的时钟设备,这些时钟设备的时钟类型不一定相同,但作为从站时钟这些时钟设备都需要与***主站时钟进行时钟同步。
现有技术中,基于实时总线或实时以太网,从站时钟可与***主站时钟完成时钟同步,保证实时数据的传输和处理,但随着从站时钟数量的不断增多,从站时钟与***主站时钟之间进行时钟同步的实时性受到限制,这会使实时总线或实时以太网上传输的数据的实时性较差。
可见,现有技术中存在着从站时钟与***主站时钟之间进行时钟同步的实时性较差的问题。
发明内容
本申请实施例提供一种时钟同步方法及装置,用以解决现有技术中从站时钟与***主站时钟之间进行时钟同步的实时性较差的问题。
第一方面,本申请实施例提供的一种时钟同步方法,应用于时钟同步***,时钟同步***包括连接在一条总线上的一个***主站时钟和多个从站时钟,且这多个从站时钟分属于时钟同步***中不同的时钟同步子***,包括:
每个时钟同步子***中作为子***主站时钟的第一从站时钟,接收***主站时钟发送的用于进行时钟同步的第一时钟同步帧,根据第一时钟同步帧与***主站时钟进行时钟同步,之后,向时钟同步子***中的其他从站时钟发送用于进行时钟同步的第二时钟同步帧,使其他从站时钟与该第一从站时钟进行时钟同步。
采用上述方案,将时钟同步***划分为多个时钟同步子***,***主站时钟只需与每个时钟同步子***中作为子***主站时钟的第一从站时钟进行时钟同步,后续,由每一时钟同步子***中的第一从站时钟与子***中的其余从站时钟进行时钟同步,这样,与***主站时钟进行时钟同步的从站时钟的数量大幅减少,从站时钟与***主站时钟之间进行时钟同步的实时性较好,并且,可节省***主站时钟的CPU、带宽等软硬件资源,进而提高整个时钟同步***的运行性能。
在一种可能的实施方式下,还包括:
接收时钟同步子***中任一从站时钟发送用于进行时钟同步的第三时钟同步帧,根据第三时钟同步帧与该任一从站时钟进行时钟同步,其中,第三时钟同步帧是该任一从站时钟接替第一从站时钟作为子***主站时钟后发送的。
采用上述方案,一个时钟同步子***中作为子***主站时钟的第一从站时钟并不是固定不变的,而是可调整的,这样,若第一从站时钟发生故障,则可由其他从站时钟接替第一从站时钟与***主站时钟进行时钟同步,并维护内部各从站时钟的时钟同步,时钟同步子***的鲁棒性较好。
在一种可能的实施方式下,还包括:
接收***主站时钟发送的第四时钟同步帧,根据第四时钟同步帧与***主站时钟进行时钟同步,其中,第四时钟同步帧是***主站时钟在确定时钟同步子***、更换子***主站时钟的次数超过预设次数后发送的,且第四时钟同步帧用于对时钟同步子***中的所有从站时钟进行时钟同步。
采用上述方案,当***主站时钟确定某时钟同步子***更换子***主站时钟的次数超过预设次数后,可发送用于对时钟同步子***中所有从站时钟进行时钟同步的时钟同步帧,这样,可避免一个时钟同步子***内的第一从站时钟频繁更换而带来的时钟紊乱问题。
第二方面,本申请实施例提供的一种时钟同步装置,应用于时钟同步***,时钟同步***包括连接在一条总线上的一个***主站时钟和多个从站时钟,这多个从站时钟分属于时钟同步***中不同的时钟同步子***,包括:
接收模块,用于接收***主站时钟发送的用于进行时钟同步的第一时钟同步帧;
同步模块,用于根据所述第一时钟同步帧与所述***主站时钟进行时钟同步;
发送模块,用于向所述时钟同步子***中的其他从站时钟发送用于进行时钟同步的第二时钟同步帧,使其他从站时钟与所述第一从站时钟进行时钟同步。
本申请第二方面中任一种设计方式所带来的有益效果可参见第一方面中不同实现方式所带来的技术效果,此处不再赘述。
第三方面,本申请实施例提供的一种时钟同步方法,应用于时钟同步***,时钟同步***包括连接在一条总线上的一个***主站时钟和多个从站时钟,且这多个从站时钟分属于时钟同步***中不同的时钟同步子***,包括:
每个时钟同步子***中除作为子***主站时钟之外的每一第二从站时钟,接收时钟同步子***中作为子***主站时钟的第一从站时钟、发送的用于进行时钟同步的第二时钟同步帧,根据第二时钟同步帧与第一从站时钟进行时钟同步,其中,第二时钟同步帧是第一从站时钟在接收到***主站时钟发送的第一时钟同步帧,且根据第一时钟同步帧与***主站时钟进行时钟同步后发送的。
采用上述方案,由每个时钟同步子***中作为子***主站时钟的第一从站时钟与***主站时钟进行时钟同步,之后,由第一从站时钟向子***中的每个第二从站时钟进行授时,可有效减少与***主站时钟进行时钟同步的从站时钟的数量,因此,从站时钟与***主站时钟之间进行时钟同步的实时性较好。
在一种可能的实施方式下,根据第二时钟同步帧与第一从站时钟进行时钟同步,包括:
获取第二从站时钟的时钟信息、第二时钟同步帧中携带的第一从站时钟的时钟精度信息和时钟信息,根据第二从站时钟的时钟信息、第一从站时钟的时钟精度信息和时钟信息,确定第二从站时钟与第一从站时钟之间的时间偏差,若确定时间偏差小于第一阈值,则根据时间偏差调节第二从站时钟的时钟信息,从而完成与第一从站时钟的时钟同步。
采用上述方式,每个时钟同步子***中的任一第二从站时钟在接收到子***中第一从站时钟发送的时钟同步帧时,先校验第一从站时钟的精度,只有当确定第一从站时钟的精度比自身高时,才与第一从站时钟进行时钟同步,时钟同步机制更加合理。
在一种可能的实施方式下,若确定第二从站时钟与第一从站时钟之间的时间偏差大于第一阈值,则还包括:
将第二从站时钟对应的计数器进行加一操作,若确定计数器的数值达到第二阈值,则向***主站时钟申请作为子***主站时钟,并在接收到***主站时钟发送的确认消息后,接替原第一从站时钟与***主站时钟进行时钟同步,并向时钟同步子***中的其他从站时钟发送用于进行时钟同步的第三时钟同步帧。
采用上述方式,每个时钟同步子***中作为子***主站时钟的第一从站时钟,在对子***中的其他从站时钟进行授时时,每个被授时的从站时钟都可以对第一从站时钟的精度进行校准,当任一从站时钟确定第一从站时钟的精度连续若干个授时周期都不准时,还可以申请作为子***中新的子***主站时钟,这样,可以保证子***中时钟精度最高的从站时钟作为子***主站时钟,进而保证子***内各从站时钟间的时钟同步精度。
在一种可能的实施方式下,还包括:
接收***主站时钟发送的第四时钟同步帧,根据第四时钟同步帧与***主站时钟进行时钟同步,其中,第四时钟同步帧是***主站时钟在确定时钟同步子***、更换子***主站时钟的次数超过预设次数后发送的,且第四时钟同步帧用于对时钟同步子***中的所有从站时钟进行时钟同步。
采用上述方案,当***主站时钟确定某时钟同步子***更换子***主站时钟的次数超过预设次数后,可发送对时钟同步子***中的所有从站时钟进行时钟同步的时钟同步帧,这样,可避免一个时钟同步子***内的第一时钟频繁更换而带来的时钟紊乱问题。
第四方面,本申请实施例提供一种时钟同步装置,应用于时钟同步***,时钟同步***包括连接在一条总线上的一个***主站时钟和多个从站时钟,这多个从站时钟分属于时钟同步***中不同的时钟同步子***,包括:
接收模块,用于接收时钟同步子***中作为子***主站时钟的第一从站时钟、发送的用于进行时钟同步的第二时钟同步帧,其中,第二时钟同步帧是第一从站时钟在接收到***主站时钟发送的第一时钟同步帧,且根据第一时钟同步帧与***主站时钟进行时钟同步后发送的;
同步模块,用于根据第二时钟同步帧与第一从站时钟进行时钟同步。
本申请第四方面中任一种设计方式所带来的有益效果可参见第三方面中不同实现方式所带来的技术效果,此处不再赘述。
第五方面,本申请提供一种时钟同步***,包括连接在一条总线上的一个***主站时钟和多个从站时钟,这多个从站时钟分属于时钟同步***中不同的时钟同步子***,其中,每一从站时钟包括第一装置和第二装置,其中,第一装置如第二方面中的时钟同步装置,所述第二装置如第四方面的时钟同步装置。
在一种可能的实施方式下,时钟同步***中任一时钟发送的时钟同步帧封装在实时数据帧中的指定位置,其中,实时数据帧是指在总线上实时传输数据的数据帧,这样,不必单独占用信道资源,因此能够节省信道资源。
第六方面,本申请实施例提供的一种计算机,包括至少一个处理单元、以及至少一个存储单元,其中,所述存储单元存储有程序代码,当所述程序代码被所述处理单元执行时,使得所述计算机执行上述任一种时钟同步方法的步骤。
第七方面,本申请实施例提供的一种计算机可读存储介质,包括程序代码,当所述程序代码在计算机上运行时,使所述计算机执行上述任一种时钟同步方法的步骤。
本申请的这些方面或其他方面在以下实施例的描述中会更加简明易懂。
附图说明
图1为本申请实施例提供的时钟同步方法所应用的时钟同步***的示意图;
图2为本申请实施例提供的时钟同步帧的帧结构示意图;
图3为本申请实施例提供的时钟同步子***A中子***主站时钟的产生流程图;
图4为本申请实施例提供的一种时钟同步方法的流程图;
图5为本申请实施例提供的一种时钟同步装置的结构图;
图6为本申请实施例提供的又一种时钟同步方法的流程图;
图7为本申请实施例提供的又一种时钟同步装置的结构图;
图8为本申请实施例提供的用于实现任一种时钟同步方法的计算机的硬件结构示意图。
具体实施方式
为了提高从站时钟与***主站时钟之间进行时钟同步的实时性,本申请实施例提供了一种时钟同步方法及装置。
首先,对本申请实施例中涉及的部分用语进行说明,以便于本领域技术人员理解。
***主站时钟,具有计时、授时等功能,一般时钟精度较高,设置于总线的前端,可用于向与总线相连的从站时钟进行授时。
从站时钟,具有计时、授时、对时等功能,相对于***主站时钟而言时钟精度较低,可与总线相连,通过总线接收***主站时钟发送的用于进行时钟同步的时钟同步帧,并根据时钟同步帧中携带的***主站时钟的时钟信息与***主站时钟进行时钟同步。
在本申请实施例中,划分到一个时钟同步子***中的从站时钟具有两种角色,一种是作为子***主站时钟,与总线上的***主站时钟进行时钟同步,另一种是作为子***中的一般从站时钟,与子***主站时钟进行时钟同步,需要说明的是,在一个时钟同步子***中,当满足一定条件时,任一从站时钟是可以在这两种角色之间进行切换的。
参见图1,图1示出了本申请中时钟同步方法所应用的时钟同步***的示意图,其中,时钟同步***包括一个***主站时钟0和9个从站时钟1~9,***主站时钟0和从站时钟1~9均连接在一条总线上,之后,可以根据每一从站时钟所属业务对时钟精度的要求对时钟同步***中的从站时钟进行划分,假设得到三个时钟同步子***A~C,且从站时钟1~3属于时钟同步子***A,从站时钟4~6属于时钟同步子***B,从站时钟7~9属于时钟同步子***C。
需要说明的是,图1仅是示例,实际中时钟同步***中包含的从站时钟的数量远不止9个,划分的时钟同步子***的个数也远远大于3,并且,也可以根据从站时钟的地理位置对时钟同步***中的从站时钟进行划分,在此也仅为举例,并不对划分时钟同步子***的依据够成限定。
并且,每个时钟同步子***均可有一个子***主站时钟,如图1所示,从站时钟1为时钟同步子***A的子***主站时钟,从站时钟5为时钟同步子***B的子***主站时钟,从站时钟7为时钟同步子***C的子***主站时钟。
在具体实施时,总线上的***主站时钟向每个时钟同步子***中的子***主站时钟发送用于进行时钟同步的第一时钟同步帧,每个时钟同步子***中的子***主站时钟根据第一时钟同步帧中携带的***主站时钟的时钟信息,对自身的时钟信息进行调整,完成与***主站时钟之间的时钟同步,之后,再向自身所在的时钟同步子***中的其他从站时钟发送用于进行时钟同步的第二时钟同步帧,对其他从站时钟进行授时。
以时钟同步子***A为例,时钟同步子***A中的从站时钟1接收***主站时钟0发送第一时钟同步帧,根据第一时钟同步帧中***主站时钟0的时钟信息与***主站时钟0进行时钟同步,之后,再向从站时钟2和3发送用于进行时钟同步的第二时钟同步帧,这样,从站时钟2和3在接收到第二时钟同步帧时,即可根据第二时钟同步帧中从站时钟1的时钟信息,与从站时钟1进行时钟同步,而不必再与***主站时钟0进行时钟同步,时钟同步子***B和C类似,在此不再赘述。
本申请实施例中,由***主站时钟向每个时钟同步子***中作为子***主站时钟的第一从站时钟进行授时,再由每一子***主站时钟的第一从站时钟向时钟同步子***中的其他从站时钟进行授时,这样,在每个时钟同步子***中,只有一个从站时钟与***主站时钟进行时钟同步,其他从站时钟只需与该从站时钟进行时钟同步,而不必再与***主站时钟进行时同步,因此,可减少直接与总线上的***主站时钟进行时钟同步的从站时钟的数量,进而提高从站时钟与***主站时钟之间进行时钟同步的实时性,并且,可节省***主站时钟的CPU、带宽等软硬件资源,提高整个时钟同步***的运行性能。
在具体实施时,时钟同步子***中所有的从站时钟是平等的,这样,当时钟同步子***中作为子***主站时钟的第一从站时钟发生故障或者精度下降时,时钟同步子***中的其他从站时钟还可以接替第一从站时钟的时钟同步工作,进而提高时钟同步子***的稳定性。
为此,对于每一时钟同步子***,当子***中除第一从站时钟之外的任一第二从站时钟接收到第一从站时钟发送的第二时钟同步帧时,可以对第一从站时钟的时钟精度进行校验,若确定自身的时钟精度低于第一从站时钟,则与第一从站时钟进行时钟同步;若确定自身的时钟精度高于第一从站时钟,则可在若干个授时周期后,向***主站时钟申请作为时钟同步子***中新的子***主站时钟,这样,可以保证时钟同步子***中精度最高的从站时钟作为子***主站时钟,进而提高时钟同步子***中各从站时钟的时间精度。
例如,图1中,当从站时钟2接收到从站时钟1发送的第二时钟同步帧时,从站时钟2可以调用自身的基函数获取自身的时钟信息,并从第二时钟同步帧中获取从站时钟1的时钟精度信息和时钟信息,之后,将自身的时钟信息、从站时钟1的时钟精度信息和时钟信息输入给校验函数,得到校验函数的取值,如果校验函数的取值小于零,则从站时钟2可以保持自己非子***主站的时钟角色;如果校验函数的取值连续若干个授时周期都大于零,则从站时钟2可确定自身的时钟精度高于从站时钟1,且可向***主站时钟0申请作为时钟同步子***A中新的子***主站时钟。
进一步地,***主站时钟0在接收到从站时钟2的申请、且确认从站时钟2的时钟精度高于从站时钟1时,可向从站时钟2发送确认消息,之后,从站时钟2接替从站时钟1与***主站时钟0进行时钟同步,并对时钟同步子***A中的从站时钟1和3进行授时。
本申请实施例中提及的时钟同步帧,其封装和解析都在数据链路层完成,这样,可提高时钟的实时性和灵活性,下面对本申请实施例中提及的时钟同步帧进行详细介绍。
本申请实施例中,时钟同步帧的长度为8个字节,可位于总线上任何用传输实时数据的数据帧的帧头,与传统的时钟同步***中单独传输时钟同步帧相比,这种方式不必单独占用信道资源,因此能够节省信道资源。
如图2所示,为本申请实施例中提供的时钟同步帧的帧结构示意图,时钟同步帧包含4部分:标识、类型、精度参数1和时钟校对参数2,共64bits,其中,标识占5bits,类型占3bits,精度参数1占4bits,时钟校对参数2占52bits。
下面结合图1对图2中时钟同步帧中各部分的作用进行说明。
标识:固定为0xE8,用于标识时钟同步帧;
类型:用于标识时钟同步帧的类型(SyncType),对于每个从站时钟,只有当接收到***主站时钟或者所属时钟同步子***中子***主站时钟发送的时钟同步帧,才会处理;否则,直接丢弃,这里,丢弃与否即是根据时钟同步帧的类型确定的,时钟同步帧的类型的取值范围为0x0-0x8,其中:
0x7:表示由***主站时钟发送给所有从站时钟的时钟同步帧,比如,***主站时钟0需要对所有的从站时钟1~9进行授时,***主站时钟0可发送SyncType=0x7的时钟同步帧。
0x1:从站时钟发送的作为子***主站时钟的请求帧,比如,当从站时钟1想要申请作为时钟同步子***A中的子***主站时钟时,从站时钟1可发送SyncType=0x1的时钟同步帧,***主站时钟0和从站时钟2~9都会接收到该时钟同步帧。
0x2:子***主站时钟发送的时钟同步帧,比如,时钟同步子***A中的从站时钟1对从站时钟2和3进行授时,从站时钟1可发送SyncType=0x2的时钟同步帧。
0x3:从站时钟发送的用于申请作为新的子***主站时钟的请求帧,比如,当从站时钟3想要申请作为时钟同步子***A中新的子***主站时钟时,从站时钟3可发送SyncType=0x3的时钟同步帧,***主站时钟0会接收到该时钟同步帧,其他从站时钟0,1,2,4,5,6,7,8,9也会收到该时钟同步帧。
0x0:***主站时钟发送给各子***主站时钟的时钟同步帧,比如,***主站时钟0对从站时钟1、5、7进行授时,则***主站时钟0可发送SyncType=0x0的时钟同步帧。
0x4:***主站时钟发送给指定的时钟同步子***的时钟同步帧,比如,***主站时钟0想要单独向时钟同步子***A中的从站时钟1~3进行授时,则***主站时钟0可发送SyncType=0x4的时钟同步帧。
精度参数1:时钟同步帧中携带的发送方时钟的时钟精度信息。
时钟校对参数2:时钟同步帧中携带的发送方时钟的时钟信息,即***主站时钟或者从站时钟的时钟计数器数值。
基函数base(x):用于读取作为时钟同步帧的接收方的从站时钟的时钟信息,考虑溢出情况,采用压缩方式,实际输出值在32bit以内。
校验函数function(x,y,z):其中,x是base(x)的输出值(即接收方时钟的时钟信息);y是“精度参数1”的函数,从站时钟和***主站时钟的精度参数1均由时钟晶振决定,表征的是从站时钟与***主站时钟的精度参数1差值的绝对值。例如:***主站时钟的精度参数1为10ns,从站时钟的精度参数1为20ns,则该从站时钟y为:20-10=10ns;z是时钟同步数据帧中的时钟校对参数2的值,简单的校验函数的形式可以为:function(x,y,z)=x+y-z。
以从站时钟2为例,当从站时钟2接收到从站时钟1发送的时钟同步帧时,从站时钟2可调用自身的基函数获取自身的时钟计数信息,并获取时钟同步帧中从站时钟1的时钟精度信息和时钟计数信息,之后,将这些信息输入给校验函数,进而得到校验函数的取值,如果校验函数的取值大于零,则从站时钟2的计数器加1;如果校验函数的取值小于零,则从站时钟2基于校验函数的取值对自身的时钟信息进行调整,完成与从站时钟1的对时。
具体实施时,当从站时钟2计数器的值为3时,从站时钟2可置子***主站时钟标志位,并在下个对时周期在时钟同步帧中填上自己的时钟信息,广播给***主站时钟0和其他从站时钟,向***主站时钟0申请作为新的子***主站时钟。
并且,其他任一从站时钟在接收到从站时钟2发送的子***主站时钟申请时,也可以根据自身的校验函数对从站时钟2的时钟精度进行校验,若确定自身的时钟精度不高于从站时钟2,则不与从站时钟2竞争;否则,可与从站时钟2竞争作为新的子***主站时钟。
初始时,每个时钟同步子***中作为子***主站时钟的第一从站时钟可以是该时钟同步子***中最快响应***主站时钟发送的第一时钟同步帧的时钟,后续,第一从站时钟由时钟同步子***中的各从站时钟根据时钟精度推举产生,因此,每一子***主站时钟大多需要经历两个过程产生。
以时钟同步子***A为例,时钟同步子***A中子***主站时钟的产生流程可以按照图3进行,包括:
S301:***主站时钟0向所有子***中的从站时钟发送时钟同步帧。
此时,***主站时钟0发送SyncType=0X7的时钟同步帧,代表需要所有的从站时钟进行处理,由于篇幅有限,图3仅画出了从站时钟1~3。
S302:从站时钟2首先广播回应。
假设从站时钟2首先广播回应了***主站时钟0发送SyncType=0X7的时钟同步帧,则从站时钟2会广播发送SyncType=0x1的时钟同步帧给总线主站0和所有从站,声明自己是时钟同步子***A中的子***主站时钟,此时,其他子***中的从站时钟不处理该时钟同步帧,本时钟同步子***中的其他从站时钟收到该同步帧后,即可知晓从站时钟2为时钟同步子***A中的子***主站时钟,可记录从站时钟2的时钟标识,这样,对于时钟同步子***A而言,就建立起了初始的时钟同步流程,进而即可按照该流程与***主站时钟0进行时钟同步。
上述过程中,如果在时钟同步子***A中存在多个从站时钟同时主张申请为子***主站时钟的情况,则以***主站时钟0首先处理的从站时钟作为子***主站时钟。
S303:***主站时钟0对从站时钟2进行授时。
具体实施时,***主站时钟0首先收到了从站时钟2发送的回应帧,可将从站时钟2确定为时钟同步子***A中的子***主站时钟,进而向从站时钟2(以及时钟同步子***B、C中的子***主站时钟)发送SyncType=0X0的时钟同步帧,对从站时钟2进行授时。
S304:从站时钟2对从站时钟1和3进行授时。
从站时钟2向从站时钟1和3发送SyncType=0X2的时钟同步帧,用于对从站时钟1和3进行授时,使从站时钟1和3基于该时钟同步帧,完成时钟信息校验和时钟同步处理。
S305:从站时钟3校验确定申请为子***主站时钟。
假设时钟同步子***A内出现时钟同步异常,当从站时钟3接收到从站时钟2发送的时钟同步帧,并经过校验后,确定自身的时钟精度较高,则可发送SyncType=0X3的时钟同步帧,用于申请作为时钟同步子***A中新的子***主站时钟。
S306:***主站时钟0对从站时钟3进行授时。
***主站时钟0确认从站时钟3作为时钟同步子***A中新的子***主站时钟后,发送SyncType=0X0的时钟同步帧,对从站时钟3进行授时。
S307:从站时钟3对从站时钟1和2进行授时。
从站时钟3向从站时钟1和2发送SyncType=0X2的时钟同步帧,用于对从站时钟1和2进行授时。
S308:***主站时钟0向子***A中的所有从站时钟发送时钟同步帧。
对于时钟同步子***A,如果其更换子***主站时钟的次数超过3次,则说明时钟同步子***A可能发生了比较严重的时钟紊乱,时钟同步子***A可能无法将时钟的时间调整回来,此时,***主站时钟0可向子***A中的所有从站时钟发送SyncType=0X4的时钟同步帧,用于对时钟同步子***A中的从站时钟0~3进行授时。
对应于上述时钟同步***,当执行主体为时钟同步***中作为子***主站的第一从站时钟时,本申请实施例提供的时钟同步方法可按照图4所示的流程执行,包括以下步骤:
S401:每个时钟同步子***中作为子***主站时钟的第一从站时钟,接收***主站时钟发送的用于进行时钟同步的第一时钟同步帧。
此时,第一时钟同步帧的SyncType=0x0。
S402:根据第一时钟同步帧与***主站时钟进行时钟同步。
一般地,默认为总线上的***主站时钟的时钟信息绝对准确,其他从站时钟都应与***主站时钟保持一致,所以,此时,第一从站时钟只需获取第一时钟同步帧中***主站时钟的时钟信息,进而对自身的时钟信息进行调整即可。
S403:向时钟同步子***中的其他从站时钟发送用于进行时钟同步的第二时钟同步帧,使其他从站时钟与第一从站时钟进行时钟同步。
此时,第二时钟同步帧的SyncType=0x2。
对于每一时钟同步子***,当子***主站时钟发生变化时,第一从站时钟还会接收到时钟同步子***中任一从站时钟发送用于进行时钟同步的第三时钟同步帧,并根据第三时钟同步帧与该任一从站时钟进行时钟同步,其中,第三时钟同步帧是该任一从站时钟在接替第一从站时钟作为子***主站时钟后发送的,且第三时钟同步帧的SyncType=0x2。
在一种可能的实施方式下,当***主站时钟确定时钟同步子***更换子***主站时钟的次数超过预设次数时,***主站时钟还会向该时钟同步子***中的所有从站时钟发送第四时钟同步帧,用于对该时钟同步子***中的所有从站时钟进行时钟同步,所以,第一从站时钟还会接收第四时钟同步帧,并根据第四时钟同步帧与***主站时钟进行时钟同步,第四时钟同步帧的SyncType=0x4。
基于同一发明构思,本申请实施例中还提供了一种与上述时钟同步方法对应的时钟同步装置,由于该装置解决问题的原理与本申请实施例时钟同步方法相似,因此该装置的实施可以参见方法的实施,重复之处不再赘述。
如图5所示,为本申请实施例提供的时钟同步装置的结构图,包括:
接收模块501,用于接收***主站时钟发送的用于进行时钟同步的第一时钟同步帧;
同步模块502,用于根据第一时钟同步帧与***主站时钟进行时钟同步;
发送模块503,用于向时钟同步子***中的其他从站时钟发送用于进行时钟同步的第二时钟同步帧,使其他从站时钟与第一从站时钟进行时钟同步。
在一种可能的实施方式下,接收模块501,还用于接收时钟同步子***中任一从站时钟发送用于进行时钟同步的第三时钟同步帧,其中,第三时钟同步帧是该任一从站时钟接替第一从站时钟作为子***主站时钟后发送的;
同步模块502,还用于根据第三时钟同步帧与该任一从站时钟进行时钟同步。
在一种可能的实施方式下,接收模块501,还用于接收***主站时钟发送的第四时钟同步帧,其中,第四时钟同步帧是***主站时钟在确定时钟同步子***、更换子***主站时钟的次数超过预设次数后发送的,且第四时钟同步帧用于对时钟同步子***中的所有从站时钟进行时钟同步;
同步模块502,还用于根据第四时钟同步帧与***主站时钟进行时钟同步。
对应于上述时钟同步***,当执行主体为时钟同步***中不作为子***主站的第二从站时钟时,本申请实施例提供的时钟同步方法可按照图6所示的流程执行,包括以下步骤:
S601:每个时钟同步子***中除作为子***主站时钟之外的每一第二从站时钟,接收时钟同步子***中作为子***主站时钟的第一从站时钟、发送的用于进行时钟同步的第二时钟同步帧。
其中,第二时钟同步帧是第一从站时钟在接收到***主站时钟发送的第一时钟同步帧,且根据第一时钟同步帧与***主站时钟进行时钟同步后发送的。
S602:根据第二时钟同步帧与第一从站时钟进行时钟同步。
具体地,获取第二从站时钟的时钟信息、第二时钟同步帧中携带的第一从站时钟的时钟精度信息和时钟信息,进而根据第二从站时钟的时钟信息、第一从站时钟的时钟精度信息和时钟信息,确定第二从站时钟与所述第一从站时钟之间的时间偏差;若确定时间偏差小于第一阈值,则根据所述时间偏差调节所述第二从站时钟的时钟信息,完成与第一从站时钟的时钟同步。
在具体实施时,若确定第二从站时钟与所述第一从站时钟之间的时间偏差大于第一阈值,还可以将第二从站时钟对应的计数器进行加一操作,若确定计数器的数值达到第二阈值,则可向***主站时钟申请作为子***主站时钟,并在接收到***主站时钟发送的确认消息后,接替原第一从站时钟与***主站时钟进行时钟同步,并向时钟同步子***中的其他从站时钟发送用于进行时钟同步的第三时钟同步帧。
在一种可能的实施方式下,当***主站时钟确定时钟同步子***更换子***主站时钟的次数超过预设次数时,***主站时钟还会向该时钟同步子***中的所有从站时钟发送第四时钟同步帧,用于对该时钟同步子***中的所有从站时钟进行时钟同步,此时,第二从站时钟还会接收第四时钟同步帧,并根据第四时钟同步帧与***主站时钟进行时钟同步。
基于同一发明构思,本申请实施例中还提供了一种与上述时钟同步方法对应的时钟同步装置,由于该装置解决问题的原理与本申请实施例时钟同步方法相似,因此该装置的实施可以参见方法的实施,重复之处不再赘述。
如图7所示,为本申请实施例提供的时钟同步装置的结构图,包括:
接收模块701,用于接收时钟同步子***中作为子***主站时钟的第一从站时钟、发送的用于进行时钟同步的第二时钟同步帧。
其中,第二时钟同步帧是第一从站时钟在接收到***主站时钟发送的第一时钟同步帧,且根据第一时钟同步帧与***主站时钟进行时钟同步后发送的。
同步模块702,用于根据第二时钟同步帧与第一从站时钟进行时钟同步。
在一种可能的实施方式下,同步模块702具体用于:
获取第二从站时钟的时钟信息、第二时钟同步帧中携带的第一从站时钟的时钟精度信息和时钟信息;
根据第二从站时钟的时钟信息、第一从站时钟的时钟精度信息和时钟信息,确定第二从站时钟与第一从站时钟之间的时间偏差;
若确定时间偏差小于第一阈值,则根据时间偏差调节第二从站时钟的时钟信息,完成与第一从站时钟的时钟同步。
在一种可能的实施方式下,还包括,校验模块703:
校验模块703,用于若确定第二从站时钟与所述第一从站时钟之间的时间偏差大于第一阈值,则将第二从站时钟对应的计数器进行加一操作,若确定计数器的数值达到第二阈值,则向***主站时钟申请作为子***主站时钟,并在接收到***主站时钟发送的确认消息后,接替原第一从站时钟与***主站时钟进行时钟同步,并向时钟同步子***中的其他从站时钟发送用于进行时钟同步的第三时钟同步帧。
在一种可能的实施方式下,接收模块701,还用于接收***主站时钟发送的第四时钟同步帧,其中,第四时钟同步帧是***主站时钟在确定时钟同步子***、更换子***主站时钟的次数超过预设次数后发送的,且第四时钟同步帧用于对时钟同步子***中的所有从站时钟进行时钟同步;
同步模块702,还用于根据第四时钟同步帧与***主站时钟进行时钟同步。
本申请实施例还提供一种时钟同步***,包括连接在一条总线上的一个***主站时钟和多个从站时钟,这多个从站时钟分属于时钟同步***中不同的时钟同步子***,且每一从站时钟包括第一装置和第二装置,其中,第一装置上述第一种时钟同步装置,第二装置如上述第二种时钟同步装置。
如图8所示,为本申请实施例提供的用于实现时钟同步方法的计算机的硬件结构示意图,包括处理器801、通信接口802、存储器803和通信总线804,其中,处理器801,通信接口802,存储器803通过通信总线804完成相互间的通信。
存储器803,用于存放计算机程序;
处理器801,用于执行存储器803上所存放的程序时,使得计算机执行上述第一种或者第二种时钟同步方法的步骤。
本申请实施例提供的一种计算机可读存储介质,包括程序代码,当所述程序代码在计算机上运行时,使计算机执行上述第一种或者第二种时钟同步方法的步骤。
本领域内的技术人员应明白,本申请的实施例可提供为方法、***、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、装置(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
Claims (14)
1.一种时钟同步方法,其特征在于,应用于时钟同步***,所述时钟同步***包括连接在一条总线上的一个***主站时钟和多个从站时钟,所述多个从站时钟分属于所述时钟同步***中不同的时钟同步子***,所述方法包括:
每个时钟同步子***中作为子***主站时钟的第一从站时钟,接收所述***主站时钟发送的用于进行时钟同步的第一时钟同步帧;
所述第一从站时钟根据所述第一时钟同步帧与所述***主站时钟进行时钟同步;
所述第一从站时钟向所述第一从站时钟所在的时钟同步子***中的其他从站时钟发送用于进行时钟同步的第二时钟同步帧,使所述其他从站时钟与所述第一从站时钟进行时钟同步;
还包括:
所述第一从站时钟接收所述***主站时钟发送的第四时钟同步帧,所述第四时钟同步帧是所述***主站时钟在确定所述第一从站时钟所在的时钟同步子***更换子***主站时钟的次数超过预设次数后发送的,且所述第四时钟同步帧用于对所述第一从站时钟所在的时钟同步子***中的所有从站时钟进行时钟同步;
所述第一从站时钟根据所述第四时钟同步帧与所述***主站时钟进行时钟同步。
2.如权利要求1所述的方法,其特征在于,还包括:
所述第一从站时钟接收所述第一从站时钟所在的时钟同步子***中任一从站时钟发送用于进行时钟同步的第三时钟同步帧,所述第三时钟同步帧是所述任一从站时钟接替所述第一从站时钟作为子***主站时钟后发送的;
所述第一从站时钟根据所述第三时钟同步帧与所述任一从站时钟进行时钟同步。
3.一种时钟同步方法,其特征在于,应用于时钟同步***,所述时钟同步***包括连接在一条总线上的一个***主站时钟和多个从站时钟,所述多个从站时钟分属于所述时钟同步***中不同的时钟同步子***,所述方法包括:
每个时钟同步子***中除作为子***主站时钟之外的每一第二从站时钟,接收所述第二从站时钟所在的时钟同步子***中作为子***主站时钟的第一从站时钟发送的用于进行时钟同步的第二时钟同步帧,所述第二时钟同步帧是所述第一从站时钟在接收到所述***主站时钟发送的第一时钟同步帧,且根据所述第一时钟同步帧与所述***主站时钟进行时钟同步后发送的;
所述第二从站时钟根据所述第二时钟同步帧与所述第一从站时钟进行时钟同步;
还包括:
所述第二从站时钟接收所述***主站时钟发送的第四时钟同步帧,所述第四时钟同步帧是所述***主站时钟在确定所述第二从站时钟所在的时钟同步子***更换子***主站时钟的次数超过预设次数后发送的,且所述第四时钟同步帧用于对所述第二从站时钟所在的时钟同步子***中的所有从站时钟进行时钟同步;
所述第二从站时钟根据所述第四时钟同步帧与所述***主站时钟进行时钟同步。
4.如权利要求3所述的方法,其特征在于,所述第二从站时钟根据所述第二时钟同步帧与所述第一从站时钟进行时钟同步,包括:
获取所述第二从站时钟的时钟信息、所述第二时钟同步帧中携带的所述第一从站时钟的时钟精度信息和时钟信息;
根据所述第二从站时钟的时钟信息、所述第一从站时钟的时钟精度信息和时钟信息,确定所述第二从站时钟与所述第一从站时钟之间的时间偏差;
若确定所述时间偏差小于第一阈值,则根据所述时间偏差调节所述第二从站时钟的时钟信息,完成与所述第一从站时钟的时钟同步。
5.如权利要求4所述的方法,其特征在于,若确定所述时间偏差大于所述第一阈值,则还包括:
将所述第二从站时钟对应的计数器进行加一操作;
若确定所述计数器的数值达到第二阈值,则向所述***主站时钟申请作为所述子***主站时钟;
在接收到所述***主站时钟发送的确认消息后,接替原第一从站时钟与所述***主站时钟进行时钟同步,并向所述第二从站时钟所在的时钟同步子***中的其他从站时钟发送用于进行时钟同步的第三时钟同步帧。
6.一种时钟同步装置,其特征在于,应用于时钟同步***,所述时钟同步***包括连接在一条总线上的一个***主站时钟和多个从站时钟,所述多个从站时钟分属于所述时钟同步***中不同的时钟同步子***,该装置位于每个时钟同步子***中作为子***主站时钟的第一从站时钟中,包括:
接收模块,用于接收所述***主站时钟发送的用于进行时钟同步的第一时钟同步帧;
同步模块,用于根据所述第一时钟同步帧与所述***主站时钟进行时钟同步;
发送模块,用于向所述第一从站时钟所在的时钟同步子***中的其他从站时钟发送用于进行时钟同步的第二时钟同步帧,使所述其他从站时钟与第一从站时钟进行时钟同步;
所述接收模块,还用于接收所述***主站时钟发送的第四时钟同步帧,所述第四时钟同步帧是所述***主站时钟在确定所述第一从站时钟所在的时钟同步子***更换子***主站时钟的次数超过预设次数后发送的,且所述第四时钟同步帧用于对所述第一从站时钟所在的时钟同步子***中的所有从站时钟进行时钟同步;
所述同步模块,还用于根据所述第四时钟同步帧与所述***主站时钟进行时钟同步。
7.如权利要求6所述的装置,其特征在于,
所述接收模块,还用于接收所述第一从站时钟所在的时钟同步子***中任一从站时钟发送用于进行时钟同步的第三时钟同步帧,所述第三时钟同步帧是所述任一从站时钟接替所述第一从站时钟作为子***主站时钟后发送的;
所述同步模块,还用于根据所述第三时钟同步帧与所述任一从站时钟进行时钟同步。
8.一种时钟同步装置,其特征在于,应用于时钟同步***,所述时钟同步***包括连接在一条总线上的一个***主站时钟和多个从站时钟,所述多个从站时钟分属于所述时钟同步***中不同的时钟同步子***,该装置位于每个时钟同步子***中除作为子***主站时钟之外的每一第二从站时钟,包括:
接收模块,用于接收所述第二从站时钟所在的时钟同步子***中作为子***主站时钟的第一从站时钟发送的用于进行时钟同步的第二时钟同步帧,所述第二时钟同步帧是所述第一从站时钟在接收到所述***主站时钟发送的第一时钟同步帧,且根据所述第一时钟同步帧与所述***主站时钟进行时钟同步后发送的;
同步模块,用于根据所述第二时钟同步帧与所述第一从站时钟进行时钟同步;
所述接收模块,还用于接收所述***主站时钟发送的第四时钟同步帧,所述第四时钟同步帧是所述***主站时钟在确定所述第二从站时钟所在的时钟同步子***更换子***主站时钟的次数超过预设次数后发送的,且所述第四时钟同步帧用于对所述第二从站时钟所在的时钟同步子***中的所有从站时钟进行时钟同步;
所述同步模块,还用于根据所述第四时钟同步帧与所述***主站时钟进行时钟同步。
9.如权利要求8所述的装置,其特征在于,所述同步模块具体用于:
获取所述装置的时钟信息、所述第二时钟同步帧中携带的所述第一从站时钟的时钟精度信息和时钟信息;
根据所述装置的时钟信息、所述第一从站时钟的时钟精度信息和时钟信息,确定所述装置与所述第一从站时钟之间的时间偏差;
若确定所述时间偏差小于第一阈值,则根据所述时间偏差调节所述装置的时钟信息,完成与所述第一从站时钟的时钟同步。
10.如权利要求9所述的装置,其特征在于,还包括,校验模块:
所述校验模块,用于若确定所述时间偏差大于所述第一阈值,则将所述装置对应的计数器进行加一操作;若确定所述计数器的数值达到第二阈值,则向所述***主站时钟申请作为所述子***主站时钟;在接收到所述***主站时钟发送的确认消息后,接替原第一从站时钟与所述***主站时钟进行时钟同步,并向所述第二从站时钟所在的时钟同步子***中的其他从站时钟发送用于进行时钟同步的第三时钟同步帧。
11.一种时钟同步***,其特征在于,包括连接在一条总线上的一个***主站时钟和多个从站时钟,所述多个从站时钟分属于所述时钟同步***中不同的时钟同步子***,其中,每一从站时钟包括第一装置和第二装置,其中,所述第一装置如权利要求6或7所述的时钟同步装置,所述第二装置如权利要求8~10任一所述的时钟同步装置。
12.如权利要求11所述的***,其特征在于,所述***中任一时钟发送的时钟同步帧封装在实时数据帧中的指定位置,所述实时数据帧是指在所述总线上实时传输数据的数据帧。
13.一种计算机,其特征在于,包括至少一个处理单元、以及至少一个存储单元,其中,所述存储单元存储有程序代码,当所述程序代码被所述处理单元执行时,使得所述计算机执行权利要求1~5任一所述方法的步骤。
14.一种计算机可读存储介质,其特征在于,包括程序代码,当所述程序代码在计算机上运行时,使所述计算机执行权利要求1~5任一所述方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810333472.7A CN108768573B (zh) | 2018-04-13 | 2018-04-13 | 一种时钟同步方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810333472.7A CN108768573B (zh) | 2018-04-13 | 2018-04-13 | 一种时钟同步方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108768573A CN108768573A (zh) | 2018-11-06 |
CN108768573B true CN108768573B (zh) | 2020-02-21 |
Family
ID=64010624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810333472.7A Active CN108768573B (zh) | 2018-04-13 | 2018-04-13 | 一种时钟同步方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108768573B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112312536A (zh) * | 2019-08-01 | 2021-02-02 | 华为技术有限公司 | 传输控制方法和装置 |
CN114261444A (zh) * | 2020-09-16 | 2022-04-01 | 上海海拉电子有限公司 | 一种用于汽车转向***的时钟同步方法及一种汽车转向*** |
CN112637031B (zh) * | 2021-01-06 | 2022-06-17 | 广东博智林机器人有限公司 | 从站控制周期的校准方法、校准装置和驱动控制*** |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101420350A (zh) * | 2009-01-14 | 2009-04-29 | 中国科学院电工研究所 | Ttcan总线网络时间主节点故障容错方法 |
CN104950829B (zh) * | 2014-03-31 | 2018-04-27 | 奇点新源国际技术开发(北京)有限公司 | 一种总线***功耗控制方法及装置 |
CN107465474B (zh) * | 2016-06-03 | 2019-03-08 | 上海铼钠克数控科技股份有限公司 | 数控***总线设备的时间同步***及方法 |
CN106130680B (zh) * | 2016-06-23 | 2018-03-27 | 北京东土科技股份有限公司 | 工业互联网现场层宽带总线时钟同步实现方法 |
CN106603367A (zh) * | 2017-02-28 | 2017-04-26 | 北京艾利特科技有限公司 | 一种用于时间同步的can总线通信方法 |
-
2018
- 2018-04-13 CN CN201810333472.7A patent/CN108768573B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN108768573A (zh) | 2018-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101749202B1 (ko) | 타임스탬프를 생성하는 방법, 장치, 그리고 시스템 | |
CN108768573B (zh) | 一种时钟同步方法及装置 | |
WO2018113397A1 (zh) | 确定终端与基站时钟时间偏差的方法与装置 | |
KR102208580B1 (ko) | 무인 이동체, 무인 이동체들 사이의 시간 동기화 지원 장치 및 그 방법 | |
EP2976866B1 (en) | Timestamp correction in a multi-lane communication link with skew | |
US9042411B1 (en) | System and method for accurate time sampling in presence of output delay | |
JP5518191B2 (ja) | 光伝送網が時刻同期プロトコルをキャリングする方法及びシステム | |
CN109392074B (zh) | 时钟校准方法和装置 | |
CN103039046B (zh) | 时间触发的容错实时通信***和装置 | |
US8948037B1 (en) | Checksum trailer in timing protocols | |
US20190230552A1 (en) | Buffer status report processing method and apparatus | |
GB2486183A (en) | Time stamps are added to data transmitted via Bluetooth® connections to facilitate synchronised output of the data from a plurality of devices. | |
CN109996325B (zh) | 一种无线传感器网络的时钟同步***及方法 | |
CN108494828B (zh) | 一种节点数据的更新方法、介质、装置和计算设备 | |
CN113259038A (zh) | 时间同步方法、节点、装置及存储介质 | |
EP3622638A1 (en) | Methods and devices for synchronization in communication networks | |
CN101808167B (zh) | 一种流程跟踪方法以及装置和*** | |
CN103546268A (zh) | 一种***时间的补偿方法及设备 | |
WO2015125439A1 (ja) | 通信システム、無線通信装置及び無線通信方法 | |
CN110266422B (zh) | 中间时钟设备报文驻留时间处理方法、装置、设备及介质 | |
WO2022027666A1 (zh) | 一种时间同步方法及装置 | |
CN112217615A (zh) | 一种支持时间敏感网络的方法及装置 | |
CN113574813A (zh) | 用于确定时间信息的无线网络***的网络实体和方法 | |
US12022411B2 (en) | Communication apparatus and communication system | |
CN108123773B (zh) | 一种时间同步方法及设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20181106 Assignee: BEIJING NEURON NETWORK TECHNOLOGY Co.,Ltd. Assignor: KYLAND TECHNOLOGY Co.,Ltd. Contract record no.: X2022990000451 Denomination of invention: A clock synchronization method and device Granted publication date: 20200221 License type: Common License Record date: 20220801 |
|
EE01 | Entry into force of recordation of patent licensing contract |