CN108735898B - 一种阻变层自选通阻变存储器及其构建方法与应用 - Google Patents
一种阻变层自选通阻变存储器及其构建方法与应用 Download PDFInfo
- Publication number
- CN108735898B CN108735898B CN201810501815.6A CN201810501815A CN108735898B CN 108735898 B CN108735898 B CN 108735898B CN 201810501815 A CN201810501815 A CN 201810501815A CN 108735898 B CN108735898 B CN 108735898B
- Authority
- CN
- China
- Prior art keywords
- layer
- resistance
- hole
- random access
- gating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010276 construction Methods 0.000 title abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 53
- 230000008859 change Effects 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000005684 electric field Effects 0.000 claims abstract description 13
- 230000000694 effects Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 37
- 238000000151 deposition Methods 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 238000005036 potential barrier Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000010894 electron beam technology Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 239000000969 carrier Substances 0.000 claims description 3
- 238000004891 communication Methods 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000011017 operating method Methods 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 173
- 210000004027 cell Anatomy 0.000 description 23
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 230000010354 integration Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000003574 free electron Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 229910003070 TaOx Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003592 biomimetic effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000724 energy-dispersive X-ray spectrum Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 210000000225 synapse Anatomy 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种阻变层自选通阻变存储器及其构建方法与应用。所述阻变存储器，包括堆叠层；所述堆叠层包括自外而内依次设置的第四Hf层、第四Si3N4层、第三Hf层、第三Si3N4层、第二Hf层、第二Si3N4层、第一Hf层和第一Si3N4层。本发明基于同质HfOx基的1R阵列选通，将阻变层同时作为选通层，避免引入额外的第三者选通器；基于微纳加工不对称结构进行填充(或镂空)，在微纳米尺度下填充区周围形成耗尽区，且耗尽区随外电场动态变化；利用上述普适性物理原理实现自身选通作用；因此，该阻变存储器不局限于HfOx材料，而是适用于会形成耗尽区的所有材料。
Description
技术领域
本发明涉及一种阻变层自选通阻变存储器及其构建方法与应用，属于阻变存储器阵列选通的技术领域。
背景技术
近年来，随着大数据、人工智能领域的兴起，阻变存储器(resistive randomaccess memory,RRAM)显示了极大的应用前景。例如，其在神经形态芯片及大规模高集成密度的数据存储方面的应用。由于其简单的两端结构，以及通过电阻变化来调制存储的实用化优势，使得其在微缩化高密度集成方面具有天然的优势。为了充分实现这些优势，需要将阻变存储器做成交叉阵列的形式(crossbar array)，以有效发挥其高密度存储，和仿生大脑突触的功能。但是，在交叉阵列的结构下，存在一个著名的基础问题，即串扰电流(或潜行电流，sneak path current)问题。串扰电流是一种不走正常读取交叉点(crossbarpoint)，而改走旁侧支路交叉点的电流。这种电流是负面的，会影响正常存储点的读/写性能，甚至会导致误读。
现有技术中，通常通过添加选通管(或称选通器,selector)串接到每个交叉点电阻上解决上述问题。通过选通管，实现每个交叉点电阻读写过程的通断。目前最有效的选通管首推晶体管，它与下面交叉点(电阻)合称1T1R结构(T是晶体管transistor的首字母)。虽然可以通过晶体管的开关功能有效的限制串扰电流，但晶体管本身是三端(源、漏、栅)有源器件，要在栅极供给栅压才能对晶体管的开闭进行控制。这本身会增加额外的有源负载和工艺复杂性，同时导致交叉阵列不容易微缩化，影响交叉阵列的高密度集成(尤其是在微电子集成度高的今天，这个矛盾更加突出)。因此，二维选通管，如二极管(Diode)或者阈值变化器件(threshold voltage shift)具有替代晶体管的趋势。但是任何选通管，从工艺简单和兼容角度而言，均不及交叉点的电阻自身直接选通吸引人(称之为1R)。目前国际上虽然有一些关于1R的工作报道，但是既能实现自身作为阻变层(电阻变化层)，又能实现选通功能的材料只有有限几种(如SiOx和TaOx等)；现有技术中还没有基于普适性物理原理的，从而在一定程度上突破材料限制的选通结构或器件。
例如，中国专利公开号105826468A公开了一种自选通阻变存储器件及其制备方法，该自选通阻变存储器件的选通层即为有限的几种—钨氧化物、钛氧化物、铜氧化物等。其选通结构没有基于普适性物理原理突破材料限制。
发明内容
针对现有技术的不足，本发明提供一种阻变层自选通阻变存储器。
本发明还提供一种上述阻变存储器的构建方法。
本发明还提供一种上述阻变存储器的工作方法。
术语说明：
Lift-off(剥离)工艺，是首先在衬底上涂胶并光刻，然后再制备金属薄膜，在有光刻胶的地方，金属薄膜形成在光刻胶上，而没有光刻胶的地方，金属薄膜就直接形成在衬底上。当使用溶剂去除衬底上的光刻胶时，不需要的金属就随着光刻胶的溶解而脱落在溶剂中，而直接形成在衬底上的金属部分则保留下来形成图形。剥离通常用于铂、金、硅化物和难熔金属的图形化。
位线，存储矩阵由许多存储单元排列组成。每个存储单元存放一位二值代码(0或1)，若干个存储单元组成一个“字”(也称一个信息单元)。“位线”与存储矩阵中的一个“位”相对应。一条位线连接特定字数的同一个位。
字线，存储矩阵由许多存储单元排列组成。每个存储单元存放一位二值代码(0或1)，若干个存储单元组成一个“字”(也称一个信息单元)。“字线”与存储矩阵中的一个“字”相对应。一条字线连接一个具有特定位数的字。
单元cell，指的是每一个交叉点(crossbar point)处的阻变存储器单元。即，构成阵列的独立的器件单元。
三维阵列交叉结构，指的是由同样的阻变存储器单元(即上述的单元cell)通过阵列方式构成，同时在三维架构上均匀堆叠的结构。阻变存储器单元的电极彼此连接形成子线和位线的交叉排列形式。
本发明的技术方案为：
一种阻变层自选通阻变存储器，包括堆叠层；所述堆叠层包括自外而内依次设置的第四Hf层、第四Si3N4层、第三Hf层、第三Si3N4层、第二Hf层、第二Si3N4层、第一Hf层和第一Si3N4层；所述堆叠层的左右两侧分别设置有底电极和顶电极；所述底电极与第四Si3N4层、第三Si3N4层和第二Hf层连通并设置在第二Hf层的上表面；所述顶电极与整个堆叠层连通并设置在第一Si3N4层的上表面。
根据本发明优选的，所述阻变层自选通阻变存储器包括多个并排设置堆叠层；所述顶电极为位线；所述为字线。
根据本发明优选的，第一Si3N4层的厚度为15～25nm；第一Hf层的厚度为90～110nm；第二Si3N4层和第二Hf层的厚度为15～25nm；第三Si3N4层的厚度为15～25nm；第三Hf层的厚度为90～110nm；第四Si3N4层和第四Hf层的厚度为15～25nm。
一种阻变层自选通阻变存储器的构建方法，包括步骤如下：
1)在衬底上沉积第一Si3N4层；
2)在第一Si3N4层上沉积第一Hf层，然后进行光刻和lift-off处理；
3)在第一Hf层上依次沉积第二Si3N4层、第二Hf层；
4)在第二Hf层上沉积第三Si3N4层，按步骤2)、3)的方法在第三Si3N4层上沉积第三Hf层、第四Si3N4层和第四Hf层，最终得到堆叠层；
5)通过光刻和刻蚀形成第一孔洞；第一孔洞从第四Hf层刻蚀到第二Si3N4层，第一孔洞的一个侧边与第一Hf层、第三Hf层的一个侧边平齐，并将第一Hf层、第三Hf层的一侧完全腐蚀掉，以暴露出第一Hf层和第三Hf层；在氧气气氛、250～350℃的环境中进行5～15min退火处理；氧气从所述第一孔洞进入，对暴露在第一孔洞内壁的第一Hf层、第三Hf层进行渐进氧化，形成自限制的HfOx阻变区；由于Si3N4层的抗氧化性，扮演着阻挡氧扩散出Hf金属层的作用；HfOx材料对目前的硅工业具有完美的兼容性，是阻变材料中的佼佼者；其完全氧化态为HfO2，在缺氧态下，HfOx的禁带宽度被氧空位缺陷调制，绝缘性能向类半导体方向渐变。
关于渐进氧化，氧气首先氧化先接触到的一侧，然后逐渐扩散氧化至另一侧，接近孔洞的一侧比远离孔洞的一侧氧化更充分，这与退火处理的温度以及时间有关。
6)填充第一孔洞，得到单元cell的顶电极或三维阵列交叉结构的位线；
7)通过电子束曝光和干法刻蚀，在第一孔洞的另一侧开孔得到第二孔洞，以使第三Si3N4层暴露在第二孔洞；将重掺杂的n+Si填充到第二孔洞中，作为单元cell的底电极或三维阵列交叉结构的字线；重掺杂使得Si具有导体特性，能够作为类电极使用。电子束曝光工艺中包含对准的步骤，由于涉及多层堆叠和平面不同区域位置的曝光，所以需要对准。
根据本发明优选的，三维阵列交叉结构通过增加堆叠层的层数或增加并行的堆叠层形成；在所述步骤2)中，形成一个以上所述第一Hf层；多个第一Hf层之间留有间隔；多个第一Hf层之间的间隔可以调整；
所述步骤5)中，第一孔洞的刻蚀发生在多个第一Hf层之间的间隔区，孔洞直径为间隔距离；
所述步骤7)中，第二孔洞的刻蚀发生在多个第一Hf层之间的间隔区，孔洞直径等于间隔距离。
所述三维阵列交叉结构为非对称性结构，重复次数不超过6次。随着循环的增加，堆叠层数的增加，由于层间应力和对准的局限，会导致选通阵列器件性能的降低。
根据本发明优选的，所述步骤1)中，在衬底上沉积第一Si3N4层通过CVD方法实现；所述步骤4)中，在第二Hf层上沉积第三Si3N4层通过CVD方法实现。
根据本发明优选的，所述步骤2)中，在第一Si3N4层上沉积第一Hf层通过直流溅射方法实现。
根据本发明优选的，所述步骤3)中，第二Si3N4层通过CVD方法沉积，第二Hf层通过溅射沉积。
根据本发明优选的，所述步骤7)中，重掺杂的标准是n-type,1～2×1019cm-3。
根据本发明优选的，所述步骤5)中的刻蚀方法为干法刻蚀。
根据本发明优选的，所述步骤6)中，第一孔洞中填充的是Pt圆柱形电极；将Pt圆柱形电极填充到所述第一孔洞中的实现方法为，电子束蒸发和lift-off工艺或者直流溅射和lift-off工艺。
根据本发明优选的，所述衬底为Si衬底。
根据本发明优选的，所述步骤6)中的三维阵列交叉结构的位线和所述步骤7)中的三维阵列交叉结构的字线均为十字交叉状。
一种上述阻变存储器的工作方法，包括步骤如下：
a)在微纳米尺度，从顶电极或位线一端施加电压；在HfOx阻变区靠近Si3N4的区域，会形成电荷耗尽区，电荷耗尽区会随着外电场的方向而扩大或者收缩；由于是电荷耗尽区，如果电荷耗尽区扩展到全部的HfOx阻变区，则只存在固定电荷，自由电子不存在，因此无法形成电流，也就起到了类似二极管单向截止的作用。微纳米尺度是指几十纳米的尺度；
b)当施加负电压时，耗尽区扩展，形成夹断效应，阻止载流子通过；夹断效应，指的是类似于场效应管栅极与源极接触处，此处在栅极电压降低时，会首先夹断整个沟道的电子通路。本发明的夹断效应，则具体指在非对称性结构的拐角处，即接近n+Si的一侧，在负电压下，会首先夹断，这是由于此处的空间电荷区相对于接近Pt的一侧更易形成，延伸空间更宽。
c)当施加正电压时，耗尽区收缩，减小电子通过HfOx阻变区的势垒；势垒与外加电场的同步变化形成自整流特性。正向电场下，通过电子导通电流，降低电阻；但在反向电压下，电子通过被抑制，提高了电阻，最终实现整流选通的目的；即，只允许单一电场极性下的电子通过性。
本发明的有益效果为：
1.利用本发明所述方法构建的阻变存储器，基于同质HfOx基的1R阵列选通，将阻变层同时作为选通层，避免引入额外的第三者选通器；基于微纳加工不对称结构进行填充(或镂空)，在微纳米尺度下填充区周围形成耗尽区，且耗尽区随外电场动态变化；利用上述普适性物理原理实现自身选通作用；因此，该阻变存储器不局限于HfOx材料，而是适用于会形成耗尽区的所有材料；尤其适用于半导体材料，或者处于不理想配比下的类半导体的绝缘体；本发明基于非对称性结构诱导场效应的物理原理，对于多数半导体或类半导体的绝缘体(如缺氧或掺杂的绝缘体)具有普适性，突破了1R选通管的材料限制；
2.本发明所涉及的薄膜材料和工艺过程与半导体工业兼容性好，成分简单、热稳定性好、且工艺容易控制，适用于器件高密度集成；
3.本发明所述方法构建的阻变存储器，填充(或镂空)区在纵向上是非对称性的结构，通过非对称性结构诱导场效应实现纳米级自整流；同时，能够将这种阻变单元集成制备为三维的交叉阵列(3D crossbar array)。
附图说明
图1为完成一个循环后的示意图；
图2为本发明所述堆叠层的结构示意图；
图3为完成氧化后的堆叠层示意图；
图4为完成电极沉积后的堆叠层示意图；
图5得到两个并行的堆叠层的示意图；
图6为两个并行的堆叠层完成电极沉积后的示意图；
图7(a)为渐进式氧化的结果证明TEM图；
图7(b)为渐进式氧化的结果证明EDX图谱；
图8(a)为单元结构器件的电流-电压曲线；
图8(b)为单元结构器件的阻变阈值电压转变曲线；
图8(c)为单元结构器件的高阻和低阻开关比(on/off ratio)和实现自选通整流的整流比(rectifying ratio)；
图8(d)为单元结构器件的保持特性；
图9为一层的交叉阵列结构示意图；
其中，1、第一Hf层；2、第二Hf层；3、第三Hf层；4、第四Hf层；5、第一Si3N4层；6、第二Si3N4层；7、第三Si3N4层；8、第四Si3N4层；9、第一孔洞；10、第二孔洞。
具体实施方式
下面结合实施例和说明书附图对本发明做进一步说明，但不限于此。
实施例1
一种阻变层自选通阻变存储器，包括堆叠层；所述堆叠层包括自外而内依次设置的第四Hf层4、第四Si3N4层8、第三Hf层3、第三Si3N4层7、第二Hf层2、第二Si3N4层6、第一Hf层1和第一Si3N4层5；所述堆叠层的左右两侧分别设置有底电极和顶电极；所述底电极与第四Si3N4层8、第三Si3N4层7和第二Hf层2连通并设置在第二Hf层2的上表面；所述顶电极与整个堆叠层连通并设置在第一Si3N4层5的上表面。
第一Si3N4层5的厚度为25nm；第一Hf层1的厚度为110nm；第二Si3N4层6和第二Hf层2的厚度为25nm；第三Si3N4层7的厚度为25nm；第三Hf层3的厚度为110nm；第四Si3N4层8和第四Hf层4的厚度为25nm。
图8(a)从电流电压角度描述器件的阻变特性，可以观察到理想的阻变存储器电学表现；图8(b)，可以看出发生阻变的阈值电压，在多次循环中，表现稳定；可以形成器件级的应用。图8(c),可以看出整流比(圆形的点)可以达到105，即，在选通的时候(开)电流是非选通时候(关)的105倍。这是一个理想的整流比，因此可以形成选通作用；同时可以观察到高阻态和低阻态的比在103，证明可以有效的区分高阻态和低阻态。图8(d)中，可以看出器件保持特性很好，比较稳定，没有明显的退化。
实施例2
如实施例1所述的阻变层自选通阻变存储器，所不同的是，所述阻变层自选通阻变存储器包括两个并排设置的堆叠层；所述顶电极为位线；所述为字线。
实施例3
一种如实施例1所述的阻变层自选通阻变存储器的构建方法，包括步骤如下：
1)在衬底上沉积第一Si3N4层5；在衬底上沉积第一Si3N4层5通过CVD方法实现；所述衬底为Si衬底；
2)在第一Si3N4层5上沉积第一Hf层1，然后进行光刻和lift-off处理；在第一Si3N4层5上沉积第一Hf层1通过直流溅射方法实现。
3)在第一Hf层1上依次沉积第二Si3N4层6、第二Hf层2；如图1所示。第二Si3N4层6通过CVD方法沉积，第二Hf层2通过溅射沉积。
4)在第二Hf层2上沉积第三Si3N4层7，按步骤2)、3)的方法在第三Si3N4层7上沉积第三Hf层3、第四Si3N4层8和第四Hf层4，最终得到堆叠层；如图2所示。在第二Hf层2上沉积第三Si3N4层7通过CVD方法实现。
5)通过光刻和刻蚀形成第一孔洞9；第一孔洞9从第四Hf层4刻蚀到第二Si3N4层6，第一孔洞9的一个侧边与第一Hf层1、第三Hf层3的一个侧边平齐，并将第一Hf层1、第三Hf层3的一侧完全腐蚀掉，以暴露出第一Hf层1和第三Hf层3；在氧气气氛、350℃的环境中进行15min退火处理；氧气从所述第一孔洞9进入，对暴露在第一孔洞9内壁的第一Hf层1、第三Hf层3进行渐进氧化，形成自限制的HfOx阻变区；所述步骤5)中的刻蚀方法为干法刻蚀。如图3所示。由于Si3N4层的抗氧化性，扮演着阻挡氧扩散出Hf金属层的作用；HfOx材料对目前的硅工业具有完美的兼容性，是阻变材料中的佼佼者；其完全氧化态为HfO2，在缺氧态下，HfOx的禁带宽度被氧空位缺陷调制，绝缘性能向类半导体方向渐变。图7(a)显示了单元的堆叠结构；图7(b)显示了中间的Hf金属层在化学结构上具有从右至左渐变氧化的状态(右侧靠近Pt区氧化较明显)；通过观察图7(b)，可以看出HfO2的形成具有如下特点：接近Pt一侧的氧化更充分，远离Pt一侧的氧化较弱，甚至在末端为未被氧化的金属态。该金属态与n+Si形成欧姆接触。
关于渐进氧化，氧气首先氧化先接触到的一侧，然后逐渐扩散氧化至另一侧，接近孔洞的一侧比远离孔洞的一侧氧化更充分，这与退火处理的温度以及时间有关。
6)填充第一孔洞9，得到单元cell的顶电极；第一孔洞中填充的是Pt圆柱形电极；将Pt圆柱形电极填充到所述第一孔洞中的实现方法为，电子束蒸发和lift-off工艺或者直流溅射和lift-off工艺。
7)通过电子束曝光和干法刻蚀，在第一孔洞9的另一侧开孔得到第二孔洞10，以使第三Si3N4层7暴露在第二孔洞10；将重掺杂的n+Si填充到第二孔洞10中(重掺杂的标准是n-type,1～2×1019cm-3)，作为单元cell的底电极；如图4所示。重掺杂使得Si具有导体特性，能够作为类电极使用。电子束曝光工艺中包含对准的步骤，由于涉及多层堆叠和平面不同区域位置的曝光，所以需要对准。
步骤1)～7)完成一个单元cell器件的构建；
所述步骤6)中的三维阵列交叉结构的位线和所述步骤7)中的三维阵列交叉结构的字线均为十字交叉状。
实施例4
一种如实施例3所述的阻变层自选通阻变存储器的构建方法，所不同的是，实现的是实施例2中变存储器的构建；在所述步骤2)中，形成两个所述第一Hf层1；两个第一Hf层1之间留有间隔；两个第一Hf层1之间的间隔可以调整；
所述步骤4)同时进行两次，同时得到两个并行的堆叠层；得到两个并行堆叠层后，进行步骤5)～7)的操作，得到第一孔洞9、第二孔洞10，并分别进行填充操作；所述第一孔洞9设置在两个并行堆叠层的中心位置；第二孔洞10对称设置在堆叠层的左右双侧。如图5、6所示。
所述步骤5)中，第一孔洞9的刻蚀发生在两个第一Hf层1之间的间隔区，孔洞直径为间隔距离；
所述步骤5)中，填充第一孔洞9，得三维阵列交叉结构的位线；
所述步骤7)中，第二孔洞10的刻蚀发生在两个第一Hf层1之间的间隔区，孔洞直径等于间隔距离；将重掺杂的n+Si填充到第二孔洞10中，作为三维阵列交叉结构的字线；
如图9所示，是一个简单的一层的交叉阵列结构：结构的两端为电极(字线和位线)，中间部分为不规则结构的氧化铪，镂空位置原来填充的是Si3N4；上下电极是交叉阵列形式(crossbar)。交叉阵列是最基本最简单的三维阵列结构；在一层的交叉阵列结构的基础上，通过堆叠层工艺方法的循环，实现2层或3层的三维阵列结构；
实施例5
一种如实施例1或2所述阻变存储器的工作方法，包括步骤如下：
a)在微纳米尺度，从顶电极或位线一端施加电压；在HfOx阻变区靠近Si3N4的区域，会形成电荷耗尽区，电荷耗尽区会随着外电场的方向而扩大或者收缩；由于是电荷耗尽区，如果电荷耗尽区扩展到全部的HfOx阻变区，则只存在固定电荷，自由电子不存在，因此无法形成电流，也就起到了类似二极管单向截止的作用。微纳米尺度是指几十纳米的尺度；
b)当施加负电压时，耗尽区扩展，形成夹断效应，阻止载流子通过；
c)当施加正电压时，耗尽区收缩，减小电子通过HfOx阻变区的势垒；势垒与外加电场的同步变化形成自整流特性。正向电场下，通过电子导通电流，降低电阻；但在反向电压下，电子通过被抑制，提高了电阻，最终实现整流选通的目的；即，只允许单一电场极性下的电子通过性。
实例中的Pt/HfO2/n+Si结构作为交叉点电阻单元，单元器件能够形成可重复的104～105的整流比，保持稳定状态。在填充(或镂空)区的边界形成的耗尽区内形成内建电场；在内建电场作用下，形成微纳米尺度下的电荷通过的自整流行为。
Claims (10)
1.一种阻变层自选通阻变存储器，其特征在于，包括堆叠层；所述堆叠层包括自外而内依次设置的第四Hf层、第四Si3N4层、第三Hf层、第三Si3N4层、第二Hf层、第二Si3N4层、第一Hf层和第一Si3N4层；所述堆叠层的左右两侧分别设置有底电极和顶电极；所述底电极与第四Si3N4层、第三Si3N4层和第二Hf层连通并设置在第二Hf层的上表面；所述顶电极与整个堆叠层连通并设置在第一Si3N4层的上表面；其中，第一Hf层、第三Hf层进行了氧气氛围下退火渐进氧化，形成自限制的HfOx阻变区，且底电极为重掺杂的 n+Si，顶电极为Pt；HfOx是缺氧态的HfO2。
2.根据权利要求1所述的阻变层自选通阻变存储器，其特征在于，所述阻变层自选通阻变存储器包括多个并排设置堆叠层；所述顶电极为位线；所述底电极为字线。
3.根据权利要求1所述的阻变层自选通阻变存储器，其特征在于，第一Si3N4层的厚度为15～25nm；第一Hf层的厚度为90～110nm；第二Si3N4层和第二Hf层的厚度为15～25nm；第三Si3N4层的厚度为15～25nm；第三Hf层的厚度为90～110nm；第四Si3N4层和第四Hf层的厚度为15～25nm。
4.一种如权利要求1-3任意一项所述阻变存储器的构建方法，其特征在于，包括步骤如下：
1）在衬底上沉积第一Si3N4层；
2）在第一Si3N4层上沉积第一Hf层，然后进行光刻和lift-off处理；
3）在第一Hf层上依次沉积第二Si3N4层、第二Hf层；
4）在第二Hf层上沉积第三Si3N4层，按步骤2）、3）的方法在第三Si3N4层上沉积第三Hf层、第四Si3N4层和第四Hf层，最终得到堆叠层；
5）通过光刻和刻蚀形成第一孔洞；第一孔洞从第四Hf层刻蚀到第二Si3N4层，第一孔洞的一个侧边与第一Hf层、第三Hf层的一个侧边平齐，并将第一Hf层、第三Hf层的一侧完全腐蚀掉，以暴露出第一Hf层和第三Hf层；在氧气气氛、250～350℃的环境中进行5～15min退火处理；氧气从所述第一孔洞进入，对暴露在第一孔洞内壁的第一Hf层、第三Hf层进行渐进氧化，形成自限制的HfOx阻变区；
6）填充第一孔洞，得到单元cell的顶电极或三维阵列交叉结构的位线；
7）通过电子束曝光和干法刻蚀，在第一孔洞的另一侧开孔得到第二孔洞，以使第三Si3N4层暴露在第二孔洞；将重掺杂的n+Si填充到第二孔洞中，作为单元cell的底电极或三维阵列交叉结构的字线。
5.根据权利要求4所述的阻变存储器的构建方法，其特征在于，三维阵列交叉结构通过增加堆叠层的层数或增加并行的堆叠层形成；在所述步骤2）中，形成一个以上所述第一Hf层；多个第一Hf层之间留有间隔；
所述步骤5）中，第一孔洞的刻蚀发生在多个第一Hf层之间的间隔区，孔洞直径为间隔距离；
所述步骤7）中，第二孔洞的刻蚀发生在多个第一Hf层之间的间隔区，孔洞直径等于间隔距离。
6.根据权利要求4所述的阻变存储器的构建方法，其特征在于，所述步骤1）中，在衬底上沉积第一Si3N4层通过CVD方法实现；所述步骤4）中，在第二Hf层上沉积第三Si3N4层通过CVD方法实现；述步骤2）中，在第一Si3N4层上沉积第一Hf层通过直流溅射方法实现；第二Si3N4层通过CVD方法沉积，第二Hf层通过溅射沉积。
7.根据权利要求4所述的阻变存储器的构建方法，其特征在于，所述步骤7）中，重掺杂的标准是n-type, 1～2×1019 cm-3。
8.根据权利要求4所述的阻变存储器的构建方法，其特征在于，所述步骤6）中，第一孔洞中填充的是Pt圆柱形电极；将Pt圆柱形电极填充到所述第一孔洞中的实现方法为，电子束蒸发和lift-off工艺或者直流溅射和lift-off工艺。
9.根据权利要求4所述的阻变存储器的构建方法，其特征在于，所述步骤6）中的三维阵列交叉结构的位线和所述步骤7）中的三维阵列交叉结构的字线均为十字交叉状。
10.一种如权利要求1-3任意一项所述阻变存储器的工作方法，其特征在于，包括步骤如下：
a）在微纳米尺度，从顶电极或位线一端施加电压；
b）当施加负电压时，耗尽区扩展，形成夹断效应，阻止载流子通过；
c）当施加正电压时，耗尽区收缩，减小电子通过HfOx阻变区的势垒；势垒与外加电场的同步变化形成自整流特性。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810501815.6A CN108735898B (zh) | 2018-05-23 | 2018-05-23 | 一种阻变层自选通阻变存储器及其构建方法与应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810501815.6A CN108735898B (zh) | 2018-05-23 | 2018-05-23 | 一种阻变层自选通阻变存储器及其构建方法与应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108735898A CN108735898A (zh) | 2018-11-02 |
| CN108735898B true CN108735898B (zh) | 2022-03-22 |
Family
ID=63936246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810501815.6A Active CN108735898B (zh) | 2018-05-23 | 2018-05-23 | 一种阻变层自选通阻变存储器及其构建方法与应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108735898B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109904313A (zh) * | 2019-03-06 | 2019-06-18 | 天津理工大学 | 一种high-k介质材料新型同质阻变存储器及其制备方法 |
| CN111564555B (zh) * | 2020-05-20 | 2022-04-12 | 浙江大学 | 一种改善工作稳定性及存储窗口的阻变存储器及制备方法 |
| CN113241404B (zh) * | 2021-03-29 | 2023-05-23 | 天津理工大学 | 基于二维氧化钼/硫化钼叠层结构的自选通器件及其制造方法 |
| CN113421964B (zh) * | 2021-06-18 | 2022-07-08 | 复旦大学 | 1s1r型存储器集成结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104810048A (zh) * | 2014-01-28 | 2015-07-29 | 华邦电子股份有限公司 | 电阻式存储装置、电阻式存储装置的操作方法 |
| CN105870321A (zh) * | 2016-03-28 | 2016-08-17 | 北京大学 | 一种非线性自整流阻变存储器及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8557632B1 (en) * | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| KR101735187B1 (ko) * | 2015-06-30 | 2017-05-15 | 서울대학교산학협력단 | 가변 저항체, 이를 이용한 비휘발성 메모리 소자 및 이들의 제조 방법 |
-
2018
- 2018-05-23 CN CN201810501815.6A patent/CN108735898B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104810048A (zh) * | 2014-01-28 | 2015-07-29 | 华邦电子股份有限公司 | 电阻式存储装置、电阻式存储装置的操作方法 |
| CN105870321A (zh) * | 2016-03-28 | 2016-08-17 | 北京大学 | 一种非线性自整流阻变存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108735898A (zh) | 2018-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108735898B (zh) | 一种阻变层自选通阻变存储器及其构建方法与应用 | |
| US9559301B2 (en) | Methods of forming memory device constructions, methods of forming memory cells, and methods of forming semiconductor constructions | |
| US6946702B2 (en) | Resistance random access memory | |
| US7372065B2 (en) | Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same | |
| US7915603B2 (en) | Modifiable gate stack memory element | |
| TWI387103B (zh) | 具有二極體存取裝置之完全自我對準微孔型記憶胞 | |
| CN103633108B (zh) | 三维层叠存储器件 | |
| US7728322B2 (en) | Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same | |
| US9105838B2 (en) | Nonvolatile variable resistive device | |
| US8772748B2 (en) | Semiconductor memory device using variable resistance element or phase-change element as memory device | |
| US20100264396A1 (en) | Ring-shaped electrode and manufacturing method for same | |
| US8471235B2 (en) | Nonvolatile memory element having a resistance variable layer and manufacturing method thereof | |
| US20150325628A1 (en) | Memory device and method of manufacturing memory device | |
| US9099385B2 (en) | Vertical 1T-1R memory cells, memory arrays and methods of forming the same | |
| KR20070090328A (ko) | 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이 | |
| JP2013062401A (ja) | 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法 | |
| US9865809B2 (en) | Nonvolatile resistance change element | |
| TWI727756B (zh) | 三維電阻式記憶體及其形成方法 | |
| US20210028229A1 (en) | Increasing selector surface area in crossbar array circuits | |
| CN112447831B (zh) | 提升铁电晶体管性能的器件结构及制备方法 | |
| KR20080048757A (ko) | 저항성 메모리 소자 및 그 제조방법 | |
| KR101974777B1 (ko) | 비휘발성 메모리 기능을 갖는 트랜지스터 및 이의 작동 방법 | |
| KR102288253B1 (ko) | 초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이 | |
| KR100785032B1 (ko) | 저항성 메모리 소자 및 그 제조방법 | |
| KR20100136061A (ko) | 메모리 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220302 Address after: 315000 Fenghua Road, Jiangbei District, Ningbo, Zhejiang Province, No. 818 Applicant after: Ningbo University Address before: 518057 A301, Virtual University Park, 19 Gaoxin South 4th Road, Nanshan District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN RESEARCH INSTITUTE OF SHANDONG University |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230605 Address after: Room 104, Building 3, No. 126 Ding'an Road, Shangcheng District, Hangzhou City, Zhejiang Province 310000 Patentee after: Jinxue Shangcheng (Hangzhou) Technology Co.,Ltd. Address before: 315000 Fenghua Road, Jiangbei District, Ningbo, Zhejiang Province, No. 818 Patentee before: Ningbo University |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230912 Address after: 518057 A301, Virtual University Park, South District, high tech Zone, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province Patentee after: SHENZHEN RESEARCH INSTITUTE OF SHANDONG University Address before: Room 104, Building 3, No. 126 Ding'an Road, Shangcheng District, Hangzhou City, Zhejiang Province 310000 Patentee before: Jinxue Shangcheng (Hangzhou) Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right |