CN108713253A - 用于改善的热和rf性能的具有底部填充氮化铝的氮化镓晶体管 - Google Patents

用于改善的热和rf性能的具有底部填充氮化铝的氮化镓晶体管 Download PDF

Info

Publication number
CN108713253A
CN108713253A CN201680083045.7A CN201680083045A CN108713253A CN 108713253 A CN108713253 A CN 108713253A CN 201680083045 A CN201680083045 A CN 201680083045A CN 108713253 A CN108713253 A CN 108713253A
Authority
CN
China
Prior art keywords
substrate
layer
aln layer
transistor
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680083045.7A
Other languages
English (en)
Inventor
H·W·田
S·达斯古普塔
M·拉多萨夫列维奇
P·B·菲舍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108713253A publication Critical patent/CN108713253A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

一种设备包括衬底上的晶体管器件，该晶体管器件包括：本征层，该本征层包括沟道；在沟道的相对侧上的源极和漏极；以及在本征层与源极和漏极中的每个之间的扩散阻挡，该扩散阻挡的导带能量小于沟道的导带能量并且大于源极和漏极的材料的导带能量。一种方法包括：在衬底上为晶体管器件的沟道界定本征层区域；在为源极和漏极界定的区域中形成扩散阻挡层；以及在为源极界定的区域中在扩散阻挡层上形成源极，并且在为漏极界定的区域中形成漏极。

Description

用于改善的热和RF性能的具有底部填充氮化铝的氮化镓晶 体管
技术领域
氮化镓晶体管和电路。
背景技术
用于功率放大、功率转换和切换的氮化镓(GaN)晶体管或电路通常处理大量的功率。这种晶体管和电路通常消散大量的热，其需要通过热管理来移除。具有高热导率的半导体衬底是符合需要的。在高频应用中，需要衬底同时具有高热导率和高电阻率，以防止衬底中显著的射频(RF)损耗。标识适当的衬底存在挑战。例如，绝缘体上硅(SOI)衬底具有较高电阻率，但具有较差的热导率。碳化硅(SiC)衬底既有较高热导率又有高电阻率，但通常仅有小尺寸是可用的，例如直径小于6英寸(大约15厘米)，并且成本高。低成本的体硅衬底典型具有充分好的热导率，但不会提供充分高的电阻率而不导致晶片生产成本和晶片处理开销的显著增加。使用高电阻率硅衬底获得低RF损耗，但它们常常在与避免处理期间的晶片破碎相关的制造工艺中带来挑战。
附图说明
图1示出了包括氮化镓(GaN)晶体管器件的衬底的截面侧视图。
图2示出了衬底一部分的截面侧视图，该部分是在其表面上具有缓冲层的晶片的部分。
图3示出了在缓冲层上引入硬掩模之后的图2的结构。
图4示出了在将结构反转并通过衬底形成开口或沟槽以暴露衬底的相对侧上的缓冲层之后的图3的结构。
图5示出了在沟槽中形成氮化铝层之后的图4的结构。
图6示出了在沟槽中沉积牺牲材料以填充沟槽的剩余体积之后的图5的结构。
图7示出了在将结构反转以及在结构的前侧或器件侧上进行的包括去除硬掩模层的后续工艺之后的图6的结构。
图8示出了在结构的器件侧上形成氮化镓层和极化/电荷感应层之后的图7的结构。
图9示出了在对牺牲或虚设栅极硬掩模进行图案化以及使结区中的氮化镓层凹陷之后的图8的结构。
图10示出了在源极和漏极再生长工艺之后的图9的结构。
图11示出了在器件周围形成沟槽隔离结构之后的图10的结构。
图12示出了在将牺牲掩模图案化成针对栅极电极所选择的尺寸并在图案化的牺牲掩模周围和该结构上形成层间电介质之后的图11的结构。
图13示出了在替换金属栅极工艺之后的图12的结构。
图14示出了在形成通往源极和漏极的沟槽接触部之后的图13的结构。
图15示出了在衬底减薄之后的图14的结构。
图16示出了例如低电阻率硅衬底的衬底的截面侧视图，该低电阻率硅衬底例如是诸如晶片和其表面上的成核层的较大结构的一部分。
图17示出了在成核层上形成硬掩膜层之后的图16的结构。
图18示出了在将衬底反转并通过衬底形成沟槽以从衬底的背侧暴露成核层之后的图17的结构。
图19示出了在沟槽中形成氮化铝层之后的图18的结构。
图20示出了在利用牺牲材料填充沟槽之后的图19的结构。
图21示出了在将结构反转以及继续对衬底的正侧或器件侧的处理之后的图20的结构。
图22示出了例如是硅衬底的第二衬底、以及形成于第二衬底的表面上的缓冲层和氮化镓层的截面侧视图。
图23示出了在形成牺牲掩模以及在氮化镓层中形成源极和漏极凹陷或切口之后的图22的结构。
图24示出了在形成源极和漏极之后的图23的结构。
图25示出了在形成沟槽隔离结构之后的图24的结构。
图26示出了将牺牲掩模图案化成具有用于栅极电极的区域尺寸的牺牲栅极结构之后的图25的结构。
图27示出了在去除牺牲掩模并形成包括栅极电介质和栅极电极的栅极堆叠体之后的图26的结构。
图28示出了在载体晶片的器件侧处接合所述结构并去除衬底之后的图27的结构。
图29示出了将图28的结构与图21的结构接合。
图30示出了在衬底减薄之后的图29的结构。
图31示出了在去除载体晶片之后的图30的结构。
图32是实施一个或多个实施例的内插器。
图33示出了计算装置的实施例。
具体实施方式
描述了一种设备和方法，其包括衬底上的氮化镓晶体管或电路块，在晶体管或电路块下方具有氮化铝(AlN)层。在晶体管或电路块下方(例如在衬底自身中)存在氮化铝层允许使用低电阻率衬底，例如低电阻率硅衬底，同时向该结构提供高电阻率和高热导率。
图1示出了包括氮化镓(GaN)晶体管器件的衬底的截面侧视图。在一个实施例中，衬底110是诸如晶片的较大衬底的一部分。在一个实施例中，衬底110是低电阻率硅衬底。在该上下文中，低电阻率硅衬底是指体电阻率小于1000欧姆-厘米(Ω-cm)、并且更典型地大约10Ω-cm或更小的单晶硅衬底。
在一个实施例中，衬底110上设置的是材料的缓冲层120，以将氮化镓器件或电路结构与衬底110隔离。在一个实施例中，缓冲层120包括氮化铝(AlN)。如下文将要所述，在图1中形成诸如结构100的结构的一个过程中，氮化铝缓冲层既充当用于将氮化镓器件或电路结构与衬底110隔离开的缓冲层，又充当用于衬底110中形成的氮化铝的成核层。
在一个实施例中，氮化铝的缓冲层120的厚度大约为超过25μm。结构100中的缓冲层120上设置的是高电阻氮化镓层。氮化镓层140提供了在其上形成氮化镓晶体管的基础。代表性地，可以将氮化镓层140外延生长到大约为超过1μm的厚度。在形成氮化镓层140之后，在氮化镓层140上引入极化/电荷感应层145。极化/电荷感应层是由于其极化场与氮化镓的极化场相比的差异而朝向氮化镓层140和极化/电荷感应层145之间的界面吸引电子的材料。电子的这种集中被称为二维电子气(2DEG)。在一个实施例中，用于极化/电荷感应层145的材料是III族元素和氮的合金。示例包括但不限于氮化铝(AlN)、氮化铝铟(AlInN)和氮化铝镓(AlGaN)，其中合金组分的50％为氮。
图1示出了氮化镓晶体管，其包括彼此分开的源极160和漏极165，氮化镓层140上的栅极堆叠体和氮化镓层140中的沟道或耗尽区150将源极160和漏极165分开。在一个实施例中，用于源极160和漏极165的材料是n型材料，例如III-V族化合物材料和氮的合金。示例包括但不限于通过外延沉积工艺形成的氮化铟镓(InGaN)。源极160和漏极165被例如二氧化硅或介电常数小于二氧化硅的材料(低k材料)的电介质层180(沟槽隔离)包围。栅极堆叠体170包括栅极电介质和栅极电极。栅极堆叠体170设置于例如二氧化硅或高k材料或二氧化硅和高k材料的组合的栅极电介质上。栅极堆叠体170的材料是金属材料，例如但不限于氮化钽或硅化物。
图1示出了围绕栅极电极170形成的例如二氧化硅或低k材料的电介质间隔体185以及设置于例如二氧化硅或低k电介质材料的层间电介质188中的结构。图1还示出了通过层间电介质层188通往源极160的沟槽接触部190以及通过层间电介质层188通往漏极165的沟槽接触部195。
图1的结构100的衬底110中形成的是氮化铝层130。在一个实施例中，例如，通过外延生长工艺将氮化铝层130形成到大约为减薄衬底的厚度的厚度。代表性厚度包括z方向上50微米(μm)到100μm的厚度。如所示，氮化铝层130不消耗衬底110的整体区域。相反，在一个实施例中，定义氮化铝层130的长度和宽度尺寸(分别为x尺寸和y尺寸)以包围氮化铝支持的结构或电路的占用区域。在该情况下，氮化铝层向晶体管结构提供电阻率和热导率支持，并具有大约为超过100μm的代表性长度和宽度尺寸。
在衬底110中包括氮化铝层130提供了若干优点。首先，氮化铝材料充当良好的绝缘体，以增大衬底的电阻率，实现低射频(RF)损耗。氮化铝具有的热导率(285瓦/米/开(W/m/K))也比硅(149W/m/K)更好。在如下所述通过底部填充工艺引入氮化铝层130的情况下，从氮化铝的缓冲层(缓冲层120)生长氮化铝层130允许缓冲层充当成核层。最后，在诸如上述的器件结构和/或传输线下方选择性放置一个或多个氮化铝层将往往减小RF损耗并改善热性能。
图2-图15描述了形成图1的结构的方法的实施例，图1的结构包括氮化镓晶体管和在其上形成晶体管的衬底中的氮化铝层。参考图2，图2示出了衬底的一部分的截面侧视图，该衬底例如是晶片的一部分。在一个实施例中，衬底210是低电阻率单晶硅衬底。衬底210的表面(较高表面)上设置的是缓冲层220。在一个实施例中，缓冲层220是厚度大约为超过100nm的氮化铝材料工艺。在一个实施例中，缓冲层220是通过金属有机化学气相沉积(MOCVD)工艺形成的。
图3示出了在缓冲层220上引入硬掩模225之后的图2的结构。硬掩模层225例如是通过化学气相沉积(CVD)沉积到某一厚度的氮化硅材料，以用于在接下来处理衬底210的相对侧时保护缓冲层220。
图4示出了在将结构反转并通过衬底210形成开口或沟槽228以暴露衬底的相对侧上的缓冲层220之后的图3的结构。在一个实施例中，可以通过掩模和蚀刻工艺形成沟槽228。代表性地，在衬底210的背侧上沉积掩蔽材料，并暴露针对底部填充氮化铝层界定的区域。然后蚀刻衬底210的暴露区域以形成沟槽228。可以使用湿法蚀刻剂或干法蚀刻剂蚀刻硅衬底。代表性蚀刻剂例如是氢氧化钾(KOH)或四乙基氢氧化铵(TMAH)。
图5示出了在沟槽228中形成氮化铝层230之后的图4的结构。例如，可以通过外延生长工艺形成氮化铝230。在一个实施例中，氮化铝层230足够厚，以匹配在如下所述的衬底减薄操作之后的衬底210的厚度。对于减薄的衬底而言代表性厚度为大约50微米到100微米。
图6示出了在沟槽228中沉积牺牲材料235以填充沟槽的剩余体积之后的图5的结构。在一个实施例中，牺牲材料235是通过沉积工艺引入的氧化物。
图7示出了在将结构反转并且继续对结构的前侧的处理之后的图6的结构。具体而言，图7示出了例如通过蚀刻工艺去除硬掩模225之后的图6的结构。
图8示出了在形成氮化镓层和极化层之后的图7的结构。图8示出了例如通过外延生长工艺引入的氮化镓层240，其被形成到大约为超过1μm的厚度。氮化镓层240的表面(所观察的上表面)上设置的是极化层245。在一个实施例中，极化层245是一种或多种III族元素和氮的合金。示例包括但不限于AlN、AlInN和AlGaN，其中氮为合金组分的50％。
图9示出了对牺牲或虚设栅极硬掩模进行图案化以及使结区中的氮化镓层240凹陷之后的图8的结构。更具体而言，图9示出了例如氮化硅材料的牺牲掩模246，牺牲掩模246被图案化为具有接近栅极电极和侧壁间隔体的区域尺寸，侧壁间隔体设置于针对栅极堆叠体/侧壁间隔体的目标位置中并覆盖极化层245和氮化镓层240。在牺牲掩模246的相对侧上是源极和漏极区。图9示出了凹陷247，其中已经在分别为源极和漏极指定的这种区域中去除了氮化镓层240的一部分和极化层245。
图10示出了在源极和漏极再生长工艺之后的图9的结构。在一个实施例中，源极260和漏极265是III-V族材料与氮的合金，例如但不限于在区域247中由外延生长工艺形成的InGaN。
图11示出了在沟槽隔离之后的图10的结构。具体而言，图11示出了邻近源极260和漏极265并围绕晶体管器件的沟槽隔离结构280。在一个实施例中，沟槽隔离结构280是诸如二氧化硅或低k材料的电介质材料。
图12示出了在将牺牲掩模246图案化成针对栅极电极所选择的尺寸并在图案化的牺牲掩模246周围和该结构上形成层间电介质之后的图11的结构。例如，层间电介质288是二氧化硅或低k电介质材料。
图13示出了在替换金属栅极工艺之后的图12的结构。在该过程中，去除牺牲掩模246并经由蚀刻来去除牺牲掩模246下方的极化层，并且引入栅极电介质和栅极电极作为栅极堆叠体。用于栅极电介质的适当材料例如是二氧化硅或高k电介质材料或二氧化硅和高k材料的混合物。用于栅极电极270的适当材料例如是金属，例如氮化钽或硅化物。
图14示出了在形成通往源极260和漏极265的沟槽接触部之后的图13的结构。在一个实施例中，可以通过掩蔽和蚀刻工艺来形成通过层间电介质层228通往源极和漏极的开口，并且接着沉积接触材料以形成通往源极260的沟槽接触部290和通往漏极265的沟槽接触部295。用于沟槽接触部290和沟槽接触部295的适当材料例如是钨。
图15示出了在衬底210减薄之后的图14的结构。在一个实施例中，从衬底210的背侧将衬底210减薄到氮化铝层230的厚度，从而暴露氮化铝层230。可以通过例如抛光工艺执行衬底减薄。图15中的结构类似上文所述的图1的结构。
图16-图29示出了用于形成氮化镓晶体管或电路的工艺流程的第二实施例，其中在晶体管或电路下方具有氮化铝层。参考图16，该图示出了例如低电阻率硅衬底的衬底310，其例如是诸如晶片的较大结构的一部分。衬底310的表面上叠覆的是例如氮化铝层的成核层320。成核层320的代表性厚度为大约超过100nm。
图17示出了在成核层320上形成硬掩模层之后的图16的结构。例如，在一个实施例中，硬掩模层325是氮化硅材料。
图18示出了在将衬底反转并通过衬底形成沟槽以从衬底的背侧暴露成核层320之后的图17的结构。图18示出了通过衬底形成的沟槽328和在衬底的背侧暴露的成核层320。在一个实施例中，沟槽具有的尺寸适合包围要在衬底310上形成或附接到衬底的晶体管或电路器件的占用区域。
图19示出了在形成氮化铝层330之后的图18的结构。在一个实施例中，例如通过外延生长工艺将氮化铝层330形成到大约为50-100微米的厚度。
图20示出了在利用牺牲材料填充沟槽328之后的图19的结构。例如，牺牲材料335是通过沉积工艺形成的氧化物。
图21示出了在将结构反转并且继续对衬底的前侧或器件侧的处理之后的图20的结构。图21具体示出了在去除硬掩模层325之后的结构。例如，可以通过蚀刻工艺去除这种硬掩模层。
图22示出了第二衬底315，其例如是与衬底310独立的硅衬底。第二衬底315具有形成于其表面上的例如氮化铝材料的缓冲层321。在一个实施例中，缓冲层321用以将后续氮化镓层与衬底材料(例如，硅)隔离。缓冲层321可以通过外延生长工艺形成，并具有大约超过100nm的代表性厚度。缓冲层321上设置的是也通过例如外延生长工艺引入的氮化镓层340。氮化镓层340具有大约大于1μm的厚度。氮化镓层340上设置的是极化层345。用于极化层345的适当材料包括III族元素和氮的合金(例如，AlN、AlInN、AlGaN)。可以通过外延生长工艺形成极化层345。
图23示出了在形成牺牲掩模并在氮化镓层中形成源极和漏极凹陷或切口并且分别使与牺牲掩模的相对侧相邻的源极和漏极凹陷之后的图22的结构。
图24示出了在形成源极和漏极之后的图23的结构。
图25示出了在形成沟槽隔离结构之后的图24的结构。
图26示出了将牺牲掩模图案化成具有针对栅极电极的区域尺寸的牺牲栅极结构之后并在形成层间电介质层之后的图25的结构。
图27示出了在去除牺牲掩模并形成包括栅极电介质和栅极电极的栅极堆叠体之后的图26的结构。栅极电极370例如是金属，例如通过层间电介质层通往源极的沟槽接触部和通往漏极的沟槽接触部。
图28示出了在载体晶片的器件侧接合该结构并去除衬底315之后的图27的结构。
图29示出了将图28的结构与图21的结构接合。
图30示出了在图21的结构的衬底的减薄之后的图29的结构。
图31示出了在去除载体之后的图30的结构。
图32示出了包括一个或多个实施例的内插器400。内插器400是用于将第一衬底402桥接到第二衬底404的居间衬底。第一衬底402可以是例如集成电路管芯。第二衬底404例如可以是存储器模块、计算机母板或另一种集成电路管芯。通常，内插器400的目的是将连接扩展到更宽的间距或将连接重新路由到不同的连接。例如，内插器400可以将集成电路管芯耦合到球栅阵列(BGA)406，球栅阵列406随后可以耦合到第二衬底404。在一些实施例中，第一和第二衬底402/404附接到内插器400的相对侧。在其它实施例中，第一和第二衬底402/404附接到内插器400的相同侧。在其它实施例中，利用内插器400互连三个或更多衬底。
内插器400可以由环氧树脂、玻璃纤维加强的环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在其它实施方式中，内插器可以由交替的刚性或柔性材料形成，该材料可以包括上文描述的用于半导体衬底中的相同材料，例如硅、锗以及其它III-V族和IV族材料。
内插器可以包括金属互连408和过孔410，包括但不限于穿硅过孔(TSV)412。内插器400还可以包括嵌入式器件414，包括无源和有源器件两者。这种器件包括但不限于电容器、解耦电容器、电阻器、电感器、熔断器、二极管、变压器、传感器和静电放电(ESD)器件。还可以在包括根据本文描述的实施例形成的GaN晶体管和电路的内插器400上形成更复杂的器件，例如射频(RF)器件、功率放大器、功率管理器件、天线、阵列、传感器和MEMS器件。
根据实施例，本文公开的设备或工艺可以用于内插器400的制造中。
图33示出了根据一个实施例的计算装置500。计算装置500可以包括若干部件。在一个实施例中，这些部件附接到一个或多个主板。在替代实施例中，这些部件被制造到单个片上***(SoC)管芯上而不是母板上。计算装置500中的部件包括但不限于集成电路管芯502和至少一个通信芯片508。在一些实施方式中，通信芯片508被制造成为集成电路管芯502的部分。集成电路管芯502可以包括CPU 504以及管芯上存储器506，其常常被用作高速缓存存储器，可以由诸如嵌入式DRAM(eDRAM)或自旋转移矩存储器(STTM或STTM-RAM)的技术提供。
计算装置500可以包括可以或可以不物理和电连接到母板或制造于SoC管芯内的其它部件。这些其它部件包括但不限于易失性存储器510(例如，DRAM)、非易失性存储器512(例如，ROM或闪速存储器)、图形处理单元514(GPU)、数字信号处理器516、密码处理器542(在硬件内执行加密算法的专用处理器)、芯片组520、天线522、显示器或触摸屏显示器524、触摸屏控制器526、电池528或其它电源、功率放大器(未示出)、全球定位***(GPS)装置544、罗盘530、运动协处理器或传感器532(可以包括加速度计、陀螺仪和罗盘)、扬声器534、相机536、用户输入装置538(例如键盘、鼠标、触笔和触控板)以及大容量存储装置540(例如硬盘驱动器、压缩磁盘(CD)、数字多用盘(DVD)等)。
通信芯片508能够实现用于向和从计算装置500传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射通过非固体介质来传送数据的电路、装置、***、方法、技术、通信信道等。该术语并不暗示相关联的装置不包含任何线路，尽管在一些实施例中它们可以不包含。通信芯片508可以实施若干无线标准或协议中的任何标准或协议，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物、以及被指定为3G、4G、5G和更高版本的任何其它无线协议。计算装置500可以包括多个通信芯片508。例如，第一通信芯片可以专用于诸如Wi-Fi和蓝牙的较短距离无线通信，并且第二通信芯片可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO等较长距离无线通信。
计算装置500的处理器504包括一个或多个器件，例如根据本文所述的实施例形成的GaN晶体管或电路。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的部分。
通信芯片508也可以包括一个或多个器件，例如根据本文所述的实施例形成的GaN晶体管或电路。
在其它实施例中，计算装置500中容纳的另一个部件可以包含一个或多个器件，例如根据本文所述的实施方式形成的GaN晶体管或电路。
在各种实施例中，计算装置500可以是膝上型计算机、上网本计算机、笔记本计算机、超级本计算机、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器或数字视频录像机。在其它实施方式中，计算装置500可以是处理数据的任何其它电子装置。
示例
示例1是一种设备，其包括：晶体管器件，所述晶体管器件包括沟道，所述沟道包括设置于衬底上的氮化镓；设置于衬底上、在沟道和衬底之间的缓冲层；以及氮化铝层，其中缓冲层设置于氮化铝层上。
在示例2中，示例1的设备的氮化铝层设置于衬底上。
在示例3中，示例1或2的设备的衬底包括硅。
在示例4中，示例1-3中的任何示例的设备的衬底包括低电阻率硅。
在示例5中，示例1-4中的任何示例的设备的缓冲层包括氮化铝。
在示例6中，示例1-5中的任何示例的设备的氮化铝层的区域包括包含晶体管的占用区域的尺寸。
在示例7中，示例1-6中的任何示例的设备的氮化铝层包括衬底的厚度。
示例8是一种方法，该方法包括：在衬底的第一侧上形成缓冲层；在缓冲层上形成包括沟道的晶体管器件，沟道包括氮化镓；以及在衬底的第二侧上形成氮化铝层。
在示例9中，示例8中的形成氮化铝层包括：在衬底的第二侧上将沟槽形成到暴露缓冲层的深度；以及在沟槽中形成氮化铝层。
在示例10中，示例9中的形成沟槽包括形成包括一区域的沟槽，所述区域包括包含晶体管的占用区域的尺寸。
在示例11中，在示例9或10中的在沟槽中形成氮化铝层之后，将衬底减薄到氮化铝层的厚度。
在示例12中，在示例8-11中的任何示例中的形成缓冲层在形成晶体管器件之前。
在示例13中，示例8中的形成晶体管器件包括在第一衬底上形成晶体管器件，并且形成氮化铝层包括在第二衬底上形成氮化铝层，并且该方法还包括将衬底耦合在一起。
在示例14中，在将第一衬底和第二衬底耦合在一起之后，示例13的方法包括去除第一衬底。
在示例15中，在第一衬底上形成晶体管器件之前，示例13的方法包括在第一衬底上形成缓冲层。
在示例16中，在示例13-15中的任何示例中的在第二衬底上形成氮化铝层包括：在第二衬底的第一侧上形成包括氮化铝的成核层；以及在第二衬底的第二侧中将沟槽形成到暴露成核层的深度；以及在沟槽中形成氮化铝层。
示例17是一种设备，其包括：晶体管器件，所述晶体管器件包括沟道，该沟道包括设置于硅衬底上的氮化镓；设置于衬底中的氮化铝层；以及设置在沟道和氮化铝层之间的缓冲层。
在示例18中，示例17的设备的氮化铝层包括衬底的厚度。
在示例19中，示例17的设备的氮化铝层的区域包括包含晶体管的占用区域的尺寸。
在示例20中，示例17的设备的缓冲层包括氮化铝。
例示的实施方式的以上描述，包括在摘要中描述的内容，并非旨在是穷尽的或将本发明限制为所公开的精确形式。尽管出于例示性目的在本文中描述了本发明的特定实施方式和示例，但相关领域的技术人员将认识到，在范围内，各种等价修改都是可能的。
根据以上具体实施方式可以做出这些修改。以下权利要求中使用的术语不应被解释成将本发明限制于说明书和权利要求中所公开的特定实施方式。相反，本发明的范围要完全由以下权利要求确定，权利要求是根据权利要求解释所建立的原则来解释的。

Claims (20)

1.一种设备，包括：
设置于衬底上的晶体管器件，所述晶体管器件包括沟道，所述沟道包括氮化镓；
设置于所述衬底上、在所述沟道和所述衬底之间的缓冲层；以及
氮化铝层，其中，所述缓冲层设置于所述氮化铝层上。
2.根据权利要求1所述的设备，其中，所述氮化铝层设置于所述衬底中。
3.根据权利要求1所述的设备，其中，所述衬底包括硅。
4.根据权利要求1所述的设备，其中，所述衬底包括低电阻率硅。
5.根据权利要求1所述的设备，其中，所述缓冲层包括氮化铝。
6.根据权利要求1所述的设备，其中，所述氮化铝层的区域包括包含所述晶体管的占用区域的尺寸。
7.根据权利要求1所述的设备，其中，所述氮化铝层包括所述衬底的厚度。
8.一种方法，包括：
在衬底的第一侧上形成缓冲层；
在所述缓冲层上形成晶体管器件，所述晶体管器件包括沟道，所述沟道包括氮化镓；以及
在所述衬底的第二侧上形成氮化铝层。
9.根据权利要求8所述的方法，其中，形成所述氮化铝层包括：
在所述衬底的所述第二侧中将沟槽形成到暴露所述缓冲层的深度；以及
在所述沟槽中形成氮化铝层。
10.根据权利要求9所述的方法，其中，形成沟槽包括形成包括一区域的沟槽，所述区域包括包含所述晶体管的占用区域的尺寸。
11.根据权利要求9所述的方法，其中，在所述沟槽中形成所述氮化铝层之后，将所述衬底减薄到所述氮化铝层的厚度。
12.根据权利要求8所述的方法，其中，形成所述缓冲层在形成所述晶体管器件之前。
13.根据权利要求8所述的方法，其中，形成所述晶体管器件包括在第一衬底上形成所述晶体管器件，并且形成所述氮化铝层包括在第二衬底上形成所述氮化铝层，并且所述方法还包括将所述衬底耦合在一起。
14.根据权利要求13所述的方法，其中，在将所述第一衬底和所述第二衬底耦合在一起之后，所述方法包括去除所述第一衬底。
15.根据权利要求13所述的方法，其中，在所述第一衬底上形成所述晶体管器件之前，所述方法包括在所述第一衬底上形成所述缓冲层。
16.根据权利要求13所述的方法，其中，在所述第二衬底上形成所述氮化铝层包括：
在所述第二衬底的第一侧上形成包括氮化铝的成核层；以及
在所述第二衬底的第二侧中将沟槽形成到暴露所述成核层的深度；以及
在所述沟槽中形成所述氮化铝层。
17.一种设备，包括：
设置于硅衬底上的晶体管器件，所述晶体管器件包括沟道，所述沟道包括氮化镓；
设置于所述衬底中的氮化铝层；以及
设置于所述沟槽和所述氮化铝层之间的缓冲层。
18.根据权利要求17所述的设备，其中，所述氮化铝层包括所述衬底的厚度。
19.根据权利要求17所述的设备，其中，所述氮化铝层的区域包括包含所述晶体管的占用区域的尺寸。
20.根据权利要求17所述的设备，其中，所述缓冲层包括氮化铝。
CN201680083045.7A 2016-04-01 2016-04-01 用于改善的热和rf性能的具有底部填充氮化铝的氮化镓晶体管 Pending CN108713253A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/025719 WO2017171870A1 (en) 2016-04-01 2016-04-01 Gallium nitride transistor with underfill aluminum nitride for improved thermal and rf performance

Publications (1)

Publication Number Publication Date
CN108713253A true CN108713253A (zh) 2018-10-26

Family

ID=59964998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680083045.7A Pending CN108713253A (zh) 2016-04-01 2016-04-01 用于改善的热和rf性能的具有底部填充氮化铝的氮化镓晶体管

Country Status (4)

Country Link
US (1) US20200066848A1 (zh)
CN (1) CN108713253A (zh)
TW (1) TW201807757A (zh)
WO (1) WO2017171870A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081764A (zh) * 2019-12-30 2020-04-28 深圳第三代半导体研究院 一种具有嵌入式源漏的晶体管及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683370B (zh) * 2019-03-12 2020-01-21 環球晶圓股份有限公司 半導體元件及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100140665A1 (en) * 2007-08-15 2010-06-10 Nitronex Corporation Gallium Nitride Material Devices and Thermal Designs Thereof
CN104465770A (zh) * 2013-09-24 2015-03-25 三菱电机株式会社 半导体装置以及其制造方法
CN104798206A (zh) * 2013-03-15 2015-07-22 Hrl实验室有限责任公司 具有工程衬底的iii族氮化物晶体管

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7186622B2 (en) * 2004-07-15 2007-03-06 Infineon Technologies Ag Formation of active area using semiconductor growth process without STI integration
US7402850B2 (en) * 2005-06-21 2008-07-22 Micron Technology, Inc. Back-side trapped non-volatile memory device
US20080061309A1 (en) * 2006-07-21 2008-03-13 Young Sir Chung Semiconductor device with under-filled heat extractor
US8035130B2 (en) * 2007-03-26 2011-10-11 Mitsubishi Electric Corporation Nitride semiconductor heterojunction field effect transistor having wide band gap barrier layer that includes high concentration impurity region
US8703623B2 (en) * 2009-06-01 2014-04-22 Massachusetts Institute Of Technology Fabrication technique for gallium nitride substrates
EP2538445B1 (en) * 2011-06-22 2016-10-05 Imec Manufacturing method of a III-nitride device and associated III-nitride device
US8710511B2 (en) * 2011-07-29 2014-04-29 Northrop Grumman Systems Corporation AIN buffer N-polar GaN HEMT profile
JP5903818B2 (ja) * 2011-09-26 2016-04-13 富士通株式会社 化合物半導体装置及びその製造方法
JP2013074069A (ja) * 2011-09-27 2013-04-22 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US8624667B2 (en) * 2011-12-05 2014-01-07 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistors with multiple channels
WO2014066740A1 (en) * 2012-10-26 2014-05-01 Element Six Technologies Us Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100140665A1 (en) * 2007-08-15 2010-06-10 Nitronex Corporation Gallium Nitride Material Devices and Thermal Designs Thereof
CN104798206A (zh) * 2013-03-15 2015-07-22 Hrl实验室有限责任公司 具有工程衬底的iii族氮化物晶体管
CN104465770A (zh) * 2013-09-24 2015-03-25 三菱电机株式会社 半导体装置以及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081764A (zh) * 2019-12-30 2020-04-28 深圳第三代半导体研究院 一种具有嵌入式源漏的晶体管及其制备方法

Also Published As

Publication number Publication date
US20200066848A1 (en) 2020-02-27
WO2017171870A1 (en) 2017-10-05
TW201807757A (zh) 2018-03-01

Similar Documents

Publication Publication Date Title
US11282861B2 (en) Dynamic logic built with stacked transistors sharing a common gate
US10068874B2 (en) Method for direct integration of memory die to logic die without use of thru silicon vias (TSV)
US10439057B2 (en) Multi-gate high electron mobility transistors and methods of fabrication
US11935933B2 (en) Backside contact structures and fabrication for metal on both sides of devices
US10861870B2 (en) Inverted staircase contact for density improvement to 3D stacked devices
CN107636809B (zh) 用于隧穿场效应晶体管的截止状态寄生漏电减少
US9929273B2 (en) Apparatus and methods of forming fin structures with asymmetric profile
CN106415846B (zh) 通过层转移在反向极化衬底上的高电子迁移率晶体管制造工艺
KR102351550B1 (ko) 측벽 라이너를 갖는 핀 구조를 형성하는 장치 및 방법
US10700039B2 (en) Silicon die with integrated high voltage devices
TWI783918B (zh) 用於ｉｇｚｏ非平面裝置之環繞且導電之金屬氧化物接點的製造技術
CN108713253A (zh) 用于改善的热和rf性能的具有底部填充氮化铝的氮化镓晶体管
US11749715B2 (en) Isolation regions in integrated circuit structures
US11075286B2 (en) Hybrid finfet structure with bulk source/drain regions
US11107924B2 (en) Systems and methods to reduce FinFET gate capacitance

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181026

RJ01 Rejection of invention patent application after publication