CN108710056B - 一种倒装焊工艺良率和寄生参数定量评估装置及方法 - Google Patents
一种倒装焊工艺良率和寄生参数定量评估装置及方法 Download PDFInfo
- Publication number
- CN108710056B CN108710056B CN201810794210.0A CN201810794210A CN108710056B CN 108710056 B CN108710056 B CN 108710056B CN 201810794210 A CN201810794210 A CN 201810794210A CN 108710056 B CN108710056 B CN 108710056B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- transistor
- flip
- chip bonding
- bonding process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 230000003071 parasitic effect Effects 0.000 title claims abstract description 45
- 238000011158 quantitative evaluation Methods 0.000 title description 4
- 239000003990 capacitor Substances 0.000 claims abstract description 84
- 238000003466 welding Methods 0.000 claims abstract description 37
- 238000011156 evaluation Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000000523 sample Substances 0.000 description 6
- 238000012360 testing method Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 238000012854 evaluation process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开一种倒装焊工艺良率和寄生参数定量评估装置及方法所述装置包括:复位总线、刻度输入总线、第一电容C1、第二电容C2、第三电容C3、第一晶体管MR、第二晶体管MF、第三晶体管MS、第四晶体管ML、列总线、电源、电压发生器;所述第三电容C3的一端与所述刻度输入总线连接,所述第三电容C3的另一端与所述第一电容C1的一端连接,所述第三电容C3的另一端还与所述第一晶体管MR的发射极连接,所述第一电容C1的另一端接地。本发明中的装置可以对焊点的连通性精确检测。
Description
技术领域
本发明涉及倒装焊工艺评估领域,特别是涉及一种倒装焊工艺良率和寄生参数定量评估装置及方法。
背景技术
传统的倒装焊工艺评估方法大多都通过光学检测的办法完成倒装焊工艺评估。即,首先完成样片的倒装焊工艺试制,然后通过X光检测设备对倒装焊焊点阵列进行透视成像,逐一观察焊点的形态,形态异常的焊点标记为异常焊点。最后,进一步通过机械外力将已完成倒装焊的模组撬开,并在光学显微镜下观察焊点的断面和形态,断面异常或者没有断面的焊点确定为倒装失效焊点。可见,这一倒装焊工艺评估过程大量依赖人力观察,如要精确确定工艺的良点率时效率极低;同时,工艺评估效果严重依赖成像设备的精度,当倒装焊焊点直径减小至十几微米时,仅通过外形观察已经很难分辨焊点的连通与否。
另一类方法主要基于简单的电连通性测试,在即将进行倒装焊的底片和负载片上首先进行金属布线,保证上下两个样片的金属布线形成一定的对应模式。理想情况下,完成倒装焊工艺后,通过焊点连接的上下两个样片的金属布线可以形成通路;当倒装焊存在焊点连通性问题时,金属连通性就会存在问题,形成断路。这样将金属布线的两端引出到片外进行探针通断测试,就可以验证倒装焊点阵的整体连通性。然而,由于探针可探测的引脚只能分布在芯片四周,数量有限,这种方法只能对倒装焊点阵的整体连通性进行评估,并且无法实现对故障的精确定位。即使通过区域分割的方法,缩小对焊点点阵的测试范围,提高评估精度,在大规模点阵中也很难做到对每个焊点的连通性都进行精确评估。
发明内容
本发明的目的是提供一种倒装焊工艺良率和寄生参数定量评估装置及方法,以实现对焊点的连通性精确检测。
为实现上述目的,本发明提供了如下方案:
一种倒装焊工艺良率和寄生参数定量评估装置,所述装置包括:
复位总线、刻度输入总线、第一电容C1、第二电容C2、第三电容C3、第一晶体管MR、第二晶体管MF、第三晶体管MS、第四晶体管ML、列总线、电源、电压发生器;
所述第三电容C3的一端与所述刻度输入总线连接,所述第三电容C3的另一端与所述第一电容C1的一端连接,所述第三电容C3的另一端还与所述第一晶体管MR的发射极连接,所述第一电容C1的另一端接地;
所述第二电容C2的一端与所述被测焊点连接,所述第二电容C2的另一端接地,所述第一晶体管MR与所述列总线连接,所述第一晶体管MR的集电极与所述电源连接;所述第二晶体管MF基极与所述第一晶体管MR的发射极连接,所述第二晶体管MF的集电极与所述电源连接,所述第二晶体管MF的发射极与所述第三晶体管MS的集电极连接,所述第三晶体管MS的发射极与所述列总线连接;所述第四晶体管ML的基极与所述电压发生器连接,所述第四晶体管ML的发射极接地,所述第四晶体管ML的集电极与所述列总线连接。
可选的,所述第一电容C1为基准电容、第二电容C2为负载电容、第三电容C3为刻度电容。
本发明另外提供一种倒装焊工艺良率和寄生参数定量评估方法,所述方法应用于一种倒装焊工艺良率和寄生参数定量评估装置,所述方法包括:
对所述评估装置进行复位;
通过所述复位总线接入电压脉冲,所述电压脉冲的幅度为V;
获取A点电压,所述A点电压为第一电容C1一端与第二晶体管MF基极以及被测焊点连接的交叉点;若A点电压等于V*C3/(C1+C2+C3)时则表示焊点断开,若A点电压等于V*C3/(C1+C3)时,则表示焊点连通。
可选的,所述方法在获取A点电压之后还包括:
获取所述被测焊点的寄生电阻值;
根据所述寄生电阻值评估焊点的连通性,当所述寄生电阻的阻值小于等于0.05Ω时,则表示被测焊点连通性高。
可选的,所述获取所述被测焊点的寄生电阻值具体包括:
Rp=(C1+C2+C3)tr/[0.7π*C2(C1+C3)],其中Rp为寄生电阻值,C1为第一电容C1的容量,C2为第二电容C2的容量,C3为第三电容C3的容量,tr为10%-90%幅度上升时间。
可选的,所述脉冲幅度为2V或1V。
根据本发明提供的具体实施例,本发明公开了以下技术效果:
本发明中的上述装置和方法,通过设置复位总线、刻度输入总线、第一电容C1、第二电容C2、第三电容C3、第一晶体管MR、第二晶体管MF、第三晶体管MS、第四晶体管ML、列总线、电源、电压发生器,可以实现对被测倒装焊焊点连通性以及寄生参数的精确定量测试。相比传统评估方法仅观察焊点外形,或者仅评估阵列整体连通性,其测试精度大大提高。对于以像素探测和成像为代表的低噪声阵列应用来说,由于输入端寄生电容将直接导致电路噪声增加,因此定量衡量倒装焊工艺引入的寄生参数,对于电路和工艺优化也有很大帮助。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例倒装焊工艺良率和寄生参数定量评估装置电路结构图;
图2为本发明实施例负载电容电路原理图;
图3为本发明实施例倒装焊工艺良率和寄生参数定量评估方法流程图;
图4为本发明实施例倒装焊工艺评估阻容网络模型结构图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的目的是提供一种倒装焊工艺良率和寄生参数定量评估装置及方法,以实现对焊点的连通性精确检测。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明实施例倒装焊工艺良率和寄生参数定量评估装置电路结构图,如图1所示,所述装置包括:
复位总线、刻度输入总线、第一电容C1、第二电容C2、第三电容C3、第一晶体管MR、第二晶体管MF、第三晶体管MS、第四晶体管ML、列总线、电源、电压发生器;
所述第一电容C1为基准电容、第二电容C2为负载电容、第三电容C3为刻度电容。
所述第三电容C3的一端与所述刻度输入总线连接,所述第三电容C3的另一端与所述第一电容C1的一端连接,所述第三电容C3的另一端还与所述第一晶体管MR的发射极连接,所述第一电容C1的另一端接地;
所述第二电容C2的一端与所述被测焊点连接,所述第二电容C2的另一端接地,所述第一晶体管MR与所述列总线连接,所述第一晶体管MR的集电极与所述电源连接;所述第二晶体管MF基极与所述第一晶体管MR的发射极连接,所述第二晶体管MF的集电极与所述电源连接,所述第二晶体管MF的发射极与所述第三晶体管MS的集电极连接,所述第三晶体管MS的发射极与所述列总线连接;所述第四晶体管ML的基极与所述电压发生器连接,所述第四晶体管ML的发射极接地,所述第四晶体管ML的集电极与所述列总线连接。
图2为本发明实施例负载电容电路原理图,如图2所示,图2给出了电容负载片的原理图,只需在电路底片单元相同的尺寸内实现对地电容,且倒装焊焊点的位置与电路底片精确对应,为了以相对简单的工艺完成电容负载片的制作,各个对地电容的底板可以连接到公共地网络上,这样仅需两层金属的半导体工艺即可实现,电容负载片的公共地网络可以进一步通过倒装焊焊点的方式连接至电路底片。
图3为本发明实施例倒装焊工艺良率和寄生参数定量评估方法流程图,所述方法应用于一种倒装焊工艺良率和寄生参数定量评估装置,如图3所示,所述方法包括:
步骤101:对所述评估装置进行复位;
步骤102:通过所述复位总线接入电压脉冲,所述电压脉冲的幅度为V;所述幅度脉冲为2V或者1V,其中,对于幅度脉冲无特殊要求,只需一个已知幅度脉冲即可。
步骤103:获取A点电压,所述A点电压为第一电容C1一端与第二晶体管MF基极以及被测焊点连接的交叉点;若A点电压等于V*C3/(C1+C2+C3)时则表示焊点断开,若A点电压等于V*C3/(C1+C3)时,则表示焊点连通。
步骤104:获取所述被测焊点的寄生电阻值;根据所述寄生电阻值评估焊点的连通性,当所述寄生电阻的阻值小于等于0.05Ω时,则表示被测焊点连通性高。
具体的步骤104中,所述获取所述被测焊点的寄生电阻值具体包括:
Rp=(C1+C2+C3)tr/[0.7π*C2(C1+C3)],其中Rp为寄生电阻值,C1为第一电容C1的容量,C2为第二电容C2的容量,C3为第三电容C3的容量,tr为10%-90%幅度上升时间。
在实际应用中,倒装焊焊点不可避免的引入寄生电阻和寄生电容,对于低噪声的探测器件来说,由于寄生电容会增加电路噪声,因此倒装焊引入的寄生效应对电路性能评估十分重要。图4为本发明实施例倒装焊工艺评估阻容网络模型结构图,如图4所示,Rp和Cp分别表示倒装焊焊点引入的寄生电阻和寄生电容。其中Rp=(C1+C2+C3)tr/[0.7π*C2(C1+C3)],其中Rp为寄生电阻值,C1为第一电容C1的容量,C2为第二电容C2的容量,C3为第三电容C3的容量,tr为上升时间;其中C1为第一电容C1的容量,C2为第二电容C2的容量,C3为第三电容C3的容量,V为脉冲幅度,V”为A点分压后的电压。但是由于寄生电容Cp为对地电容,因此,寄生参数对阻容模型的影响等效为仅仅引入了一个寄生电阻。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处。综上所述,本说明书内容不应理解为对本发明的限制。
Claims (4)
1.一种倒装焊工艺良率和寄生参数定量评估装置,其特征在于,所述装置包括:
复位总线、刻度输入总线、第一电容C1、第二电容C2、第三电容C3、第一晶体管MR、第二晶体管MF、第三晶体管MS、第四晶体管ML、列总线、电源、电压发生器;
所述第三电容C3的一端与所述刻度输入总线连接,所述第三电容C3的另一端与所述第一电容C1的一端连接,所述第三电容C3的另一端还与所述第一晶体管MR的发射极连接,所述第一电容C1的另一端接地;
所述第二电容C2的一端与被测焊点连接,所述第二电容C2的另一端接地,所述第一晶体管MR与所述列总线连接,所述第一晶体管MR的集电极与所述电源连接;所述第二晶体管MF基极与所述第一晶体管MR的发射极连接,所述第二晶体管MF的集电极与所述电源连接,所述第二晶体管MF的发射极与所述第三晶体管MS的集电极连接,所述第三晶体管MS的发射极与所述列总线连接;所述第四晶体管ML的基极与所述电压发生器连接,所述第四晶体管ML的发射极接地,所述第四晶体管ML的集电极与所述列总线连接。
2.根据权利要求1所述的一种倒装焊工艺良率和寄生参数定量评估装置,其特征在于,所述第一电容C1为基准电容、第二电容C2为负载电容、第三电容C3为刻度电容。
3.一种倒装焊工艺良率和寄生参数定量评估方法,其特征在于所述方法应用于如权利要求1所述的装置,所述方法包括:
对所述评估装置进行复位;
通过所述复位总线接入电压脉冲,所述电压脉冲的幅度为V;
获取A点电压,所述A点电压为第一电容C1一端与第二晶体管MF基极以及被测焊点连接的交叉点;若A点电压等于V*C3/(C1+C2+C3)时则表示焊点断开,若A点电压等于V*C3/(C1+C3)时,则表示焊点连通;
获取所述被测焊点的寄生电阻值,具体包括:
Rp=(C1+C2+C3)tr/[0.7π*C2(C1+C3)],其中Rp为寄生电阻值,C1为第一电容C1的容量,C2为第二电容C2的容量,C3为第三电容C3的容量,tr为10%-90%幅度上升时间;
根据所述寄生电阻值评估焊点的连通性,当所述寄生电阻的阻值小于等于0.05Ω时,则表示被测焊点连通性高。
4.根据权利要求3所述的一种倒装焊工艺良率和寄生参数定量评估方法,其特征在于,所述脉冲幅度为2V或者1V。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810794210.0A CN108710056B (zh) | 2018-07-19 | 2018-07-19 | 一种倒装焊工艺良率和寄生参数定量评估装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810794210.0A CN108710056B (zh) | 2018-07-19 | 2018-07-19 | 一种倒装焊工艺良率和寄生参数定量评估装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108710056A CN108710056A (zh) | 2018-10-26 |
CN108710056B true CN108710056B (zh) | 2024-06-18 |
Family
ID=63875124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810794210.0A Active CN108710056B (zh) | 2018-07-19 | 2018-07-19 | 一种倒装焊工艺良率和寄生参数定量评估装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108710056B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114284390B (zh) * | 2021-12-23 | 2024-04-16 | 中国电子科技集团公司第四十四研究所 | 垂直入射超宽带集成型光电探测器芯片及其制作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN208384043U (zh) * | 2018-07-19 | 2019-01-15 | 中国科学院高能物理研究所 | 一种倒装焊工艺良率和寄生参数定量评估装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02198173A (ja) * | 1989-01-27 | 1990-08-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
DE4423409C2 (de) * | 1994-07-04 | 1998-03-12 | Precitec Gmbh | Verfahren zur Bearbeitung eines Werkstücks mittels eines Laserstrahls |
JP3402274B2 (ja) * | 1999-08-05 | 2003-05-06 | 株式会社村田製作所 | 電子部品のインピーダンス測定装置 |
JP4342959B2 (ja) * | 2003-01-21 | 2009-10-14 | 株式会社ルネサステクノロジ | 容量値測定用回路及び配線特性の解析方法 |
DE10328635B4 (de) * | 2003-06-26 | 2007-03-01 | Karakas, Erdogan, Dr.-Ing. | Verfahren und Vorrichtung zur Gewinnung von Informationen zur Beurteilung der Qualität einer Widerstandsschweißverbindung und/oder zur Steuerung oder Regelung eines Widerstandsschweißverfahrens |
CN102033561B (zh) * | 2010-11-11 | 2013-03-20 | 华为技术有限公司 | 电源电路 |
CN103954629B (zh) * | 2014-05-12 | 2017-01-18 | 重庆大学 | 封装led焊点质量检测装置和方法 |
CN103995933A (zh) * | 2014-06-18 | 2014-08-20 | 上海傲亚微电子有限公司 | 一种新型晶体管小信号等效电路模型 |
CN104298837B (zh) * | 2014-11-12 | 2017-06-13 | 东南大学 | 器件等效电路模型参数提取方法及焊盘寄生参数提取方法 |
JP6387904B2 (ja) * | 2015-06-10 | 2018-09-12 | 三菱電機株式会社 | 太陽電池モジュールのはんだ接合評価装置及び評価方法 |
CN105510348B (zh) * | 2015-12-31 | 2019-03-08 | 南京协辰电子科技有限公司 | 一种印制电路板的缺陷检测方法、装置及检测设备 |
CN107766609A (zh) * | 2017-09-06 | 2018-03-06 | 全球能源互联网研究院有限公司 | 一种igbt模块的寄生电感提取方法和装置 |
-
2018
- 2018-07-19 CN CN201810794210.0A patent/CN108710056B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN208384043U (zh) * | 2018-07-19 | 2019-01-15 | 中国科学院高能物理研究所 | 一种倒装焊工艺良率和寄生参数定量评估装置 |
Also Published As
Publication number | Publication date |
---|---|
CN108710056A (zh) | 2018-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103487744B (zh) | 一种动态emmi***及其实现方法和应用方法 | |
CN105118798B (zh) | 电迁移测试结构及测试方法 | |
US9448285B2 (en) | Method and apparatus of wafer testing | |
CN101949990A (zh) | Ic管脚开短路测试方法 | |
US11644503B2 (en) | TSV testing using test circuits and grounding means | |
CN104062534A (zh) | 针对短路测试集成电路封装 | |
CN1769916A (zh) | 对不可达短路连接进行非接触测试和诊断的方法与装置 | |
CN107167724B (zh) | 一种小信号量测的去嵌方法 | |
CN110783214A (zh) | 晶片级测试方法及其测试结构 | |
CN105092995A (zh) | 芯片中静态电流失效器件的检测方法和装置 | |
CN106898562A (zh) | 半导体结构以及测试栅极氧化层的击穿电压的方法 | |
CN108710056B (zh) | 一种倒装焊工艺良率和寄生参数定量评估装置及方法 | |
US7825678B2 (en) | Test pad design for reducing the effect of contact resistances | |
CN106653732A (zh) | 测试线结构以及用于执行晶圆验收测试的方法 | |
CN103779327B (zh) | Imd测量电路结构和imd性能测试方法 | |
US20210156902A1 (en) | Semiconductor chip and circuit and method for electrically testing semiconductor chip | |
CN101872002B (zh) | 探针检测装置及其方法 | |
CN208384043U (zh) | 一种倒装焊工艺良率和寄生参数定量评估装置 | |
CN102854386B (zh) | 一种电阻测试方法 | |
US8030944B2 (en) | Method for continuity test of integrated circuit | |
Wang et al. | Self-test methodology and structures for pre-bond TSV testing in 3D-IC system | |
US9989572B1 (en) | Method and apparatus for testing interposer dies prior to assembly | |
Deligente | Defect Localization on MIM Capacitor Array by Circuit Edit using Focused-Ion Beam (FIB) | |
TWI735915B (zh) | 與面向受測裝置側之光源整合的晶圓探針卡及製造方法 | |
CN1790656A (zh) | 一种功率mos器件的测试方法及实现该方法的产品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |