CN108336135B - 一种钕铟锌氧化物薄膜晶体管及其制备方法 - Google Patents

一种钕铟锌氧化物薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN108336135B
CN108336135B CN201810213140.5A CN201810213140A CN108336135B CN 108336135 B CN108336135 B CN 108336135B CN 201810213140 A CN201810213140 A CN 201810213140A CN 108336135 B CN108336135 B CN 108336135B
Authority
CN
China
Prior art keywords
thin film
film transistor
neodymium
zinc oxide
room temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810213140.5A
Other languages
English (en)
Other versions
CN108336135A (zh
Inventor
姚日晖
郑泽科
宁洪龙
章红科
李晓庆
张啸尘
邓宇熹
周尚雄
袁炜健
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201810213140.5A priority Critical patent/CN108336135B/zh
Publication of CN108336135A publication Critical patent/CN108336135A/zh
Application granted granted Critical
Publication of CN108336135B publication Critical patent/CN108336135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于显示器件技术领域,公开了一种钕铟锌氧化物薄膜晶体管及其制备方法。所述薄膜晶体管由基板、金属栅极、栅极绝缘层、Nd‑IZO半导体有源层、氧化物绝缘体钝化层和金属源漏电极构成。本发明在IZO半导体靶材中引入一定比例的Nd元素掺杂,通过室温溅射工艺沉积Nd‑IZO高载流子浓度有源层薄膜,结合超薄Al2O3钝化层对电场下的载流子运输进行控制,可以优化器件的电学性能,以获得高性能的薄膜晶体管。

Description

一种钕铟锌氧化物薄膜晶体管及其制备方法
技术领域
本发明属于显示器件技术领域,具体涉及一种钕铟锌氧化物薄膜晶体管及其制备方法。
背景技术
薄膜晶体管(Thin Film Transistor,简称TFT),是一种用途广泛的半导体器件,其最重要的用途是在显示器中用于驱动液晶排列变化、以及驱动OLED像素发光。金属氧化物TFT(简称,MOS TFT)具有迁移率高、均匀性好、透明度佳、工艺简单等优点,在近年得到了广泛的研究和快速的发展。目前,用于MOS TFT有源层的材料大多为基于氧化铟或氧化锌(In2O3、ZnO或IZO)掺杂的氧化物半导体材料。In2O3、ZnO或IZO都具有较高的载流子浓度,因而具备较强的电荷传输能力,可以有效驱动TFT器件工作,有利于以低温或室温工艺实现高性能的MOS TFT。然而,其过高的载流子浓度也会带来器件稳定性差和关态电流难以抑制的问题。为了解决这个问题,行业中最主流的方式是通过稀土元素的掺杂实现对载流子浓度的抑制,目前以镓(Ga)元素掺杂的应用最为广泛。然而,Ga元素的掺入也使载流子的迁移率大幅降低,在仅采用低温或室温工艺的情况下将难以实现更高性能的MOS TFT。这不利于工艺温度有限的柔性显示器件实现更高性能的发展。
发明内容
针对以上现有技术存在的缺点和不足之处,本发明的首要目的在于提供一种钕铟锌氧化物薄膜晶体管。本发明薄膜晶体管以Nd掺杂IZO作为有源层,可在室温工艺的情况下实现更高性能的MOS TFT。
本发明的另一目的在于提供上述钕铟锌氧化物薄膜晶体管的制备方法。该方法能够以室温工艺制备出高性能的钕铟锌氧化物(Nd-IZO)有源层,提高TFT的电学性能。
本发明目的通过以下技术方案实现:
一种钕铟锌氧化物薄膜晶体管,所述薄膜晶体管的有源层为钕铟锌氧化物(Nd-IZO)。
进一步地,所述钕铟锌氧化物薄膜晶体管由基板、金属栅极、栅极绝缘层、Nd-IZO半导体有源层、氧化物绝缘体钝化层和金属源漏电极构成。
进一步地,所述基板是指玻璃基板或柔性塑料基板。
进一步地,所述金属栅极的材料为Al、Mo或Cu。
进一步地,所述Nd-IZO由Nd2O3、In2O3和ZnO成分构成,优选Nd2O3:In2O3:ZnO的质量百分含量比为1%:62.5%:36.5%。
进一步地,所述Nd-IZO半导体有源层的厚度为9nm。
进一步地,所述氧化物绝缘体钝化层为非晶型氧化铝(Al2O3);优选氧化物绝缘体钝化层的厚度为3nm。
进一步地,所述金属源漏电极的材料为Al、Mo或Cu。
上述钕铟锌氧化物薄膜晶体管的制备方法,包括如下制备步骤:
(1)室温下通过直流溅射在基板上制备TFT金属栅极;
(2)室温下通过阳极氧化法将一部分栅极氧化成栅极绝缘层;
(3)室温下通过射频溅射制备Nd-IZO半导体有源层;
(4)室温下通过射频溅射制备氧化物绝缘体钝化层;
(5)室温下通过直流溅射制备金属源漏电极。
相对于现有技术,本发明具有如下优点及有益效果:
本发明的方法不需要热处理等额外工艺,只需通过在IZO半导体靶材中引入一定比例的Nd元素掺杂,通过室温溅射工艺沉积Nd-IZO有源层薄膜,结合超薄Al2O3钝化层对电场下的载流子运输进行控制,在室温下实现高性能(高迁移率、高电流开关比)的氧化物薄膜晶体管,体现出了工艺简单、耗时短、节约能源和适用于柔性显示未来发展的潜力。
附图说明
图1为本发明实施例中所得钕铟锌氧化物薄膜晶体管的结构示意图。
图2为本发明实施例所得钕铟锌氧化物薄膜晶体管的输出特性曲线图。
图3为本发明实施例所得钕铟锌氧化物薄膜晶体管的转移特性曲线图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述,但本发明的实施方式不限于此。
实施例
本实施例的一种室温制备钕铟锌氧化物薄膜晶体管的方法,具体步骤如下:
(1)室温下通过直流溅射法在玻璃基板上沉积300nm Al金属薄膜并用掩膜板图形化,作为栅极;
(2)室温下通过阳极氧化法将栅极中200nm的Al氧化成Al2O3作为栅极绝缘层;
(3)室温下通过射频溅射法制备Nd-IZO半导体有源层,所述钕铟锌氧化物中各材料成分比(Nd2O3:In2O3:ZnO wt.%)为1:62.5:36.5wt.%。溅射总压强为3mTorr,溅射气氛为Ar/O2=100/5的混合气体,射频电源功率为60W,溅射时间为215s;得到所述的Nd-IZO半导体有源层的厚度约为9nm;
(4)室温下通过射频溅射制备超薄Al2O3钝化层,溅射总压强为1mTorr,溅射气氛为纯Ar氛围,射频电源功率为120W,溅射时间为130s;得到所述的Al2O3钝化层的厚度约为3nm;
(5)室温下通过直流溅射法沉积200nm Al金属并用掩膜板图形化,作为源漏电极,其中沟道宽度为500μm,沟道长度为100μm。
本实施例所得钕铟锌氧化物薄膜晶体管的结构示意图如图1所示。其结构由基板01、栅极02、栅极绝缘层03、有源层04、钝化层05和源漏电极06组成。
本实施例所得钕铟锌氧化物薄膜晶体管的输出特性曲线如图2所示,转移曲线如图3所示。根据图3结果计算的具体参数如表1所示。
表1根据图3结果计算的TFT电学性能参数
Figure BDA0001597802600000041
由以上结果可以看出,通过在IZO半导体靶材中引入一定比例的Nd元素掺杂,通过室温溅射工艺沉积Nd-IZO有源层薄膜,结合超薄Al2O3钝化层对电场下的载流子运输进行控制,可以优化器件的电学性能,以获得高性能的薄膜晶体管。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其它的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (4)

1.一种钕铟锌氧化物薄膜晶体管的制备方法,其特征在于包括如下制备步骤:
(1)室温下通过直流溅射在基板上制备TFT金属栅极;
(2)室温下通过阳极氧化法将一部分栅极氧化成栅极绝缘层;
(3)室温下通过射频溅射制备Nd-IZO半导体有源层;
(4)室温下通过射频溅射制备氧化物绝缘体钝化层;
(5)室温下通过直流溅射制备金属源漏电极;
所述薄膜晶体管由基板、金属栅极、栅极绝缘层、Nd-IZO半导体有源层、氧化物绝缘体钝化层和金属源漏电极构成;所述Nd-IZO由Nd2O3、In2O3和ZnO成分构成;所述Nd2O3:In2O3:ZnO的质量百分含量比为1%:62.5%:36.5%;所述Nd-IZO半导体有源层的厚度为9nm;所述氧化物绝缘体钝化层为非晶型氧化铝,氧化物绝缘体钝化层的厚度为3nm。
2.根据权利要求1所述的一种钕铟锌氧化物薄膜晶体管的制备方法,其特征在于:所述基板是指玻璃基板或柔性塑料基板。
3.根据权利要求1所述的一种钕铟锌氧化物薄膜晶体管的制备方法,其特征在于:所述金属栅极的材料为Al、Mo或Cu。
4.根据权利要求1所述的一种钕铟锌氧化物薄膜晶体管的制备方法,其特征在于:所述金属源漏电极的材料为Al、Mo或Cu。
CN201810213140.5A 2018-03-15 2018-03-15 一种钕铟锌氧化物薄膜晶体管及其制备方法 Active CN108336135B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810213140.5A CN108336135B (zh) 2018-03-15 2018-03-15 一种钕铟锌氧化物薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810213140.5A CN108336135B (zh) 2018-03-15 2018-03-15 一种钕铟锌氧化物薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN108336135A CN108336135A (zh) 2018-07-27
CN108336135B true CN108336135B (zh) 2021-05-14

Family

ID=62932202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810213140.5A Active CN108336135B (zh) 2018-03-15 2018-03-15 一种钕铟锌氧化物薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN108336135B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112079626A (zh) * 2020-09-16 2020-12-15 韶关市欧莱高新材料有限公司 一种铝钕铟锌氧化物旋转靶及其制备方法
CN112467002B (zh) * 2020-11-25 2022-05-10 华南理工大学 一种氧化物发光场效应晶体管
WO2023184231A1 (zh) * 2022-03-30 2023-10-05 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、半导体器件及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI566413B (zh) * 2013-09-09 2017-01-11 元太科技工業股份有限公司 薄膜電晶體
CN103545377B (zh) * 2013-11-01 2015-12-30 深圳丹邦投资集团有限公司 一种氧化物薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
CN108336135A (zh) 2018-07-27

Similar Documents

Publication Publication Date Title
CN107146816A (zh) 一种氧化物半导体薄膜及由其制备的薄膜晶体管
CN108735821B (zh) 一种镨铟锌氧化物薄膜晶体管及其制备方法
Cai et al. High-performance transparent AZO TFTs fabricated on glass substrate
WO2011132418A1 (ja) 成膜方法
CN108336135B (zh) 一种钕铟锌氧化物薄膜晶体管及其制备方法
WO2014034873A1 (ja) 薄膜トランジスタおよび表示装置
WO2011143887A1 (zh) 金属氧化物薄膜晶体管及其制备方法
Park et al. Improved stability of aluminum co-sputtered indium zinc oxide thin-film transistor
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
WO2022105174A1 (zh) 一种金属氧化物半导体及薄膜晶体管与应用
CN102646715A (zh) 薄膜晶体管及其制造方法
CN102332404A (zh) 基于阳极氧化绝缘层的薄膜晶体管的制备方法
JP2012114367A (ja) 錫を含む非晶質酸化物薄膜、及び薄膜トランジスタ
CN104218074A (zh) 一种非晶半导体薄膜及其制备方法和应用
Xu et al. Amorphous indium tin oxide thin-film transistors fabricated by cosputtering technique
CN107785439B (zh) 一种室温脉冲直流溅射波形优化的薄膜晶体管及其制备方法
JP2010219214A (ja) 半導体薄膜の製造方法、及び該半導体薄膜を備える薄膜トランジスタ
CN111969067A (zh) 一种氧化铟薄膜晶体管及其制备方法
KR20110038966A (ko) P형 반도체 조성물 및 이를 이용한 박막 트랜지스터 및 박막 트랜지스터 제조 방법
Zhao et al. High performance Ti-doped ZnO TFTs with AZO/TZO heterojunction S/D contacts
Yang et al. Preparation and electrical properties of Ni-doped InZnO thin film transistors
Li et al. High-performance transparent Li-doped indium-tin-zinc-oxide thin film transistor fabricated by radio frequency magnetron sputtering method
Li et al. Effect of oxygen partial pressure on the performance of homojunction amorphous In-Ga-Zn-O thin-film transistors
CN102969364A (zh) 一种改善器件均匀性的顶栅结构金属氧化物薄膜晶体管及其制作方法
CN107403832A (zh) 一种高性能薄膜晶体管及其用途

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant