CN108646835A - 一种低压差线性稳压器电路及电源 - Google Patents

Abstract

本发明公开了一种低压差线性稳压器电路，其主要包括误差放大器、电压调整管、第一电阻和第二电阻组成的反馈网络以及第一电容、第三电阻以及运算放大器组成的微分器；其中，微分器***到上述反馈网络环路中。相比于传统带旁路电容的低压差线性稳压器，本发明公开了的低压差线性稳压器电路能够保证低压差线性稳压器大负载范围瞬态响应能力的同时大大降低旁路电容的大小，从而使旁路电容可以集成到芯片内部去。

Description

一种低压差线性稳压器电路及电源

技术领域

本发明涉及集成电路领域，具体涉及一种低压差线性稳压器电路及电源。

背景技术

低压差线性稳压器电路广泛地应用在各种芯片设计以及电子***设计中，它具有较低的漏失电压(输入和输出的压差)，相比其他类型的稳压电路，它的电压转换效率较高，因而具有较高的能源利用效率。在理想的情况下，低压差线性稳压器电路能够输出可调节或固定的输出电压，该输出电压不随时间和温度变化，并且不受线路和负载变化的影响。然而，实际情况中，低压差线性稳压器电路只能在一定地负载范围保持相对稳定，当负载突然电流增大，低压差线性稳压器由于本身有限环路带宽的限制，输出电压会突然随之下降，之后由于在低压差线性稳压器环路的负反馈作用下，低压差线性稳压器的输出电压在一定的时间内重新会恢复原始大小，低压差线性稳压器这种输出电压随负载瞬态变化恢复的能力，一般称之为瞬态响应。传统低压差线性稳压器一般在输出端链接一个旁路电路来改善瞬态响应，特别负载范围越大时，旁路电容也越大(uF级)，这就造成旁路电容无法集成到芯片内部的缺点。

现有技术中出现了许多解决方法解决上述问题，最主流的就是增加一个快速响应环路来提高瞬态响应，从而在输出可以不接旁路电容，传统的带输出旁路电容的低压差线性稳压器如附图1所示，它主要包括：误差放大器EA、调整晶体管PM0、电阻R1和R2组成的反馈网络、输出旁路电容Co、负载RL；所述误差放大器EA的反向输入端与电压参考信号VREF相连，所述误差放大器EA的输出端与所述调整晶体管PMOS的栅极相连接，所述调整晶体管PMOS的源极接高电平VDD，所述调整晶体管PMOS的漏极与电阻R1的一端相连接，所述电阻R1的另一端、电阻R2的一端与误差放大器EA的正向输入端相连接，所述电阻R2的另一端接地；其中，电压参考信号VREF作为低压差线性稳压器的输入信号，所述调整晶体管PMOS的漏极与电阻R1相连接的一端作为低压差线性稳压器输出端Vout。输入端VREF一般来自带隙基准电路产生的高精度基准电压，低压差线性稳压器通过高增益的误差放大器EA的负反馈作用，使得误差放大器EA的正、反向输入端电压相等，即VREF＝Vx，Vbg为带隙基准输出，Vx为电阻反馈网络的反馈点电压，且Vx＝(R2/R1+R2)*Vout，所以有：Vout＝(1+R1/R2)*VREF。但是图1中的低压差线性稳压器只能适用于相对较小的负载变化范围

发明内容

本发明的目的在于克服现有技术中存在的缺陷，提供一种低压差线性稳压器电路及电源，能够保证低压差线性稳压器大负载范围瞬态响应能力的同时大大降低旁路电容的大小，从而使旁路电容可以集成到芯片内部去。

为了解决上述问题，本发明技术方案提供一种低压差线性稳压器电路，包括：反馈网络电路和负载电阻，所述反馈网络电路包括误差放大器、电压调整管、第一电阻、第二电阻及微分器电路，所述误差放大器的反向输入端与电压参考信号VREF相连，所述误差放大器的输出端与所述电压调整管的栅极相连接，所述电压调整管的源极接高电平VDD，所述电压调整管的漏极与所述第一电阻的一端相连接，所述第一电阻的另一端与所述第二电阻的一端相连接，所述第二电阻的另一端接地。

进一步，所述微分器电路包括第一电容、第三电阻及运算放大器。所述第一电容的一端与所述电压调整管的漏极、所述第一电阻的一端相连接，所述第一电容的另一端与所述第三电阻的一端、所述运算放大器的反向输入端相连接，所述运算放大器的输出端与所述误差放大器的正向输入端、所述第三电阻的另一端相连接，所述运算放大器的正向输入端与所述第一电阻的另一端、所述第二电阻的一端相连接。

进一步，所述VREF来自带隙基准电路产生的高精度基准电压。

进一步，所述电压调整管为PMOS晶体管。

另一方面，本发明技术方案提供一种电源，包括上述低压差线性稳压器电路。

与现有技术相比，本发明具有以下优点：

本发明实施例在反馈网络环路中***微分器，能够保证低压差线性稳压器大负载范围瞬态响应能力的同时大大降低旁路电容的大小，从而使旁路电容可以集成到芯片内部去。

附图说明

图1为传统的带输出旁路电容的低压差线性稳压器结构图；

图2为本发明实施例提供的低压差线性稳压器结构图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

如图2所示，本发明的低压差线性稳压器主要包括：误差放大器EA、调整晶体管PMOS、电阻R1和R2组成的反馈网络以及电容Co、电阻Rd以及运算放大器OP组成的微分器。所述误差放大器EA的反向输入端与电压参考信号VREF相连，所述误差放大器EA的输出端与所述调整晶体管PMOS的栅极相连接，所述调整晶体管PMOS的源极接高电平VDD，所述调整晶体管PMOS的漏极与所述电阻R1的一端、所述电容Co的一端相连接，所述电容Co的另一端与所述电阻Rd的一端、所述运算放大器的反向输入端相连接，所述运算放大器OP的输出端与所述误差放大器EA的正向输入端、所述电阻Rd的另一端相连接，运算放大器OP的正向输入端与所述电阻R1的另一端、所述电阻R2的一端相连接，所述电阻R2的另一端接地。其中，电压参考信号VREF作为低压差线性稳压器的输入信号，所述调整晶体管PMOS的漏极与电阻R1、电容Co相连接的一端作为低压差线性稳压器输出端Vout，误差放大器EA的正向输入端电压为Vx，电阻R1与电阻R2之间的电压为VFB。输入端VREF一般来自带隙基准电路产生的高精度基准电压，RL为负载。

下面对电容Co、电阻Rd以及运算放大器OP组成的微分器的作用进行分析。从微分器的直流通路来看，电容Co可以认为是开路的，这时电阻Rd将运算放大器OP的输出端和反向输入端连接在一起，形成了单位直流负反馈，因此运算放大器OP的正向输入端电压VFB等于其输出电压Vx，而整个低压差线性稳压器环路的负反馈作用使得Vx＝VREF，因此VFB＝VREF，和传统低压差线性稳压器一样能输出稳定的输出电压：

Vout＝(1+R1/R2)*Vx＝(1+R1/R2)*VREF。

为了说明微分器***低压差线性稳压器反馈环路对其瞬态响应的影响，现在对微分器和低压差线性稳压器的进行频域分析。对微分器而言，运算放大器OP正向输入端电压：

Vp1＝VFB＝R2/(R1+R2)*Vout，

运算放大器OP的正负输入虚短，因而有：

Vn1＝Vp1＝VFB＝R2/(R1+R2)*Vout。

根据基尔霍夫电流定律有：

(Vout-Vn1)*SCo＝(Vn1-Vx)/RD，

可以进一步得到：

Vx＝RD*R1*SCo/(R1+R2)*Vout-R2/(R1+R2)*Vout；

其中R2/(R1+R2)*Vout是直流项，RD*R1*SCo/(R1+R2)*Vout是与频率有关的交流项。

现在来看整个低压差线性稳压器环路，如果低压差线性稳压器输出Vout变化ΔVout；通过微分器的作用，误差放大器的正输入Vp0变化值为：

ΔVx＝RD*R1*Co/(R1+R2)*ΔVout；

假设误差放大器的增益为A0，调整管PMOS的跨导为GM，那么低压差线性稳压器输出端的电流变化值为：

Δiout＝ΔVx*A0*GM＝RD*R1*Co/(R1+R2)*A0*GM*ΔVout；

低压差线性稳压器输出端的导纳：

Yout＝Δiout/Δvout＝S*RD*R1/(R1+R2)*A0*GM*SCo+1/(R1+R2)；

而传统的低压差线性稳压器输出导纳为SCo+1/(R1+R2)；

可以看出本发明的低压差线性稳压器输出导纳与电容有关的项增加了RD*R1/(R1+R2)*A0*GM倍，因此实现同样的等效电容值，本发明只需要传统低压差线性稳压器[1/(RD*A0*GM)]*(1+R2/R1)的面积，[1/(RD*A0*GM)]*(1+R2/R1)可以很轻易地做到0.01以下，从而使得Co可以集成到芯片内部。

相比于传统带旁路电容的低压差线性稳压器，本发明可以将旁路电容集成到芯片内部，减少产品尺寸，降低成本，和不带旁路电容的低压差线性稳压器相比，本发明具有适用的负载范围更大的优点。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种低压差线性稳压器电路，其特征在于，所述电路包括反馈网络电路和负载电阻，所述反馈网络电路包括误差放大器、电压调整管、第一电阻、第二电阻及微分器电路，所述误差放大器的反向输入端与电压参考信号VREF相连，所述误差放大器的输出端与所述电压调整管的栅极相连接，所述电压调整管的源极接高电平VDD，所述电压调整管的漏极与所述第一电阻的一端相连接，所述第一电阻的另一端与所述第二电阻的一端相连接，所述第二电阻的另一端接地。

2.如权利要求1所述的低压差线性稳压器电路，其特征在于，所述微分器电路包括第一电容、第三电阻及运算放大器。

3.如权利要求2所述的低压差线性稳压器电路，其特征在于，所述第一电容的一端与所述电压调整管的漏极、所述第一电阻的一端相连接，所述第一电容的另一端与所述第三电阻的一端、所述运算放大器的反向输入端相连接，所述运算放大器的输出端与所述误差放大器的正向输入端、所述第三电阻的另一端相连接，所述运算放大器的正向输入端与所述第一电阻的另一端、所述第二电阻的一端相连接。

4.如权利要求3所述的低压差线性稳压器电路，其特征在于，所述VREF来自带隙基准电路产生的高精度基准电压。

5.如权利要求3所述的低压差线性稳压器电路，其特征在于，所述电压调整管为PMOS晶体管。

6.一种电源，其特征在于，包括如权利要求1-5任一项所述的低压差线性稳压器电路。