CN108632732A - 麦克风及其制造方法 - Google Patents
麦克风及其制造方法 Download PDFInfo
- Publication number
- CN108632732A CN108632732A CN201710180170.6A CN201710180170A CN108632732A CN 108632732 A CN108632732 A CN 108632732A CN 201710180170 A CN201710180170 A CN 201710180170A CN 108632732 A CN108632732 A CN 108632732A
- Authority
- CN
- China
- Prior art keywords
- groove
- material layer
- layer
- spacer material
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/04—Microphones
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R1/00—Details of transducers, loudspeakers or microphones
- H04R1/02—Casings; Cabinets ; Supports therefor; Mountings therein
- H04R1/04—Structural association of microphone with electric circuitry therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/005—Electrostatic transducers using semiconductor materials
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
- H04R2201/003—Mems transducers or their use
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2231/00—Details of apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor covered by H04R31/00, not provided for in its subgroups
- H04R2231/001—Moulding aspects of diaphragm or surround
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Manufacturing & Machinery (AREA)
- Pressure Sensors (AREA)
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
Abstract
本发明公开了一种麦克风及其制造方法,涉及半导体技术领域。该麦克风包括:衬底,该衬底包括:开口、在该开口底部的第一电极层、以及与该第一电极层相邻的至少一个沟槽,其中,该沟槽和该开口分别在该第一电极层的下表面的两侧;填充该沟槽的隔离材料层;以及在该隔离材料层之上的第二电极层;其中,该第一电极层、该隔离材料层和该第二电极层形成空腔。本发明中,在沟槽上的隔离材料层可以作为锚节点而嵌入到衬底中,这样增大有效接触面积,使得应力更加均匀且结合力更大,因而可以使得第二电极层与衬底结合得更好,而且该第二电极层也不容易损坏。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种麦克风及其制造方法。
背景技术
目前,在麦克风的工艺发展过程中,为了改善麦克风的灵敏度,可以使用SOI((Silicon On Insulator,绝缘体上的硅)晶片。在制造过程中,在将硅的氧化物去除后,该SOI晶片可以作为一个电极膜。然而,在利用BOE(Buffer Oxide Etching,缓冲氧化物刻蚀)去除硅的氧化物之后,该电极膜容易损坏。图1A是示意性地示出现有技术中的麦克风的横截面图。如图1A所示,该麦克风包括:衬底11、绝缘物层12、SOI薄膜13、第一接触件14和第二接触件15。
发明内容
本发明的发明人发现,在麦克风的制造过程中,需要将SOI与形成有绝缘物层的衬底进行结合,在结合之前,需要对在衬底上形成的绝缘物层进行CMP(Chemical MechanicalPlanarization,化学机械平坦化),由于衬底上形成有多个凹口,因此在CMP后,该绝缘物层的均匀性可能并不好,因此在进行结合时,结合力不充分,而且应力不均匀,从而导致在BOE后,SOI薄膜容易损坏。
根据本发明的第一方面,提供了一种麦克风,包括:衬底,所述衬底包括:开口、在所述开口底部的第一电极层、以及与所述第一电极层相邻的至少一个沟槽,其中,所述沟槽和所述开口分别在所述第一电极层的下表面的两侧;填充所述沟槽的隔离材料层;以及在所述隔离材料层之上的第二电极层;其中,所述第一电极层、所述隔离材料层和所述第二电极层形成空腔。
在一个实施例中,所述第一电极层包括:将所述开口与所述空腔连通的多个第一通孔;其中,所述沟槽围绕所述多个第一通孔。
在一个实施例中,所述沟槽全包围所述多个第一通孔或者间断地包围所述多个第一通孔。
在一个实施例中,所述沟槽为圆形或者多边形。
在一个实施例中,所述沟槽的深度范围为至所述沟槽的宽度范围为40μm至50μm;所述隔离材料层的厚度大于所述沟槽的深度。
在一个实施例中,所述麦克风还包括:在所述衬底上的第一接触件;以及在所述第二电极层上的第二接触件。
在一个实施例中,所述麦克风还包括:贯穿所述第二电极层的一个或多个阻挡部,其中,所述阻挡部用于阻挡所述第一电极层与所述第二电极层接触。
在一个实施例中,每个所述阻挡部包括:贯穿所述第二电极层的第一部分和在所述第一部分之上的第二部分;其中,所述第二部分的宽度大于所述第一部分的宽度,所述第一部分的下表面低于所述第二电极层的下表面。
在一个实施例中,所述第二电极层包括:贯穿所述第二电极层且与所述空腔连通的一个或多个第二通孔。
在一个实施例中,所述麦克风还包括:在所述第二电极层与所述隔离材料层之间的绝缘物层;其中,所述绝缘物层与所述隔离材料层结合在一起。
在上述麦克风中,在沟槽上的隔离材料层可以作为锚节点而嵌入到衬底中,这样可以增大有效接触面积,使得应力更加均匀且结合力更大,因而可以使得第二电极层与衬底结合得更好,而且该第二电极层也不容易损坏。
根据本发明的第二方面,提供了一种麦克风的制造方法,包括:提供第一半导体结构,所述第一半导体结构包括:衬底,所述衬底具有至少一个沟槽;以及形成在所述衬底上的隔离材料层,所述隔离材料层填充所述沟槽;提供第二半导体结构,所述第二半导体结构至少包括第二电极层;将所述第一半导体结构与所述第二半导体结构结合,其中,所述隔离材料层将所述第二电极层与所述衬底隔离开;对所述衬底进行背面刻蚀以形成开口,其中,在所述开口底部形成第一电极层,所述沟槽和所述开口分别在所述第一电极层的下表面的两侧;以及去除所述隔离材料层的在所述沟槽之外的至少一部分,从而使得所述第一电极层、所述隔离材料层在所述沟槽上的部分和所述第二电极层形成空腔。
在一个实施例中,所述第一电极层包括:将所述开口与所述空腔连通的多个第一通孔;其中,所述沟槽围绕所述多个第一通孔。
在一个实施例中,提供第一半导体结构的步骤包括:提供衬底;在所述衬底上形成至少一个沟槽;对所述衬底执行图案化以形成多个凹口,所述沟槽围绕所述多个凹口;在所述衬底上沉积隔离材料层,其中,所述隔离材料层的一部分填充所述沟槽,以及所述隔离材料层的另一部分形成在所述凹口的底部和侧壁上;以及对所述隔离材料层执行平坦化。
在一个实施例中,在对所述衬底进行背面刻蚀的过程中,所述开口暴露所述隔离材料层在所述凹口内的部分;在去除所述隔离材料层的在所述沟槽之外的至少一部分的过程中,还去除了所述隔离材料层在所述凹口内的部分,从而形成将所述开口与所述空腔连通的多个第一通孔。
在一个实施例中,所述沟槽全包围所述多个第一通孔或者间断地包围所述多个第一通孔。
在一个实施例中,所述沟槽为圆形或者多边形。
在一个实施例中,所述沟槽的深度范围为至所述沟槽的宽度范围为40μm至50μm;所述隔离材料层的厚度大于所述沟槽的深度。
在一个实施例中,在提供第二半导体结构的步骤中,所述第二半导体结构还包括第一绝缘物层,其中,所述第二电极层在所述第一绝缘物层上;在将所述第一半导体结构与所述第二半导体结构结合之后以及在对所述衬底进行背面刻蚀之前,所述方法还包括:去除所述第一绝缘物层并对所述第二电极层执行减薄处理。
在一个实施例中,所述将所述第一半导体结构与所述第二半导体结构结合的步骤包括:在所述第二电极层上形成第二绝缘物层;以及将所述第二绝缘物层与所述隔离材料层结合;在去除所述隔离材料层的在所述沟槽之外的至少一部分的过程中,还去除了所述第二绝缘物层的一部分以形成空腔。
在一个实施例中,在对所述第二半导体结构执行减薄处理之后以及在对所述衬底进行背面刻蚀之前,所述方法还包括:形成在所述衬底上的第一接触件和在所述第二电极层上的第二接触件。
在一个实施例中,在形成所述第一接触件和所述第二接触件的过程中,还形成了贯穿所述第二电极层的一个或多个阻挡部,其中,所述阻挡部用于阻挡所述第一电极层与所述第二电极层接触。
在一个实施例中,每个所述阻挡部包括:贯穿所述第二电极层的第一部分和在所述第一部分之上的第二部分;其中,所述第二部分的宽度大于所述第一部分的宽度,所述第一部分的下表面低于所述第二电极层的下表面。
在一个实施例中,在形成所述第一接触件和所述第二接触件的过程中,还形成了贯穿所述第二电极层且与所述隔离材料层相连的一个或多个第二通孔;其中,在形成所述空腔的步骤中,通过所述第二通孔注入刻蚀液,以去除所述隔离材料层的一部分,从而形成空腔。
在上述制造方法中,通过在衬底上形成沟槽,在该沟槽和凹口上形成隔离材料层,在进行平坦化的过程中,可以使得隔离材料层的表面更加平整,在将第一半导体结构与第二半导体结构结合后,二者结合力更加充分,应力也更加均匀,因而二者的结合质量更好,在形成空腔的过程中,将有一部分隔离材料层作为锚节点嵌入到衬底中,这样可以增大有效接触面积,因而可以使得第二电极层与衬底结合得更好,而且在形成空腔的过程中,该第二电极层也不容易损坏。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例,并且连同说明书一起用于解释本发明的原理。
参照附图,根据下面的详细描述,可以更加清楚地理解本发明,其中:
图1A是示意性地示出现有技术中的麦克风的横截面图。
图1B是示意性地示出现有技术中形成麦克风的过程中一个阶段的结构的横截面图。
图2是示出根据本发明一个实施例的麦克风的制造方法的流程图。
图3是示意性地示出根据本发明一个实施例的麦克风的制造过程中一个阶段的结构的横截面图。
图4是示意性地示出根据本发明一个实施例的麦克风的制造过程中一个阶段的结构的横截面图。
图5是示意性地示出根据本发明一个实施例的麦克风的制造过程中一个阶段的结构的横截面图。
图6是示意性地示出根据本发明一个实施例的麦克风的制造过程中一个阶段的结构的横截面图。
图7是示意性地示出根据本发明一个实施例的麦克风的制造过程中一个阶段的结构的横截面图。
图8是示意性地示出根据本发明一个实施例的麦克风的制造过程中一个阶段的结构的横截面图。
图9是示意性地示出根据本发明一个实施例的麦克风的制造过程中一个阶段的结构的横截面图。
图10是示意性地示出根据本发明一个实施例的麦克风的制造过程中一个阶段的结构的横截面图。
图11是示意性地示出根据本发明一个实施例的麦克风的制造过程中一个阶段的结构的横截面图。
图12是示意性地示出根据本发明一个实施例的麦克风的制造过程中一个阶段的结构的横截面图。
图13是示意性地示出根据本发明一个实施例的麦克风的制造过程中一个阶段的结构的横截面图。
图14A是示意性地示出根据本发明一个实施例的麦克风的制造过程中在衬底上形成的沟槽的俯视图。
图14B是示意性地示出根据本发明另一个实施例的麦克风的制造过程中在衬底上形成的沟槽的俯视图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时,应当明白,为了便于描述,附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
本发明的发明人发现,在麦克风的制造过程中,需要将SOI薄膜13与形成有绝缘物层12的衬底11进行结合,如图1B所示。在结合之前,需要对在衬底11上形成的绝缘物层12进行CMP,由于衬底上形成有多个凹口,因此在CMP后,该绝缘物层的表面均匀性可能并不好,这是由于不同的图案密度会导致CMP的研磨速率不一样,从而导致表面均匀性不好。例如,研究发现,处在多个凹口处的绝缘物层的第一绝缘物部分121要比没有图案化的第二绝缘物部分122低左右。这样在将SOI 13与衬底11结合后,导致结合力可能不充分,而且应力也不均匀(如图1A中在圆圈所示出的位置,该处的SOI薄膜13受力可能不均匀),再加上可能在结合处可能存在缺陷,从而导致在BOE后,SOI薄膜容易损坏。
图2是示出根据本发明一个实施例的麦克风的制造方法的流程图。
在步骤S202,提供第一半导体结构,该第一半导体结构包括:衬底,该衬底具有至少一个沟槽;以及形成在该衬底上的隔离材料层,该隔离材料层填充该沟槽。
可选地,该步骤S202可以包括:提供衬底,例如硅衬底。
可选地,该步骤S202还可以包括:在衬底上形成至少一个沟槽。例如通过光刻和刻蚀工艺在衬底上形成该沟槽。从衬底的上方向下看,该沟槽可以为圆形或者多边形(例如四边形、五边形、六边形,等等),当然也可以是其他的形状。例如,该沟槽的深度范围可以为至(例如该沟槽的深度可以为)。又例如,该沟槽的宽度范围可以为40μm至50μm(例如该沟槽的宽度可以为45μm)。
可选地,该步骤S202还可以包括:对衬底执行图案化以形成多个凹口,该沟槽围绕该多个凹口。在该实施例中,对沟槽所围绕的衬底的部分区域进行图案化以形成多个凹口,从而使得该沟槽围绕该多个凹口。例如,该沟槽可以全包围该多个凹口或者间断地包围该多个凹口。
可选地,该步骤S202还可以包括:在衬底上沉积隔离材料层,其中,该隔离材料层的一部分填充沟槽,以及该隔离材料层的另一部分形成在凹口的底部和侧壁上。例如,该隔离材料层的材料可以包括硅的氧化物(例如二氧化硅)等。在一个实施例中,该隔离材料层的厚度大于沟槽的深度。
可选地,该步骤S202还可以包括:对该隔离材料层执行平坦化(例如CMP)。
由于在凹口的周围形成了沟槽,因此在形成隔离材料层后,一部分隔离材料层填充了该沟槽,在进行平坦化的过程中,可以使得沟槽处的研磨速率与凹口处的研磨速率尽量相同或接近,这样可以提高隔离材料层的表面均匀性。
在步骤S204,提供第二半导体结构,该第二半导体结构至少包括第二电极层。
在步骤S206,将第一半导体结构与第二半导体结构结合,其中,隔离材料层将第二电极层与衬底隔离开。
在步骤S208,对衬底进行背面刻蚀以形成开口,其中,在该开口底部形成第一电极层,该沟槽和该开口分别在该第一电极层的下表面的两侧。在该步骤中,所形成的该开口暴露隔离材料层在凹口内的部分。
在步骤S210,去除隔离材料层的在沟槽之外的至少一部分,从而使得第一电极层、该隔离材料层在该沟槽上的部分和第二电极层形成空腔。在该步骤中,还去除了隔离材料层在凹口内的部分,从而形成将开口与空腔连通的多个第一通孔。因此,在该步骤过程中,第一电极层可以包括:将开口与空腔连通的多个第一通孔。其中,该沟槽围绕该多个第一通孔。例如,沟槽可以全包围该多个第一通孔或者间断地包围该多个第一通孔。
在上述实施例中,通过在衬底上形成沟槽,在该沟槽和凹口上形成隔离材料层,在进行平坦化的过程中,可以使得隔离材料层表面更加平整,在将第一半导体结构与第二半导体结构结合后,二者结合力更加充分,应力也更加均匀,因而二者的结合质量更好,在形成空腔的过程中,将有一部分隔离材料层作为锚节点嵌入到衬底中,这样可以增大有效接触面积,因而可以使得第二电极层与衬底结合得更好,而且在形成空腔的过程中,该第二电极层也不容易损坏。
需要说明的是,用于所述制造方法的步骤的上述顺序仅是为了进行说明,本发明的方法的步骤不限于以上具体描述的顺序(例如步骤S204不必须在步骤S202之后,也可以在步骤S202之前),除非以其它方式特别说明。
图3至图13是示意性地示出根据本发明一个实施例的麦克风的制造过程中若干阶段的结构的横截面图。图14A是示意性地示出根据本发明一个实施例的麦克风的制造过程中在衬底上形成的沟槽的俯视图。图14B是示意性地示出根据本发明另一个实施例的麦克风的制造过程中在衬底上形成的沟槽的俯视图。下面结合图3至图13、以及图14A至图14B详细描述根据本发明一个实施例的麦克风的制造过程。
首先,如图3所示,提供衬底31。例如在该衬底31的将要形成第一电极(作为振动膜)的区域周围进行光刻和刻蚀,以形成对准标记,从而有利于后续将第一半导体结构和第二半导体结构进行对准结合。
接下来,如图4所示,例如利于光刻和刻蚀工艺对衬底31进行图案化,在衬底31上形成至少一个沟槽312。从衬底31的上方向下看,该沟槽可以为圆形或者多边形(例如四边形、五边形、六边形,等等),当然也可以是其他的形状。
接下来,如图5所示,对衬底31执行图案化以形成多个凹口314,该沟槽312围绕该多个凹口314。例如,对沟槽31所围绕的衬底的部分区域进行图案化以形成多个凹口314,从而使得该沟槽31围绕该多个凹口314。例如,该沟槽312可以全包围该多个凹口314(例如如图14A所示)或者间断地包围该多个凹口314(例如如图14B所示)。
接下来,还是如图5所示,在衬底31上沉积隔离材料层32,其中,该隔离材料层32的一部分填充沟槽312,以及该隔离材料层32的另一部分形成在凹口314的底部和侧壁上。优选地,该隔离材料层的厚度大于沟槽的深度,这样有利于将沟槽完全填充。可选地,在沉积隔离材料层之后,还可以执行退火处理并对隔离材料层表面进行清洗处理。
接下来,对该隔离材料层32执行平坦化,从而形成如图5所示的第一半导体结构30。可选地,在该隔离材料层执行平坦化之后,还可以执行退火处理并对隔离材料层表面进行清洗处理。可选地,在该清洗处理之后,还可以再对隔离材料层执行平坦化,以进一步使得隔离材料层的表面更加平整。可选地,接下来,还可以对该隔离材料层进行预清洁处理,以利于与后续的第二半导体结构结合。
接下来,如图6所示,提供第二半导体结构40,该第二半导体结构40至少包括第二电极层42。在该步骤中,该第二半导体结构还可以包括第一绝缘物层41,其中,第二电极层42在该第一绝缘物层41上。例如该第二半导体结构可以为SOI。在该步骤中,该提供第二半导体结构的步骤可以包括:利用光刻限定所需要的区域;去除光刻胶;对第二电极层表面进行增强的湿法清洁处理;以及对第二电极层的表面进行预清洁处理,以利于后续与第一半导体结构的结合。
接下来,将第一半导体结构30与第二半导体结构40结合。可选地,该步骤可以包括:如图6所示,在第二电极层42上形成第二绝缘物层45。可选地,该步骤还可以包括:如图7所示,将第二绝缘物层45与隔离材料层32结合。这里,隔离材料层32和第二绝缘物层45将第二电极层42与衬底31隔离开。优选地,该第二绝缘物层45和该隔离材料层32的材料相同,例如可以均为二氧化硅,这样便于在后续去除隔离材料层的一部分从而形成空腔的过程中还可以同时去除该第二绝缘物层45的一部分。
接下来,如图8所示,去除第一绝缘物层41并对第二电极层42执行减薄处理。例如,可以将第二电极层42减薄到1.7μm至3.3μm(2μm或2.5μm等)。
接下来,形成在衬底上的第一接触件和在第二电极层上的第二接触件。在该过程中,还形成了贯穿第二电极层且与隔离材料层相连的一个或多个第二通孔。可选地,在该过程中,还形成了贯穿第二电极层的一个或多个阻挡部,其中,该述阻挡部可以用于阻挡第一电极层与第二电极层接触。下面结合图9至图11详细描述该过程。
例如,如图9所示,对第二电极层执行图案化从而露出至少一部分第二绝缘物层45,并且形成了贯穿第二电极层42的第二通孔52和第三通孔53。然后,如图10所示,对露出的第二绝缘物层45及其下的隔离材料层32执行刻蚀,以形成露出衬底31的一部分的第四通孔54。接下来,如图11所示,在衬底31上且在第四通孔54中形成第一接触件61和在第二电极层42上形成第二接触件62。该第一接触件和第二接触件的材料可以包括诸如铜、铝等金属。在该过程中,通过第三通孔53还形成了贯穿第二电极层42的一个或多个阻挡部70。
如图11所示,每个阻挡部70可以包括:贯穿第二电极层42的第一部分701和在该第一部分701之上的第二部分702。可选地,该第二部分702的宽度大于该第一部分701的宽度。优选地,该第一部分701的下表面低于第二电极层42的下表面,这样可以使得第一部分的下端能够从第二电极层的下表面伸出,这样有利于避免后续将要形成的第一电极层在振动时可能与第二电极层粘连的问题。在一个实施例中,该阻挡部的材料可以与第一接触件及第二接触件的材料相同,例如可以包括诸如铜、铝等金属,也可以与第一接触件及第二接触件的材料不同,例如在后续形成空腔后,还可以去除这里的阻挡部,然后形成其他材料(例如氮化硅)的阻挡部。
接下来,如图12所示,对衬底31进行背面刻蚀以形成开口80。其中,在该开口80底部形成第一电极层311,沟槽312与该第一电极层311相邻,该沟槽312和该开口80分别在该第一电极层311的下表面的两侧。在该步骤中,所形成的该开口80暴露了隔离材料层32在凹口314内的部分。
接下来,如图13所示,去除隔离材料层32的在沟槽312之外的至少一部分,从而使得第一电极层311、该隔离材料层32在该沟槽312上的部分和第二电极层42形成空腔90。在该过程中,还去除了第二绝缘物层45的一部分,从而可以形成由第一电极层311、剩余的隔离材料层32和第二绝缘物层45以及第二电极层42构成的空腔。例如,在形成该空腔的步骤中,可以通过第二通孔52注入刻蚀液,以去除隔离材料层的一部分(以及第二绝缘物层(如果有的话)45的一部分),从而形成空腔。例如可以通过BOE工艺形成该空腔。
在上述实施例中,由于在衬底上形成了围绕凹口的沟槽,因而可以使得填充该沟槽的一部分隔离材料层可以作为锚节点而嵌入到衬底中,这样有效接触面积增大,使得应力更加均匀且结合力更大,因而可以使得第二电极层与衬底的结合质量更好,避免***问题,而且在形成空腔的过程中,该第二电极层也不容易损坏。此外,在上述制造过程中,并没有改变第一电极层与第二电极层之间的间隙尺寸,从而不会影响空腔的尺寸。
由本发明实施例的制造方法,还形成了一种麦克风。如图13所示,该麦克风可以包括衬底31,该衬底31可以包括:开口80、在该开口80底部的第一电极层(例如该第一电极层可以作为振动膜)311、以及与该第一电极层311相邻的至少一个沟槽312。其中,该沟槽312和该开口80分别在该第一电极层311的下表面的两侧。例如,该沟槽可以为圆形或者多边形(例如四边形、五边形、六边形,等等),当然,也可以为其他形状。
该麦克风还可以包括填充沟槽312的隔离材料层32。例如该隔离材料层的材料可以包括硅的氧化物(例如二氧化硅)。
该麦克风还可以包括在该隔离材料层32之上的第二电极层42。其中,该第一电极层311、该隔离材料层32和该第二电极层42形成空腔90。
在上述实施例中,在沟槽上的隔离材料层可以作为锚节点而嵌入到衬底中,这样增大有效接触面积,使得应力更加均匀且结合力更大,因而可以使得第二电极层与衬底结合得更好,而且该第二电极层也不容易损坏。此外,该上述麦克风中,并没有改变第一电极层与第二电极层之间的间隙尺寸,从而不会影响空腔的尺寸。
在一个实施例中,如图13所示,该第一电极层311可以包括:将开口80与空腔90连通的多个第一通孔51。其中,沟槽312围绕该多个第一通孔51。例如,该沟槽312可以全包围该多个第一通孔51或者间断地包围该多个第一通孔51。
在一个实施例中,该沟槽312的深度范围可以为至(例如该沟槽的深度可以为)。在一个实施例中,该沟槽312的宽度范围可以为40μm至50μm(例如该沟槽的宽度可以为45μm)。优选地,该隔离材料层32的厚度大于该沟槽312的深度。
在一个实施例中,如图13所示,该麦克风还可以包括:在第二电极层42与隔离材料层32之间的绝缘物层(即前面所述的第二绝缘物层)45。其中,该绝缘物层45与该隔离材料层32结合在一起。优选地,该绝缘物层45和该隔离材料层32的材料相同,例如可以均为二氧化硅。在该实施例中,可以由该绝缘物层45、该第一电极层311、该隔离材料层32和该第二电极层42形成空腔90。可选地,该绝缘物层45和该隔离材料层32形成有露出衬底31的一部分的第四通孔54。
在一个实施例中,如图13所示,该麦克风还可以包括:在衬底31上的第一接触件61和在第二电极层42上的第二接触件62。该第一接触件61形成在该第四通孔54中。
在一个实施例中,如图13所示,该第二电极层42可以包括:贯穿第二电极层42且与空腔90连通的一个或多个第二通孔52。可选地,该第二电极层42还可以包括:贯穿第二电极层42且与空腔90连通的一个或多个第三通孔53。
在一个实施例中,如图13所示,该麦克风还可以包括:贯穿第二电极层42的一个或多个阻挡部70。其中,该阻挡部70用于阻挡第一电极层311与第二电极层42接触。例如,该阻挡部70的材料可以包括:诸如氮化硅等绝缘物,或者诸如铜、铝等金属。每个阻挡部70可以包括:贯穿第二电极层42的第一部分(该第一部分形成在第三通孔53中)701和在该第一部分701之上的第二部分702。该第二部分702的宽度大于该第一部分701的宽度。优选地,该第一部分701的下表面低于第二电极层42的下表面。
至此,已经详细描述了本发明。为了避免遮蔽本发明的构思,没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述,完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上示例仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (23)
1.一种麦克风,其特征在于,包括:
衬底,所述衬底包括:开口、在所述开口底部的第一电极层、以及与所述第一电极层相邻的至少一个沟槽,其中,所述沟槽和所述开口分别在所述第一电极层的下表面的两侧;
填充所述沟槽的隔离材料层;以及
在所述隔离材料层之上的第二电极层;
其中,所述第一电极层、所述隔离材料层和所述第二电极层形成空腔。
2.根据权利要求1所述的麦克风,其特征在于,
所述第一电极层包括:将所述开口与所述空腔连通的多个第一通孔;其中,所述沟槽围绕所述多个第一通孔。
3.根据权利要求2所述的麦克风,其特征在于,
所述沟槽全包围所述多个第一通孔或者间断地包围所述多个第一通孔。
4.根据权利要求2所述的麦克风,其特征在于,
所述沟槽为圆形或者多边形。
5.根据权利要求1所述的麦克风,其特征在于,
所述沟槽的深度范围为至所述沟槽的宽度范围为40μm至50μm;
所述隔离材料层的厚度大于所述沟槽的深度。
6.根据权利要求1所述的麦克风,其特征在于,还包括:
在所述衬底上的第一接触件;以及
在所述第二电极层上的第二接触件。
7.根据权利要求1所述的麦克风,其特征在于,还包括:
贯穿所述第二电极层的一个或多个阻挡部,其中,所述阻挡部用于阻挡所述第一电极层与所述第二电极层接触。
8.根据权利要求7所述的麦克风,其特征在于,
每个所述阻挡部包括:贯穿所述第二电极层的第一部分和在所述第一部分之上的第二部分;
其中,所述第二部分的宽度大于所述第一部分的宽度,所述第一部分的下表面低于所述第二电极层的下表面。
9.根据权利要求1所述的麦克风,其特征在于,
所述第二电极层包括:贯穿所述第二电极层且与所述空腔连通的一个或多个第二通孔。
10.根据权利要求1所述的麦克风,其特征在于,还包括:
在所述第二电极层与所述隔离材料层之间的绝缘物层;其中,所述绝缘物层与所述隔离材料层结合在一起。
11.一种麦克风的制造方法,其特征在于,包括:
提供第一半导体结构,所述第一半导体结构包括:衬底,所述衬底具有至少一个沟槽;以及形成在所述衬底上的隔离材料层,所述隔离材料层填充所述沟槽;
提供第二半导体结构,所述第二半导体结构至少包括第二电极层;
将所述第一半导体结构与所述第二半导体结构结合,其中,所述隔离材料层将所述第二电极层与所述衬底隔离开;
对所述衬底进行背面刻蚀以形成开口,其中,在所述开口底部形成第一电极层,所述沟槽和所述开口分别在所述第一电极层的下表面的两侧;以及
去除所述隔离材料层的在所述沟槽之外的至少一部分,从而使得所述第一电极层、所述隔离材料层在所述沟槽上的部分和所述第二电极层形成空腔。
12.根据权利要求11所述的方法,其特征在于,
所述第一电极层包括:将所述开口与所述空腔连通的多个第一通孔;其中,所述沟槽围绕所述多个第一通孔。
13.根据权利要求12所述的方法,其特征在于,提供第一半导体结构的步骤包括:
提供衬底;
在所述衬底上形成至少一个沟槽;
对所述衬底执行图案化以形成多个凹口,所述沟槽围绕所述多个凹口;
在所述衬底上沉积隔离材料层,其中,所述隔离材料层的一部分填充所述沟槽,以及所述隔离材料层的另一部分形成在所述凹口的底部和侧壁上;以及
对所述隔离材料层执行平坦化。
14.根据权利要求13所述的方法,其特征在于,
在对所述衬底进行背面刻蚀的过程中,所述开口暴露所述隔离材料层在所述凹口内的部分;
在去除所述隔离材料层的在所述沟槽之外的至少一部分的过程中,还去除了所述隔离材料层在所述凹口内的部分,从而形成将所述开口与所述空腔连通的多个第一通孔。
15.根据权利要求12所述的方法,其特征在于,
所述沟槽全包围所述多个第一通孔或者间断地包围所述多个第一通孔。
16.根据权利要求12所述的方法,其特征在于,
所述沟槽为圆形或者多边形。
17.根据权利要求11所述的方法,其特征在于,
所述沟槽的深度范围为至所述沟槽的宽度范围为40μm至50μm;
所述隔离材料层的厚度大于所述沟槽的深度。
18.根据权利要求11所述的方法,其特征在于,
在提供第二半导体结构的步骤中,所述第二半导体结构还包括第一绝缘物层,其中,所述第二电极层在所述第一绝缘物层上;
在将所述第一半导体结构与所述第二半导体结构结合之后以及在对所述衬底进行背面刻蚀之前,所述方法还包括:去除所述第一绝缘物层并对所述第二电极层执行减薄处理。
19.根据权利要求18所述的方法,其特征在于,
所述将所述第一半导体结构与所述第二半导体结构结合的步骤包括:在所述第二电极层上形成第二绝缘物层;以及将所述第二绝缘物层与所述隔离材料层结合;
在去除所述隔离材料层的在所述沟槽之外的至少一部分的过程中,还去除了所述第二绝缘物层的一部分以形成空腔。
20.根据权利要求19所述的方法,其特征在于,
在对所述第二半导体结构执行减薄处理之后以及在对所述衬底进行背面刻蚀之前,所述方法还包括:
形成在所述衬底上的第一接触件和在所述第二电极层上的第二接触件。
21.根据权利要求20所述的方法,其特征在于,
在形成所述第一接触件和所述第二接触件的过程中,还形成了贯穿所述第二电极层的一个或多个阻挡部,其中,所述阻挡部用于阻挡所述第一电极层与所述第二电极层接触。
22.根据权利要求21所述的方法,其特征在于,
每个所述阻挡部包括:贯穿所述第二电极层的第一部分和在所述第一部分之上的第二部分;
其中,所述第二部分的宽度大于所述第一部分的宽度,所述第一部分的下表面低于所述第二电极层的下表面。
23.根据权利要求20所述的方法,其特征在于,
在形成所述第一接触件和所述第二接触件的过程中,还形成了贯穿所述第二电极层且与所述隔离材料层相连的一个或多个第二通孔;
其中,在形成所述空腔的步骤中,通过所述第二通孔注入刻蚀液,以去除所述隔离材料层的一部分,从而形成空腔。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710180170.6A CN108632732B (zh) | 2017-03-24 | 2017-03-24 | 麦克风及其制造方法 |
US15/925,587 US10834509B2 (en) | 2017-03-24 | 2018-03-19 | Microphone and manufacture thereof |
US17/061,363 US11510011B2 (en) | 2017-03-24 | 2020-10-01 | Microphone and manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710180170.6A CN108632732B (zh) | 2017-03-24 | 2017-03-24 | 麦克风及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108632732A true CN108632732A (zh) | 2018-10-09 |
CN108632732B CN108632732B (zh) | 2021-02-09 |
Family
ID=63583200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710180170.6A Active CN108632732B (zh) | 2017-03-24 | 2017-03-24 | 麦克风及其制造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US10834509B2 (zh) |
CN (1) | CN108632732B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109195075A (zh) * | 2018-11-29 | 2019-01-11 | 华景科技无锡有限公司 | 一种麦克风振膜及麦克风 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103281661A (zh) * | 2013-05-09 | 2013-09-04 | 上海集成电路研发中心有限公司 | 一种mems麦克风结构及其制造方法 |
US20140219062A1 (en) * | 2013-02-05 | 2014-08-07 | Butterfly Network, Inc. | Cmos ultrasonic transducers and related apparatus and methods |
CN104796832A (zh) * | 2015-02-16 | 2015-07-22 | 迈尔森电子(天津)有限公司 | Mems麦克风及其形成方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7329933B2 (en) * | 2004-10-29 | 2008-02-12 | Silicon Matrix Pte. Ltd. | Silicon microphone with softly constrained diaphragm |
JP5305304B2 (ja) * | 2008-04-07 | 2013-10-02 | 国立大学法人埼玉大学 | 機械電気変換素子、機械電気変換装置及びその製造方法 |
CN102158789B (zh) * | 2011-03-15 | 2014-03-12 | 迈尔森电子(天津)有限公司 | Mems麦克风结构及其形成方法 |
CN102156012A (zh) * | 2011-03-15 | 2011-08-17 | 迈尔森电子(天津)有限公司 | Mems压力传感器及其制作方法 |
US8461655B2 (en) * | 2011-03-31 | 2013-06-11 | Infineon Technologies Ag | Micromechanical sound transducer having a membrane support with tapered surface |
KR101379680B1 (ko) * | 2012-05-09 | 2014-04-01 | 이화여자대학교 산학협력단 | 듀얼 백플레이트를 갖는 mems 마이크로폰 및 제조방법 |
DE102012218501A1 (de) * | 2012-10-11 | 2014-04-17 | Robert Bosch Gmbh | Bauelement mit einer mikromechanischen Mikrofonstruktur |
TWI464371B (zh) * | 2012-10-22 | 2014-12-11 | Pixart Imaging Inc | 微機電裝置與製作方法 |
CN205179361U (zh) * | 2015-12-04 | 2016-04-20 | 歌尔声学股份有限公司 | Mems麦克风、环境传感器的集成结构 |
-
2017
- 2017-03-24 CN CN201710180170.6A patent/CN108632732B/zh active Active
-
2018
- 2018-03-19 US US15/925,587 patent/US10834509B2/en active Active
-
2020
- 2020-10-01 US US17/061,363 patent/US11510011B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140219062A1 (en) * | 2013-02-05 | 2014-08-07 | Butterfly Network, Inc. | Cmos ultrasonic transducers and related apparatus and methods |
CN103281661A (zh) * | 2013-05-09 | 2013-09-04 | 上海集成电路研发中心有限公司 | 一种mems麦克风结构及其制造方法 |
CN104796832A (zh) * | 2015-02-16 | 2015-07-22 | 迈尔森电子(天津)有限公司 | Mems麦克风及其形成方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109195075A (zh) * | 2018-11-29 | 2019-01-11 | 华景科技无锡有限公司 | 一种麦克风振膜及麦克风 |
CN109195075B (zh) * | 2018-11-29 | 2024-04-12 | 华景科技无锡有限公司 | 一种麦克风振膜及麦克风 |
Also Published As
Publication number | Publication date |
---|---|
US20210021938A1 (en) | 2021-01-21 |
CN108632732B (zh) | 2021-02-09 |
US20180279058A1 (en) | 2018-09-27 |
US11510011B2 (en) | 2022-11-22 |
US10834509B2 (en) | 2020-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4988759B2 (ja) | 半導体デバイスの製造法 | |
EP0537306A1 (en) | Process for forming extremely thin integrated circuit dice | |
US9269606B2 (en) | Spacer enabled active isolation for an integrated circuit device | |
JPH118295A (ja) | 半導体装置及びその製造方法 | |
CN109427666A (zh) | 半导体装置及其制造方法 | |
CN109151690A (zh) | 麦克风及其制造方法 | |
CN108632732A (zh) | 麦克风及其制造方法 | |
JPS631753B2 (zh) | ||
JP4843129B2 (ja) | 半導体装置およびその製造方法 | |
CN109155315A (zh) | 用于解决不同图案密度区域处的外延生长负载效应的方法 | |
CN106158726B (zh) | 半导体器件的制造方法 | |
KR100509811B1 (ko) | Sti 제조 방법 | |
KR100792709B1 (ko) | 반도체소자의 제조방법 | |
KR100546752B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
KR101061173B1 (ko) | 반도체 소자의 소자분리막 및 그의 형성방법 | |
KR100511900B1 (ko) | 에스오아이 기판의 제조방법 | |
KR100607762B1 (ko) | 반도체 소자의 셀로우 트렌치 분리막 형성 방법 | |
JP5674304B2 (ja) | Soiウェハの製造方法 | |
KR100333378B1 (ko) | 반도체 소자의 제조방법 | |
KR100396792B1 (ko) | 반도체소자의 격리영역 화학기계적 연마방법 | |
KR100338948B1 (ko) | 반도체 장치의 분리구조 형성방법 | |
KR100980260B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
KR20020002943A (ko) | 격리막 형성 방법 | |
KR101644266B1 (ko) | 캡 기판의 제조 방법, 이를 이용한 mems 장치의 제조 방법, 및 mems 장치 | |
JPH04123432A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |