CN108630621A - 金属保护的扇出空腔 - Google Patents

金属保护的扇出空腔 Download PDF

Info

Publication number
CN108630621A
CN108630621A CN201810228776.7A CN201810228776A CN108630621A CN 108630621 A CN108630621 A CN 108630621A CN 201810228776 A CN201810228776 A CN 201810228776A CN 108630621 A CN108630621 A CN 108630621A
Authority
CN
China
Prior art keywords
cavity
protective layer
conductive
hole
conductive interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810228776.7A
Other languages
English (en)
Inventor
A.舒克曼
A.阿卢尔
张崇
K.达马维卡塔
R.梅
李声
S.C.查瓦利
邓康
邓一康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108630621A publication Critical patent/CN108630621A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及金属保护的扇出空腔。一种金属保护的扇出空腔使得能够实现层叠封装（PoP）集成电路的组装，同时减小PoP焊料间隔和总体z高度。水平扇出导体提供管芯触点与下封装通孔之间的接触。在制造期间可以使用金属保护层来保护扇出导体，诸如在激光刮削期间提供激光停止。金属保护层材料和蚀刻溶液可以被选择成允许后续经由蚀刻去除，同时使扇出导体不受损伤。金属保护层和扇出导体材料还可以被选择成减少或消除金属保护层与扇出导体之间的金属间化合物（IMC）的形成。

Description

金属保护的扇出空腔
技术领域
本文中描述的实施例一般地涉及电子设备中的电气互连。
背景技术
一个或多个集成电路（IC）经常被实现为IC封装。在制造电子设备期间，可以将多个封装组合在层叠封装（PoP）配置中。PoP制造工艺通常包括在第一封装上将焊球布置在触点阵列上（即球栅阵列（BGA）），将第二封装置于BGA上，并且回流焊料以在两个封装之间创建电气和机械连接。可以使用具有至少一个BGA的中介层（interposer）来连接两个封装。例如，两个封装可以包括具有不同焊球间隔（例如，焊球间距）或者不同焊球排布的BGA，并且中介层可以包括用以连接到第一封装的第一BGA间距以及用以连接到第二封装的第二BGA间距。
由于对最小焊球间隔的要求（例如，对最小间距的要求），PoP架构的尺寸的减小受限于PoP互连间距的最小要求。在示例中，为了为管芯厚度提供足够的分开高度，用于PoP互连的焊球需要大于某个最小焊球尺寸。这个最小的焊球尺寸限制了可以置于一区域内的焊球的密度（例如，PoP间距）。通常，基于穿透模塑通孔（TMV）或穿透硅通孔（TSV）架构的PoP间距在焊球触点之间包括大约350μm的最小间距。焊球尺寸和封装高度也会导致最小PoP z高度。改善PoP互连间距并减小PoP z高度以允许PoP架构的尺寸的进一步减小是合期望的。
附图说明
图1是根据本发明的至少一个实施例的组装的扇出空腔PoP结构的框图。
图2A-2I是根据本发明的至少一个实施例的金属保护层组装件的框图。
图3是根据本发明的至少一个实施例的组装的扇出空腔PoP结构的框图。
图4图示出根据本发明的至少一个实施例的***级图示。
具体实施方式
本文中描述的技术提供了对面向PoP互连间距限制的技术问题的技术解决方案。当将管芯（例如，IC组件）置于（例如，嵌入在）形成于下封装基板内的空腔内时，减小PoP互连间距是可能的。可以将管芯完全或部分地置于该空腔内。这种嵌入在空腔内也降低了总体的PoP z高度。
为了能够使用PoP空腔，将下封装触点电气并机械地连接到管芯触点。然而，当管芯触点以与下封装触点不同的配置或间距进行排布时，需要附加的导体迹线。对于垂直导电的穿透模塑通孔（TMV）架构，水平扇出导体提供下封装通孔与管芯触点之间的电气接触。
以下描述和附图充分地例示了具体实施例，以使得本领域技术人员能够实践它们。其它实施例可以包含结构、逻辑、电气、工艺和其它改变。一些实施例的部分和特征可以被包括在其它实施例的部分和特征中，或者替代其它实施例的那些。权利要求中阐述的实施例涵盖那些权利要求的所有可得到的等同物。
图1是根据本发明的至少一个实施例的组装的扇出空腔结构100的框图。结构100包括基板110（例如，电介质），所述基板110包括扇出通孔120和垂直通孔125。基板110包括空腔115，并且可以将管芯130置于该空腔115内。扇出通孔120和垂直通孔125提供到基板110的底表面上的触点的迂回布线（routing）迹线（例如，导电迹线）。如图1所示，扇出通孔120提供了管芯130和在管芯130的宽度之外的下触点之间的连接，完全同时还支持标准垂直通孔连接。扇出通孔120还可以在不首先通过下层的情况下提供到上触点的垂直连接，否则穿过下层的布线将需要使用标准垂直通孔连接。基板110可以被实现为IC封装的一部分，或者可以被实现为要被置于管芯130与下封装（未示出）之间的中介层。
可以使用各种制造架构来形成基板110内的空腔115。空腔115可以通过在基板110内钻孔而形成。为了减少或消除由于钻孔对附近组件造成的损坏，可以在空腔115的周围使用禁止区，以避免钻入一个或多个附近组件中。空腔115可以通过用基板110创建并去除可去除层而形成，诸如通过在可去除层与基板110之间创建释放层。释放层的使用可能留下释放层残留物或可去除层残留物，并且可以去除该残留物以避免后续处理步骤产生问题。可以通过使用激光微调（例如，激光刮削）来去除基板110的一部分来形成空腔115。例如，可以使用激光围绕基板110的矩形部分来切割周界，并且去除该矩形部分以形成空腔115。为了暴露基板110内的通孔和其它触点，可以将金属激光停止周界布置在空腔115的底部上以确保激光微调至空腔115的期望深度。虽然可以使用金属激光停止周界来暴露空腔115的边界内的一个或多个通孔125或其它触点，但是金属激光停止周界可能横切扇出通孔120的上导电部分。金属激光停止周界的使用可能引起扇出通孔120的阻抗或其它电气特性的不合期望的改变，并且可能在扇出通孔120与另一扇出通孔之间创建不合期望的电气连接（例如，短路）。为了提供正确的深度并避免金属激光停止周界与扇出通孔之间的不期望的电气连接，可以使用金属保护层，诸如图2A-2I所示。
图2A-2I是根据本发明的至少一个实施例的金属保护层组装件200的框图。组装件200包括在基板制造期间在现有布线迹线之上的金属保护层的应用（例如，电镀）。这种金属保护层在激光刮削期间用作激光停止层。金属保护层材料组成的合适选择允许在通过激光刮削形成空腔之后蚀刻金属保护层。金属保护层的这种蚀刻留下空腔内的未受损伤的任何通孔和扇出布线迹线。可以将图2A-2I中的工艺流程无缝地整合到半加成法工艺（SAP）制造流程、改良型SAP（MSAP）制造流程或另一制造架构中。
图2A示出具有空腔布线互连220（例如，迹线、通孔）的基板210（例如，电介质）。这些布线迹线被电气连接，并且可以包括一个或多个通孔或扇出通孔。图2B示出保护层边缘230的添加。可以将保护层边缘230实现为用作后续金属保护层的边缘（例如，外周界）的图案化干膜抗蚀剂（DFR）层。
图2C示出空腔布线互连220上的和保护层边缘230内的金属保护层240的电镀。金属保护层240的材料组成被选择成包括针对空腔布线互连220内的导电材料的高蚀刻选择性。在示例中，当铜（Cu）用在空腔布线互连220中时，可以在金属保护层240中使用镍（Ni）或锡（Sn）。当暴露于化学蚀刻化合物（例如，氯化铁、过硫酸铵）时，镍和铜可以以不同的速率去除。镍的蚀刻速率大于铜的蚀刻速率，并且在一些示例中，镍显示出比铜更高的蚀刻选择性比10:1。
后续的制造工艺步骤可以基于在金属保护层240和空腔布线互连220内使用的材料来选择。例如，为了避免在铜层和锡层之间形成金属间化合物（IMC），可以在后续的制造工艺步骤中使用较低的温度，诸如在已经预先用树脂浸渍（例如，预浸渍层合）的固化层中。通过在铜层和锡层之间添加阻挡层，还可以减少或消除铜锡IMC，其中所述阻挡层材料包括类似于镍的蚀刻选择性。使用镍作为金属保护层240可以提供附加的优点，因为在镍和铜之间形成IMC所需的共晶温度大于1000℃，远高于大约220℃的预浸渍层合温度。此外，锡和镍的金属反射率的测量结果展现出大约10μm的CO2激光波长处的可比较的反射比。由于该可比较的反射比，镍或锡可以用作CO2激光刮削的有效金属保护层。
图2D示出保护层边缘230的去除，这暴露了金属保护层240以及空腔布线互连220的部分。图2E示出空腔布线互连220的一部分的去除。在示例中，这种去除包括铜籽晶蚀刻，并且允许将一个或多个导体225与空腔布线互连220的其它部分隔离。图2F示出构建附加层，其可以包括添加附加的电介质材料250以及添加附加的通孔260或其它导电结构。
图2G示出空腔270的形成，其中在附加电介质材料250的内部部分中形成空腔270。空腔270可以使用激光刮削来形成，其中金属保护层240的反射率为激光刮削的空腔270形成激光停止（例如，精确的下边界）。即使金属保护层240的一部分通过激光刮削或钻孔被无意地去除，剩余的金属保护层240也保护下层的空腔布线互连220。与通过在已去除部分的周围使用释放层来创建空腔的替代工艺形成对照，使用激光刮削去除附加电介质材料250的一部分不会在空腔壁上留下释放层。内空腔壁上的释放层的存在可以用于检测激光刮削工艺的使用以去除附加电介质材料250的一部分。
图2H示出金属保护层240的去除（例如，蚀刻），这使得下层的空腔布线互连220露出。金属保护层240的蚀刻可以导致空腔内的底切280，其中所述底切280可以用于检测该蚀刻步骤的使用。
图2I示出空腔布线互连220的一部分的蚀刻。可以使用表面粗化剂（例如，CZ蚀刻剂）、化学媒染剂或其它蚀刻剂来实行蚀刻。该蚀刻去除连接部分，并且使一个或多个垂直通孔290、扇出通孔220或其它导体电气隔离。该蚀刻工艺还可以在扇出通孔220或其它导体上留下粗化表面，并且所述粗化表面可以用于检测该蚀刻工艺的使用。类似地，空腔中延续到基板210中的扇出通孔220的存在以及激光环形防护的不存在可以用于检测图2A-2I中所示的金属保护层工艺的使用。
图3是根据本发明的至少一个实施例的组装的扇出空腔PoP结构300的框图。PoP结构300包括第一基板310，其包括下扇出通孔320。第一基板310在使用图2A-2I中所示的工艺形成的空腔内包括第一封装330。下扇出通孔320提供从第一封装330到第一基板310的底表面上的触点的迂回布线迹线（例如，导电迹线）。如图3所示，下扇出通孔330提供第一封装330与在第一封装330的宽度之外的下触点之间的连接，同时还支持标准垂直通孔连接。PoP结构300包括上扇出通孔340，其提供从第一封装330到第二基板350和第二管芯360的迂回布线迹线。第二基板350和第二管芯360形成第二封装，并且第一封装330和第二封装一起形成层叠封装（PoP）结构300。可以诸如使用图2A-2I中所示的空腔形成工艺来添加附加的管芯、封装或布线迹线。
图4图示出根据本发明的至少一个实施例的***级图示。例如，图4描绘出包括如本公开中描述的金属保护的扇出空腔装置或方法的电子设备（例如，***）的示例。包括图4以示出更高级别的设备应用的示例。在一个实施例中，该***包括但不限于台式计算机、膝上型计算机、上网本、平板、笔记本计算机、个人数字助理（PDA）、服务器、工作站、蜂窝电话、移动计算设备、智能电话、互联网器具或任何其它类型的计算设备。在一些实施例中，***400是片上***（SOC）***。
在一个实施例中，处理器410具有一个或多个处理核心412和412N，其中412N表示处理器410内部的第N个处理器核心，其中N是正整数。在一个实施例中，***400包括多个处理器，包括410和405，其中处理器405具有与处理器410的逻辑类似或相同的逻辑。在一些实施例中，处理核心412包括但不限于用以提取指令的预提取逻辑、用以解码指令的解码逻辑、用以执行指令的执行逻辑等。在一些实施例中，处理器410具有高速缓存存储器416以对用于***400的指令和/或数据进行高速缓存。高速缓存存储器416可被组织成包括一个或多个级别的高速缓存存储器416的分层结构。
在一些实施例中，处理器410包括存储器控制器414，其可操作以实行使处理器410能够访问包括易失性存储器432和/或非易失性存储器434的存储器430并与其通信的功能。在一些实施例中，处理器410与存储器430和芯片组420进行耦合。处理器410还可以耦合到无线天线478，以与被配置成发送和/或接收无线信号的任何设备进行通信。在一个实施例中，无线天线接口478根据但不限于IEEE 802.11标准及其相关家族、家庭电力线AV（HPAV）、超宽带（UWB）、蓝牙、WiMax或任何形式的无线通信协议来进行操作。
在一些实施例中，易失性存储器432包括但不限于同步动态随机存取存储器（SDRAM）、动态随机存取存储器（DRAM）、RAMBUS动态随机存取存储器（RDRAM）和/或任何其它类型的随机存取存储器设备。非易失性存储器434包括但不限于闪速存储器、相变存储器（PCM）、只读存储器（ROM）、电可擦可编程只读存储器（EEPROM）或任何其它类型的非易失性存储器设备。
存储器430存储要由处理器410执行的信息和指令。在一个实施例中，当处理器410正在执行指令时，存储器430还可以存储临时变量或其它中间信息。在所图示的实施例中，芯片组420经由点对点（PtP、P-P、P2P）接口417和422与处理器410连接。芯片组420使得处理器410能够连接到***400中的其它元件。在一些实施例中，接口417和422根据诸如英特尔®快速路径互连（QPI）等的PtP通信协议进行操作。在其它实施例中，可以使用不同的互连。
在一些实施例中，芯片组420可操作以与处理器410、405，显示设备440以及其它设备472、476、474、460、462、464、466、477等通信。芯片组420还可以耦合到无线天线478，以与被配置成发送和/或接收无线信号的任何设备通信。
芯片组420经由接口426连接到显示设备440。显示设备440可以是例如液晶显示器（LCD）、等离子显示器、阴极射线管（CRT）显示器或任何其它形式的视觉显示设备。在一些实施例中，处理器410和芯片组420被合并成单个SOC。此外，芯片组420连接到互连各种元件474、460、462、464和466的一个或多个总线450和455。总线450和455可以经由总线桥472互连在一起。在一个实施例中，芯片组420经由接口424和/或404与非易失性存储器460、（一个或多个）大容量存储设备462、键盘/鼠标464和网络接口466、智能TV 476、消费者电子产品477等耦合。
在一个实施例中，大容量存储设备462包括但不限于固态驱动器、硬盘驱动器、通用串行总线闪存驱动器或任何其它形式的计算机数据存储介质。在一个实施例中，网络接口466由任何类型的众所周知的网络接口标准来实现，包括但不限于以太网接口、通用串行总线（USB）接口、快速***设备组件互连（PCI）接口、无线接口和/或任何其它合适类型的接口。在一个实施例中，无线接口根据但不限于IEEE 802.11标准及其相关家族、家庭电力线AV（HPAV）、超宽带（UWB）、蓝牙、WiMax或任何形式的无线通信协议来进行操作。
虽然图4中所示的模块被描绘为***400内的分离的块，但是由这些块中的一些实行的功能可以被集成在单个半导体电路内或者可以使用两个或更多个分离的集成电路来实现。例如，尽管高速缓存存储器416被描绘为处理器410内的分离的块，但是高速缓存存储器416（或416的所选方面）可以并入处理器核心412中。
为了更好地例示本文中公开的方法和装置，这里提供了实施例的非限制性列表。
示例1是一种电子设备，包括：布置在基板的空腔内的半导体管芯；至少一个导电互连，其部分地暴露在所述空腔内并且部分地嵌入在所述基板内；并且其中所述空腔是通过包括以下步骤的工艺形成的：在要形成所述空腔的区域中在所述至少一个导电互连之上形成保护层；在比要形成所述空腔的所述区域更大的区域中、在所述基板之上以及在所述保护层之上形成电介质层；激光切割所述空腔直到所述保护层；以及在所述空腔内蚀刻掉所述保护层以暴露所述至少一个导电互连的一部分。
在示例2中，示例1的主题可选地包括，其中所述保护层包括金属保护层。
在示例3中，示例2的主题可选地包括，其中所述金属保护层包括镍保护层。
在示例4中，示例2-3中的任何一个或多个的主题可选地包括，其中所述金属保护层包括锡保护层。
在示例5中，示例1-4中的任何一个或多个的主题可选地包括，其中所述至少一个导电互连包括导电通孔扇出。
在示例6中，示例5的主题可选地包括，在去除所述保护层之后布置在所述至少一个导电互连上的管芯。
在示例7中，示例6的主题可选地包括，其中：所述导电通孔扇出包括下垂直通孔连接；并且所述至少一个导电互连提供所述管芯与所述下垂直通孔连接之间的下连接。
在示例8中，示例5-7中的任何一个或多个的主题可选地包括，在去除所述保护层之后布置在所述至少一个导电互连上在所述空腔内的空腔封装。
在示例9中，示例8的主题可选地包括，布置在上触点上在所述空腔封装和空腔之上的上封装。
在示例10中，示例9的主题可选地包括，其中：所述导电通孔扇出包括到所述上触点的上垂直通孔连接；并且所述至少一个导电互连通过所述上垂直通孔连接提供第一封装与所述上封装之间的上连接。
在示例11中，示例1-10中的任何一个或多个的主题可选地包括，其中所述保护层是电镀的。
在示例12中，示例1-11中的任何一个或多个的主题可选地包括，其中所述保护层被选择成包括高激光反射率以形成激光停止层下边界。
在示例13中，示例1-12中的任何一个或多个的主题可选地包括，其中所述保护层被选择成包括与所述导电互连相比的高蚀刻选择性。
在示例14中，示例13的主题可选地包括，其中所述导电互连包括铜。
在示例15中，示例14的主题可选地包括，其中所述保护层被选择成避免在所述导电互连与所述保护层之间形成金属间化合物（IMC）。
示例16是一种方法，包括：在基板内形成空腔，这包括：在要形成所述空腔的区域中在至少一个导电互连之上形成保护层，所述至少一个导电互连部分地暴露在所述空腔内并且部分地嵌入在所述基板内；在比要形成所述空腔的所述区域更大的区域中、在所述基板之上以及在所述保护层之上形成电介质层；激光切割所述空腔直到所述保护层；以及在所述空腔内蚀刻掉所述保护层以暴露所述至少一个导电互连的一部分。
在示例17中，示例16的主题可选地包括，其中所述保护层包括金属保护层。
在示例18中，示例17的主题可选地包括，其中所述金属保护层包括镍保护层。
在示例19中，示例17-18中的任何一个或多个的主题可选地包括，其中所述金属保护层包括锡保护层。
在示例20中，示例16-19中的任何一个或多个的主题可选地包括，其中所述至少一个导电互连包括导电通孔扇出。
在示例21中，示例20的主题可选地包括，在去除所述保护层之后将管芯布置在所述至少一个导电互连上。
在示例22中，示例21的主题可选地包括，其中：所述导电通孔扇出包括下垂直通孔连接；并且所述至少一个导电互连提供所述管芯与所述下垂直通孔连接之间的下连接。
在示例23中，示例20-22中的任何一个或多个的主题可选地包括，在去除所述保护层之后将空腔封装布置在所述至少一个导电互连上在所述空腔内。
在示例24中，示例23的主题可选地包括，将上封装布置在上触点上在所述空腔封装和空腔之上。
在示例25中，示例24的主题可选地包括，其中：所述导电通孔扇出包括到所述上触点的上垂直通孔连接；并且所述至少一个导电互连通过所述上垂直通孔连接提供第一封装与所述上封装之间的上连接。
在示例26中，示例16-25中的任何一个或多个的主题可选地包括，其中所述保护层是电镀的。
在示例27中，示例16-26中的任何一个或多个的主题可选地包括，其中所述保护层被选择成包括高激光反射率以形成激光停止层下边界。
在示例28中，示例16-27中的任何一个或多个的主题可选地包括，其中所述保护层被选择成包括与所述导电互连相比的高蚀刻选择性。
在示例29中，示例28的主题可选地包括，其中所述导电互连包括铜。
在示例30中，示例29的主题可选地包括，其中所述保护层被选择成避免在所述导电互连与所述保护层之间形成金属间化合物（IMC）。
示例31是包括指令的至少一种机器可读介质，所述指令在由计算***执行时引起所述计算***实行示例16-30的方法中的任何。
示例32是一种装置，其包括用于实行示例16-30的方法中的任何的部件。
示例33是至少一种机器可读存储介质，其包括多个指令，所述多个指令响应于利用计算机控制的设备的处理器电路来执行而引起所述计算机控制的设备：在基板内形成空腔，这包括：在要形成所述空腔的区域中在至少一个导电互连之上形成保护层，所述至少一个导电互连部分地暴露在所述空腔内并且部分地嵌入在所述基板内；在比要形成所述空腔的所述区域更大的区域中、在所述基板之上以及在所述保护层之上形成电介质层；激光切割所述空腔直到所述保护层；以及在所述空腔内蚀刻掉所述保护层以暴露所述至少一个导电互连的一部分。
在示例34中，示例33的主题可选地包括，其中所述保护层包括金属保护层。
在示例35中，示例34的主题可选地包括，其中所述金属保护层包括镍保护层。
在示例36中，示例34-35中的任何一个或多个的主题可选地包括，其中所述金属保护层包括锡保护层。
在示例37中，示例33-36中的任何一个或多个的主题可选地包括，其中所述至少一个导电互连包括导电通孔扇出。
在示例38中，示例37的主题可选地包括进一步引起所述计算机控制的设备在去除所述保护层之后将管芯布置在所述至少一个导电互连上的指令。
在示例39中，示例38的主题可选地包括，其中：所述导电通孔扇出包括下垂直通孔连接；并且所述至少一个导电互连提供所述管芯与所述下垂直通孔连接之间的下连接。
在示例40中，示例37-39中的任何一个或多个的主题可选地包括进一步引起所述计算机控制的设备在去除所述保护层之后将空腔封装布置在所述至少一个导电互连上在所述空腔内的指令。
在示例41中，示例40的主题可选地包括进一步引起所述计算机控制的设备将上封装布置在上触点上在所述空腔封装和空腔之上的指令。
在示例42中，示例41的主题可选地包括，其中：所述导电通孔扇出包括到所述上触点的上垂直通孔连接；并且所述至少一个导电互连通过所述上垂直通孔连接提供第一封装与所述上封装之间的上连接。
在示例43中，示例33-42中的任何一个或多个的主题可选地包括，其中所述保护层是电镀的。
在示例44中，示例33-43中的任何一个或多个的主题可选地包括，其中所述保护层被选择成包括高激光反射率以形成激光停止层下边界。
在示例45中，示例33-44中的任何一个或多个的主题可选地包括，其中所述保护层被选择成包括与所述导电互连相比的高蚀刻选择性。
在示例46中，示例45的主题可选地包括，其中所述导电互连包括铜。
在示例47中，示例46的主题可选地包括，其中所述保护层被选择成避免在所述导电互连与所述保护层之间形成金属间化合物（IMC）。
示例48是一种互连装置，包括：用于在基板内形成空腔的部件，这包括：用于在要形成所述空腔的区域中在至少一个导电互连之上形成保护层的部件，所述至少一个导电互连部分地暴露在所述空腔内并且部分地嵌入在所述基板内；用于在比要形成所述空腔的所述区域更大的区域中、在所述基板之上以及在所述保护层之上形成电介质层的部件；用于激光切割所述空腔直到所述保护层的部件；以及用于在所述空腔内蚀刻掉所述保护层以暴露所述至少一个导电互连的一部分的部件。
在示例49中，示例48的主题可选地包括，其中所述保护层包括金属保护层。
在示例50中，示例49的主题可选地包括，其中所述金属保护层包括镍保护层。
在示例51中，示例49-50中的任何一个或多个的主题可选地包括，其中所述金属保护层包括锡保护层。
在示例52中，示例48-51中的任何一个或多个的主题可选地包括，其中所述至少一个导电互连包括导电通孔扇出。
在示例53中，示例52的主题可选地包括，用于在去除所述保护层之后将管芯布置在所述至少一个导电互连上的部件。
在示例54中，示例53的主题可选地包括，其中：所述导电通孔扇出包括下垂直通孔连接；并且所述至少一个导电互连提供所述管芯与所述下垂直通孔连接之间的下连接。
在示例55中，示例53-54中的任何一个或多个的主题可选地包括，用于在去除所述保护层之后将空腔封装布置在所述至少一个导电互连上在所述空腔内的部件。
在示例56中，示例55的主题可选地包括，用于将上封装布置在上触点上在所述空腔封装和空腔之上的部件。
在示例57中，示例56的主题可选地包括，其中：所述导电通孔扇出包括到所述上触点的上垂直通孔连接；并且所述至少一个导电互连通过所述上垂直通孔连接提供第一封装与所述上封装之间的上连接。
在示例58中，示例48-57中的任何一个或多个的主题可选地包括，其中所述保护层是电镀的。
在示例59中，示例48-58中的任何一个或多个的主题可选地包括，其中所述保护层被选择成包括高激光反射率以形成激光停止层下边界。
在示例60中，示例48-59中的任何一个或多个的主题可选地包括，其中所述保护层被选择成包括与所述导电互连相比的高蚀刻选择性。
在示例61中，示例60的主题可选地包括，其中所述导电互连包括铜。
在示例62中，示例61的主题可选地包括，其中所述保护层被选择成避免在所述导电互连与所述保护层之间形成金属间化合物（IMC）。
示例63是一种电子设备，包括：布置在基板的激光切割的空腔内的半导体管芯；至少一个导电互连，其部分地暴露在所述激光切割的空腔内并且部分地嵌入在所述基板内；并且其中所述激光切割的空腔包括蚀刻的底切。
在示例64中，示例63的主题可选地包括，其中所述导电互连包括导电通孔扇出。
在示例65中，示例64的主题可选地包括，其中：所述导电通孔扇出包括嵌入在所述基板内的下垂直通孔连接；并且所述导电互连提供所述半导体管芯与所述下垂直通孔连接之间的下连接。
在示例66中，示例64-65中的任何一个或多个的主题可选地包括，布置在上触点上在所述半导体管芯和空腔之上的上封装。
在示例67中，示例66的主题可选地包括，其中：所述导电通孔扇出包括到所述上触点的上垂直通孔连接；并且所述至少一个导电互连通过所述上垂直通孔连接提供所述半导体管芯与所述上封装之间的上连接。
在示例68中，示例63-67中的任何一个或多个的主题可选地包括，其中通过去除可去除保护层来形成所述蚀刻的底切，在激光切割所述激光切割的空腔之后去除所述可去除保护层，去除所述可去除保护层使得部分地暴露所述至少一个导电互连。
在示例69中，示例68的主题可选地包括，其中所述可去除保护层是电镀在所述至少一个导电互连上的。
在示例70中，示例68-69中的任何一个或多个的主题可选地包括，其中所述可去除保护层被选择成包括高激光反射率以形成激光停止层下边界。
在示例71中，示例68-70中的任何一个或多个的主题可选地包括，其中去除所述可去除保护层包括蚀刻所述可去除保护层，蚀刻所述可去除保护层在所述激光切割的空腔内产生所述蚀刻的底切。
在示例72中，示例71的主题可选地包括，其中所述可去除保护层被选择成包括与所述导电互连相比的高蚀刻选择性。
在示例73中，示例72的主题可选地包括，其中：所述导电互连包括铜；并且所述可去除保护层被选择成包括镍。
在示例74中，示例73的主题可选地包括，其中所述可去除保护层被选择成避免在所述导电互连与所述可去除保护层之间形成金属间化合物（IMC）。
在示例75中，示例72-74中的任何一个或多个的主题可选地包括，其中：所述导电互连包括铜；并且所述可去除保护层被选择成包括锡。
示例76是一种方法，包括：在基板内激光切割空腔；在激光切割所述空腔之后蚀刻保护层，所述蚀刻要从所述基板去除所述保护层，以在所述空腔内形成蚀刻的底切，并且以将至少一个导电互连的一部分暴露在所述空腔内，其中所述至少一个导电互连部分地嵌入在所述基板内；以及将半导体管芯布置在基板的所述空腔内。
在示例77中，示例76的主题可选地包括，其中所述导电互连包括导电通孔扇出。
在示例78中，示例77的主题可选地包括，其中：所述导电通孔扇出包括嵌入在所述基板内的下垂直通孔连接；并且所述导电互连提供所述半导体管芯与所述下垂直通孔连接之间的下连接。
在示例79中，示例77-78中的任何一个或多个的主题可选地包括，将上封装布置在上触点上在所述半导体管芯和空腔之上。
在示例80中，示例79的主题可选地包括，其中：所述导电通孔扇出包括到所述上触点的上垂直通孔连接；并且所述至少一个导电互连通过所述上垂直通孔连接提供所述半导体管芯与所述上封装之间的上连接。
在示例81中，示例76-80中的任何一个或多个的主题可选地包括，在于所述基板内激光切割所述空腔之前在所述至少一个导电互连上电镀所述保护层。
在示例82中，示例76-81中的任何一个或多个的主题可选地包括，其中所述保护层被选择成包括高激光反射率以形成激光停止层下边界。
在示例83中，示例76-82中的任何一个或多个的主题可选地包括，其中所述保护层被选择成包括与所述导电互连相比的高蚀刻选择性。
在示例84中，示例83的主题可选地包括，其中：所述导电互连包括铜；并且所述保护层被选择成包括镍。
在示例85中，示例84的主题可选地包括，其中所述保护层被选择成避免在所述导电互连与所述保护层之间形成金属间化合物（IMC）。
在示例86中，示例83-85中的任何一个或多个的主题可选地包括，其中：所述导电互连包括铜；并且所述保护层被选择成包括锡。
示例87是包括指令的至少一种机器可读介质，所述指令在由计算***执行时引起所述计算***实行示例76-86的方法中的任何。
示例88是一种装置，其包括用于实行示例76-86的方法中的任何的部件。
示例89是至少一种机器可读存储介质，其包括多个指令，所述多个指令响应于利用计算机控制的设备的处理器电路来执行而引起所述计算机控制的设备：在基板内激光切割空腔；在激光切割所述空腔之后蚀刻保护层，所述蚀刻要从所述基板去除所述保护层，以在所述空腔内形成蚀刻的底切，并且以将至少一个导电互连的一部分暴露在所述空腔内，其中所述至少一个导电互连部分地嵌入在所述基板内；以及将半导体管芯布置在基板的所述空腔内。
在示例90中，示例89的主题可选地包括，其中所述导电互连包括导电通孔扇出。
在示例91中，示例90的主题可选地包括，其中：所述导电通孔扇出包括嵌入在所述基板内的下垂直通孔连接；并且所述导电互连提供所述半导体管芯与所述下垂直通孔连接之间的下连接。
在示例92中，示例90-91中的任何一个或多个的主题可选地包括，进一步引起所述计算机控制的设备将上封装布置在上触点上在所述半导体管芯和空腔之上的指令。
在示例93中，示例92的主题可选地包括，其中：所述导电通孔扇出包括到所述上触点的上垂直通孔连接；并且所述至少一个导电互连通过所述上垂直通孔连接提供所述半导体管芯与所述上封装之间的上连接。
在示例94中，示例89-93中的任何一个或多个的主题可选地包括，进一步引起所述计算机控制的设备在于所述基板内激光切割所述空腔之前在所述至少一个导电互连上电镀所述保护层的指令。
在示例95中，示例89-94中的任何一个或多个的主题可选地包括，其中所述保护层被选择成包括高激光反射率以形成激光停止层下边界。
在示例96中，示例89-95中的任何一个或多个的主题可选地包括，其中所述保护层被选择成包括与所述导电互连相比的高蚀刻选择性。
在示例97中，示例96的主题可选地包括，其中：所述导电互连包括铜；并且所述保护层被选择成包括镍。
在示例98中，示例97的主题可选地包括，其中所述保护层被选择成避免在所述导电互连与所述保护层之间形成金属间化合物（IMC）。
在示例99中，示例96-98中的任何一个或多个的主题可选地包括，其中：所述导电互连包括铜；并且所述保护层被选择成包括锡。
示例100是一种电子设备，包括：用于在基板内激光切割空腔的部件；用于在激光切割所述空腔之后蚀刻保护层的部件，所述蚀刻要从所述基板去除所述保护层，以在所述空腔内形成蚀刻的底切，并且以将至少一个导电互连的一部分暴露在所述空腔内，其中所述至少一个导电互连部分地嵌入在所述基板内；以及用于将半导体管芯布置在基板的所述空腔内的部件。
在示例101中，示例100的主题可选地包括，其中所述导电互连包括导电通孔扇出。
在示例102中，示例101的主题可选地包括，其中：所述导电通孔扇出包括嵌入在所述基板内的下垂直通孔连接；并且所述导电互连提供所述半导体管芯与所述下垂直通孔连接之间的下连接。
在示例103中，示例101-102中的任何一个或多个的主题可选地包括，用于将上封装布置在上触点上在所述半导体管芯和空腔之上的部件。
在示例104中，示例103的主题可选地包括，其中：所述导电通孔扇出包括到所述上触点的上垂直通孔连接；并且所述至少一个导电互连通过所述上垂直通孔连接提供所述半导体管芯与所述上封装之间的上连接。
在示例105中，示例100-104中的任何一个或多个的主题可选地包括，用于在于所述基板内激光切割所述空腔之前在所述至少一个导电互连上电镀所述保护层的部件。
在示例106中，示例100-105中的任何一个或多个的主题可选地包括，其中所述保护层被选择成包括高激光反射率以形成激光停止层下边界。
在示例107中，示例100-106中的任何一个或多个的主题可选地包括，其中所述保护层被选择成包括与所述导电互连相比的高蚀刻选择性。
在示例108中，示例107的主题可选地包括，其中：所述导电互连包括铜；并且所述保护层被选择成包括镍。
在示例109中，示例108的主题可选地包括，其中所述保护层被选择成避免在所述导电互连与所述保护层之间形成金属间化合物（IMC）。
在示例110中，示例107-109中的任何一个或多个的主题可选地包括，其中：所述导电互连包括铜；并且所述保护层被选择成包括锡。
示例111是一种互连装置，包括：布置在第一电介质层上的导电层，所述导电层包括导电互连；布置在所述导电互连的第一部分上的金属保护层，其中所述金属保护层未被布置在所述导电互连的第二部分上；以及布置在所述金属保护层上以及在所述导电互连的所述第二部分上的第二电介质层，其中所述第二电介质层的一部分被去除以暴露所述金属保护层；其中所述金属保护层是可去除的，以暴露所述导电互连的所述第一部分。
在示例112中，示例111的主题可选地包括，其中所述导电互连包括导电通孔扇出。
在示例113中，示例112的主题可选地包括，在去除所述金属保护层之后布置在所述导电互连的所述第一部分上的管芯。
在示例114中，示例113的主题可选地包括，其中：所述导电通孔扇出包括在所述导电互连的所述第二部分下面的下垂直通孔连接；并且所述导电互连提供所述管芯与所述下垂直通孔连接之间的下连接。
在示例115中，示例112-114中的任何一个或多个的主题可选地包括，在去除所述保护层之后布置在所述至少一个导电互连上在所述空腔内的空腔封装。
在示例116中，示例115的主题可选地包括，布置在上触点上在所述空腔封装和空腔之上的上封装。
在示例117中，示例116的主题可选地包括，其中：所述导电通孔扇出包括到所述上触点的上垂直通孔连接；并且所述至少一个导电互连通过所述上垂直通孔连接提供第一封装与第二封装之间的上连接。
在示例118中，示例111-117中的任何一个或多个的主题可选地包括，其中所述金属保护层是电镀在所述导电互连的所述第一部分上的。
在示例119中，示例111-118中的任何一个或多个的主题可选地包括，其中去除所述第二电介质层的所述部分包括激光刮削所述第二电介质层的所述部分。
在示例120中，示例119的主题可选地包括，其中所述金属保护层被选择成包括高激光反射率以形成激光停止层下边界。
在示例121中，示例111-120中的任何一个或多个的主题可选地包括，其中去除所述金属保护层包括蚀刻所述金属保护层。
在示例122中，示例121的主题可选地包括，其中所述金属保护层被选择成包括与所述导电层相比的高蚀刻选择性。
在示例123中，示例122的主题可选地包括，其中：所述导电层包括铜；并且所述金属保护层被选择成包括镍。
在示例124中，示例123的主题可选地包括，其中所述金属保护层被选择成避免在所述导电层与所述金属保护层之间形成金属间化合物（IMC）。
在示例125中，示例122-124中的任何一个或多个的主题可选地包括，其中：所述导电层包括铜；并且所述金属保护层被选择成包括锡。
在示例126中，示例111-125中的任何一个或多个的主题可选地包括，在将所述金属保护层布置在所述导电互连的所述第一部分上之前布置在所述第一电介质层上的可去除保护层边缘，所述可去除保护层边缘用以为所述金属保护层提供外周界。
在示例127中，示例126的主题可选地包括，其中在将所述金属保护层布置在所述导电互连的所述第一部分上之后去除所述可去除保护层边缘。
在示例128中，示例111-127中的任何一个或多个的主题可选地包括，所述导电层的第一导体部分，其被蚀刻以在布置所述第二电介质层之前隔离至少一个分离的导体，其中所述金属保护层未被布置在所述导电层的所述第一导体部分上。
在示例129中，示例111-128中的任何一个或多个的主题可选地包括，所述导电层的第二导体部分，其被蚀刻以在去除所述金属保护层之后隔离至少一个受保护的导体，其中所述金属保护层先前被布置在所述导电层的所述第二导体部分上。
示例130是一种方法，包括：将导电层布置在第一电介质层上，所述导电层包括导电互连；将金属保护层布置在所述导电互连的第一部分上，其中不将所述金属保护层布置在所述导电互连的第二部分上；将第二电介质层布置在所述金属保护层上以及在所述导电互连的所述第二部分上；去除所述第二电介质层的一部分以暴露所述金属保护层；以及去除所述金属保护层以暴露所述导电互连的所述第一部分。
在示例131中，示例130的主题可选地包括，其中所述导电互连包括导电通孔扇出。
在示例132中，示例131的主题可选地包括，在去除所述金属保护层之后将管芯布置在所述导电互连的所述第一部分上。
在示例133中，示例132的主题可选地包括，其中：所述导电通孔扇出包括在所述导电互连的所述第二部分下面的下垂直通孔连接；并且所述导电互连提供所述管芯与所述下垂直通孔连接之间的下连接。
在示例134中，示例131-133中的任何一个或多个的主题可选地包括，在去除所述保护层之后将空腔封装布置在所述至少一个导电互连上在所述空腔内。
在示例135中，示例134的主题可选地包括，将上封装布置在上触点上在所述空腔封装和空腔之上。
在示例136中，示例135的主题可选地包括，其中：所述导电通孔扇出包括到所述上触点的上垂直通孔连接；并且所述至少一个导电互连通过所述上垂直通孔连接提供第一封装与所述上封装之间的上连接。
在示例137中，示例130-136中的任何一个或多个的主题可选地包括，其中布置所述金属保护层包括将所述金属保护层电镀在所述导电互连的所述第一部分上。
在示例138中，示例130-137中的任何一个或多个的主题可选地包括，其中去除所述第二电介质层的所述部分包括激光刮削所述第二电介质层的所述部分。
在示例139中，示例138的主题可选地包括，其中所述金属保护层被选择成包括高激光反射率以形成激光停止层下边界。
在示例140中，示例130-139中的任何一个或多个的主题可选地包括，其中去除所述金属保护层包括蚀刻所述金属保护层。
在示例141中，示例140的主题可选地包括，其中所述金属保护层被选择成包括与所述导电层相比的高蚀刻选择性。
在示例142中，示例141的主题可选地包括，其中：所述导电层包括铜；并且所述金属保护层被选择成包括镍。
在示例143中，示例142的主题可选地包括，其中所述金属保护层被选择成避免在所述导电层与所述金属保护层之间形成金属间化合物（IMC）。
在示例144中，示例141-143中的任何一个或多个的主题可选地包括，其中：所述导电层包括铜；并且所述金属保护层被选择成包括锡。
在示例145中，示例130-144中的任何一个或多个的主题可选地包括，在将所述金属保护层布置在所述导电互连的所述第一部分上之前将可去除保护层边缘布置在所述第一电介质层上，所述可去除保护层边缘用以为所述金属保护层提供外周界。
在示例146中，示例145的主题可选地包括，在将所述金属保护层布置在所述导电互连的所述第一部分上之后去除所述可去除保护层边缘。
在示例147中，示例130-146中的任何一个或多个的主题可选地包括，蚀刻所述导电层的第一导体部分以在布置所述第二电介质层之前隔离至少一个分离的导体，其中所述金属保护层未被布置在所述导电层的所述第一导体部分上。
在示例148中，示例130-147中的任何一个或多个的主题可选地包括，蚀刻所述导电层的第二导体部分以在去除所述金属保护层之后隔离至少一个受保护的导体，其中所述金属保护层先前被布置在所述导电层的所述第二导体部分上。
示例149是包括指令的至少一种机器可读介质，所述指令在由计算***执行时引起所述计算***实行示例130-148的方法中的任何。
示例150是一种装置，其包括用于实行示例130-148的方法中的任何的部件。
示例151是至少一种机器可读存储介质，其包括多个指令，所述多个指令响应于利用计算机控制的设备的处理器电路来执行而引起所述计算机控制的设备：将导电层布置在第一电介质层上，所述导电层包括导电互连；将金属保护层布置在所述导电互连的第一部分上，其中不将所述金属保护层布置在所述导电互连的第二部分上；将第二电介质层布置在所述金属保护层上以及在所述导电互连的所述第二部分上；去除所述第二电介质层的一部分以暴露所述金属保护层；以及去除所述金属保护层以暴露所述导电互连的所述第一部分。
在示例152中，示例151的主题可选地包括，其中所述导电互连包括导电通孔扇出。
在示例153中，示例152的主题可选地包括，进一步引起所述计算机控制的设备在去除所述金属保护层之后将管芯布置在所述导电互连的所述第一部分上的指令。
在示例154中，示例153的主题可选地包括，其中：所述导电通孔扇出包括在所述导电互连的所述第二部分下面的下垂直通孔连接；并且所述导电互连提供所述管芯与所述下垂直通孔连接之间的下连接。
在示例155中，示例152-154中的任何一个或多个的主题可选地包括，进一步引起所述计算机控制的设备在去除所述保护层之后将空腔封装布置在所述至少一个导电互连上在所述空腔内的指令。
在示例156中，示例155的主题可选地包括，进一步引起所述计算机控制的设备将上封装布置在上触点上在所述空腔封装和空腔之上的指令。
在示例157中，示例156的主题可选地包括，其中：所述导电通孔扇出包括到所述上触点的上垂直通孔连接；并且所述至少一个导电互连通过所述上垂直通孔连接提供第一封装与所述上封装之间的上连接。
在示例158中，示例151-157中的任何一个或多个的主题可选地包括，进一步引起所述计算机控制的设备在所述导电互连的所述第一部分上电镀所述金属保护层的指令。
在示例159中，示例151-158中的任何一个或多个的主题可选地包括，进一步引起所述计算机控制的设备激光刮削所述第二电介质层的所述部分的指令。
在示例160中，示例159的主题可选地包括，其中所述金属保护层被选择成包括高激光反射率以形成激光停止层下边界。
在示例161中，示例151-160中的任何一个或多个的主题可选地包括，进一步引起所述计算机控制的设备蚀刻所述金属保护层的指令。
在示例162中，示例161的主题可选地包括，其中所述金属保护层被选择成包括与所述导电层相比的高蚀刻选择性。
在示例163中，示例162的主题可选地包括，其中：所述导电层包括铜；并且所述金属保护层被选择成包括镍。
在示例164中，示例163的主题可选地包括，其中所述金属保护层被选择成避免在所述导电层与所述金属保护层之间形成金属间化合物（IMC）。
在示例165中，示例162-164中的任何一个或多个的主题可选地包括，其中：所述导电层包括铜；并且所述金属保护层被选择成包括锡。
在示例166中，示例151-165中的任何一个或多个的主题可选地包括，进一步引起所述计算机控制的设备在将所述金属保护层布置在所述导电互连的所述第一部分上之前将可去除保护层边缘布置在所述第一电介质层上的指令，所述可去除保护层边缘用以为所述金属保护层提供外周界。
在示例167中，示例166的主题可选地包括，进一步引起所述计算机控制的设备在将所述金属保护层布置在所述导电互连的所述第一部分上之后去除所述可去除保护层边缘的指令。
在示例168中，示例151-167中的任何一个或多个的主题可选地包括，进一步引起所述计算机控制的设备蚀刻所述导电层的第一导体部分以在布置所述第二电介质层之前隔离至少一个分离的导体的指令，其中所述金属保护层未被布置在所述导电层的所述第一导体部分上。
在示例169中，示例151-168中的任何一个或多个的主题可选地包括，进一步引起所述计算机控制的设备蚀刻所述导电层的第二导体部分以在去除所述金属保护层之后隔离至少一个受保护的导体的指令，其中所述金属保护层先前被布置在所述导电层的所述第二导体部分上。
示例170是一种互连装置，包括：用于将导电层布置在第一电介质层上的部件，所述导电层包括导电互连；用于将金属保护层布置在所述导电互连的第一部分上的部件，其中不将所述金属保护层布置在所述导电互连的第二部分上；用于将第二电介质层布置在所述金属保护层上以及在所述导电互连的所述第二部分上的部件；用于去除所述第二电介质层的一部分以暴露所述金属保护层的部件；以及用于去除所述金属保护层以暴露所述导电互连的所述第一部分的部件。
在示例171中，示例170的主题可选地包括，其中所述导电互连包括导电通孔扇出。
在示例172中，示例171的主题可选地包括，用于在去除所述金属保护层之后将管芯布置在所述导电互连的所述第一部分上的部件。
在示例173中，示例172的主题可选地包括，其中：所述导电通孔扇出包括在所述导电互连的所述第二部分下面的下垂直通孔连接；并且所述导电互连提供所述管芯与所述下垂直通孔连接之间的下连接。
在示例174中，示例172-173中的任何一个或多个的主题可选地包括，用于在去除所述保护层之后将空腔封装布置在所述至少一个导电互连上在所述空腔内的部件。
在示例175中，示例174的主题可选地包括，用于将上封装布置在上触点上在所述空腔封装和空腔之上的部件。
在示例176中，示例175的主题可选地包括，其中：所述导电通孔扇出包括到所述上触点的上垂直通孔连接；并且所述至少一个导电互连通过所述上垂直通孔连接提供第一封装与所述上封装之间的上连接。
在示例177中，示例170-176中的任何一个或多个的主题可选地包括，其中用于布置所述金属保护层的部件包括用于将所述金属保护层电镀在所述导电互连的所述第一部分上的部件。
在示例178中，示例170-177中的任何一个或多个的主题可选地包括，其中用于去除所述第二电介质层的所述部分的部件包括用于激光刮削所述第二电介质层的所述部分的部件。
在示例179中，示例178的主题可选地包括，其中所述金属保护层被选择成包括高激光反射率以形成激光停止层下边界。
在示例180中，示例170-179中的任何一个或多个的主题可选地包括，其中用于去除所述金属保护层的部件包括用于蚀刻所述金属保护层的部件。
在示例181中，示例180的主题可选地包括，其中所述金属保护层被选择成包括与所述导电层相比的高蚀刻选择性。
在示例182中，示例181的主题可选地包括，其中：所述导电层包括铜；并且所述金属保护层被选择成包括镍。
在示例183中，示例182的主题可选地包括，其中所述金属保护层被选择成避免在所述导电层与所述金属保护层之间形成金属间化合物（IMC）。
在示例184中，示例181-183中的任何一个或多个的主题可选地包括，其中：所述导电层包括铜；并且所述金属保护层被选择成包括锡。
在示例185中，示例170-184中的任何一个或多个的主题可选地包括，用于在将所述金属保护层布置在所述导电互连的所述第一部分上之前将可去除保护层边缘布置在所述第一电介质层上的部件，所述可去除保护层边缘用以为所述金属保护层提供外周界。
在示例186中，示例185的主题可选地包括，用于在将所述金属保护层布置在所述导电互连的所述第一部分上之后去除所述可去除保护层边缘的部件。
在示例187中，示例170-186中的任何一个或多个的主题可选地包括，用于蚀刻所述导电层的第一导体部分以在布置所述第二电介质层之前隔离至少一个分离的导体的部件，其中所述金属保护层未被布置在所述导电层的所述第一导体部分上。
在示例188中，示例170-187中的任何一个或多个的主题可选地包括，用于蚀刻所述导电层的第二导体部分以在去除所述金属保护层之后隔离至少一个受保护的导体的部件，其中所述金属保护层先前被布置在所述导电层的所述第二导体部分上。
将在下面的详细描述中部分地阐述本模具、模具***及相关方法的这些和其它示例和特征。该概述旨在提供本主题的非限制性示例——其并不旨在提供排他性或穷举性解释。下面的详细描述被包括以提供关于本模具、模具***和方法的另外的信息。
以上详细描述包括对形成详细描述的部分的附图的参照。各图通过图示的方式示出其中可以实践本发明的具体实施例。这些实施例在本文中还称为“示例”。这样的示例可以包括除了所示出或描述的那些之外的元件。然而，本发明人还设想到其中仅提供所示出或描述的那些元件的示例。而且，本发明人还设想到使用所示出或描述的那些元件（或其一个或多个方面）关于特定示例（或其一个或多个方面）或关于本文示出或描述的其它示例（或其一个或多个方面）的任何组合或排列的示例。
在本文档中，使用术语“一”或“一个”，如专利文档中常见的，以包括一个或多于一个，与“至少一个”或“一个或多个”的任何其它实例或使用无关。在本文档中，术语“或”用于指代非排他性的或，使得“A或B”包括“A但非B”、“B但非A”以及“A和B”，除非另行指示。在本文档中，术语“包含”和“在其中”被用作相应术语“包括”和“其中”的简明英语等同物。而且，在随附权利要求中，术语“包含”和“包括”是开放式的，也就是说，包括除了在权利要求中的这样的术语之后列出的那些之外的要素的***、设备、制品、组成、公式或过程仍旧被视为落在该权利要求的范围内。而且，在随附权利要求中，术语“第一”、“第二”和“第三”等仅仅用作标记，并且不旨在对其对象强加数值要求。
以上描述意图是例证性而非限制性的。例如，以上描述的示例（或其一个或多个方面）可以与彼此组合地使用。可以使用其它实施例，诸如通过本领域普通技术人员在回顾以上描述时。提供摘要以遵照37 C.F.R. §1.72(b)，以允许读者快速查明本技术公开的实质。提出以下理解：其将不用于解释或限制权利要求的范围或含义。在以上具体实施方式中，各种特征可以成组在一起以流线化本公开。这不应当解释为未要求保护的公开特征对任何权利要求是必要的这一意图。而是，发明主题可以在于少于特定公开实施例的全部特征。因此，随附权利要求由此并入到具体实施方式中，其中每一个权利要求独立作为分离的实施例，并且设想到，这样的实施例可以以各种组合或排列而与彼此组合。本发明的范围应当参考随附权利要求连同这样的权利要求被授予的等同方案的完整范围来确定。

Claims (25)

1.一种电子设备，包括：
布置在基板的空腔内的半导体管芯；
至少一个导电互连，其部分地暴露在所述空腔内并且部分地嵌入在所述基板内；以及
其中所述空腔是通过包括以下步骤的工艺形成的：
在要形成所述空腔的区域中在所述至少一个导电互连之上形成保护层；
在比要形成所述空腔的所述区域更大的区域中、在所述基板之上以及在所述保护层之上形成电介质层；
激光切割所述空腔直到所述保护层；以及
在所述空腔内蚀刻掉所述保护层以暴露所述至少一个导电互连的一部分。
2.根据权利要求1所述的电子设备，其中所述保护层包括金属保护层。
3.根据权利要求1所述的电子设备，其中所述至少一个导电互连包括导电通孔扇出。
4.根据权利要求3所述的电子设备，进一步包括在去除所述保护层之后布置在所述至少一个导电互连上的管芯。
5.根据权利要求4所述的电子设备，其中：
所述导电通孔扇出包括下垂直通孔连接；并且
所述至少一个导电互连提供所述管芯与所述下垂直通孔连接之间的下连接。
6.根据权利要求3所述的电子设备，进一步包括在去除所述保护层之后布置在所述至少一个导电互连上在所述空腔内的空腔封装。
7.根据权利要求6所述的电子设备，进一步包括布置在上触点上在所述空腔封装和空腔之上的上封装。
8.根据权利要求7所述的电子设备，其中：
所述导电通孔扇出包括到所述上触点的上垂直通孔连接；并且
所述至少一个导电互连通过所述上垂直通孔连接提供第一封装与所述上封装之间的上连接。
9.一种方法，包括：
在基板内形成空腔，这包括：
在要形成所述空腔的区域中在至少一个导电互连之上形成保护层，所述至少一个导电互连部分地暴露在所述空腔内并且部分地嵌入在所述基板内；
在比要形成所述空腔的所述区域更大的区域中、在所述基板之上以及在所述保护层之上形成电介质层；
激光切割所述空腔直到所述保护层；以及
在所述空腔内蚀刻掉所述保护层以暴露所述至少一个导电互连的一部分。
10.根据权利要求9所述的方法，其中所述保护层包括金属保护层。
11.根据权利要求9所述的方法，其中所述至少一个导电互连包括导电通孔扇出。
12.根据权利要求11所述的方法，进一步包括在去除所述保护层之后将管芯布置在所述至少一个导电互连上。
13.根据权利要求12所述的方法，其中：
所述导电通孔扇出包括下垂直通孔连接；并且
所述至少一个导电互连提供所述管芯与所述下垂直通孔连接之间的下连接。
14.根据权利要求11所述的方法，进一步包括在去除所述保护层之后将空腔封装布置在所述至少一个导电互连上在所述空腔内。
15.根据权利要求14所述的方法，进一步包括将上封装布置在上触点上在所述空腔封装和空腔之上。
16.根据权利要求15所述的方法，其中：
所述导电通孔扇出包括到所述上触点的上垂直通孔连接；并且
所述至少一个导电互连通过所述上垂直通孔连接提供第一封装与所述上封装之间的上连接。
17.包括指令的至少一种机器可读介质，所述指令在由计算***执行时引起所述计算***实行根据权利要求9-16所述的方法中的任何。
18.一种互连装置，包括：
用于在基板内形成空腔的部件，这包括：
用于在要形成所述空腔的区域中在至少一个导电互连之上形成保护层的部件，所述至少一个导电互连部分地暴露在所述空腔内并且部分地嵌入在所述基板内；
用于在比要形成所述空腔的所述区域更大的区域中、在所述基板之上以及在所述保护层之上形成电介质层的部件；
用于激光切割所述空腔直到所述保护层的部件；以及
用于在所述空腔内蚀刻掉所述保护层以暴露所述至少一个导电互连的一部分的部件。
19.一种电子设备，包括：
布置在基板的激光切割的空腔内的半导体管芯；
至少一个导电互连，其部分地暴露在所述激光切割的空腔内并且部分地嵌入在所述基板内；并且
其中所述激光切割的空腔包括蚀刻的底切。
20.根据权利要求19所述的电子设备，其中所述导电互连包括导电通孔扇出。
21.根据权利要求20所述的电子设备，其中：
所述导电通孔扇出包括嵌入在所述基板内的下垂直通孔连接；并且
所述导电互连提供所述半导体管芯与所述下垂直通孔连接之间的下连接。
22.根据权利要求20所述的电子设备，进一步包括布置在上触点上在所述半导体管芯和空腔之上的上封装。
23.根据权利要求22所述的电子设备，其中：
所述导电通孔扇出包括到所述上触点的上垂直通孔连接；并且
所述至少一个导电互连通过所述上垂直通孔连接提供所述半导体管芯与所述上封装之间的上连接。
24.根据权利要求19所述的电子设备，其中通过去除可去除保护层来形成所述蚀刻的底切，在激光切割所述激光切割的空腔之后去除所述可去除保护层，去除所述可去除保护层使得部分地暴露所述至少一个导电互连。
25.根据权利要求24所述的电子设备，其中去除所述可去除保护层包括蚀刻所述可去除保护层，蚀刻所述可去除保护层在所述激光切割的空腔内产生所述蚀刻的底切。
CN201810228776.7A 2017-03-20 2018-03-20 金属保护的扇出空腔 Pending CN108630621A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/463,523 US9953959B1 (en) 2017-03-20 2017-03-20 Metal protected fan-out cavity
US15/463523 2017-03-20

Publications (1)

Publication Number Publication Date
CN108630621A true CN108630621A (zh) 2018-10-09

Family

ID=61952318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810228776.7A Pending CN108630621A (zh) 2017-03-20 2018-03-20 金属保护的扇出空腔

Country Status (2)

Country Link
US (1) US9953959B1 (zh)
CN (1) CN108630621A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113960715A (zh) * 2021-12-23 2022-01-21 杭州光智元科技有限公司 封装结构的制作方法及封装结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190287872A1 (en) * 2018-03-19 2019-09-19 Intel Corporation Multi-use package architecture
KR102540829B1 (ko) 2018-10-05 2023-06-08 삼성전자주식회사 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
KR102568705B1 (ko) 2018-10-05 2023-08-22 삼성전자주식회사 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789383A (zh) * 2009-01-23 2010-07-28 欣兴电子股份有限公司 具有凹穴结构的封装基板的制作方法
CN102487578A (zh) * 2010-12-03 2012-06-06 欣兴电子股份有限公司 线路板及其制作方法
US20130337648A1 (en) * 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
CN105321915A (zh) * 2014-08-01 2016-02-10 三星电机株式会社 嵌入式板及其制造方法
CN105470144A (zh) * 2014-09-09 2016-04-06 欣兴电子股份有限公司 无核心层封装基板与其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958389A (zh) * 2010-07-30 2011-01-26 晶科电子（广州）有限公司 一种硅基板集成有功能电路的led表面贴装结构及其封装方法
US8810024B2 (en) * 2012-03-23 2014-08-19 Stats Chippac Ltd. Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789383A (zh) * 2009-01-23 2010-07-28 欣兴电子股份有限公司 具有凹穴结构的封装基板的制作方法
CN102487578A (zh) * 2010-12-03 2012-06-06 欣兴电子股份有限公司 线路板及其制作方法
US20130337648A1 (en) * 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
CN105321915A (zh) * 2014-08-01 2016-02-10 三星电机株式会社 嵌入式板及其制造方法
CN105470144A (zh) * 2014-09-09 2016-04-06 欣兴电子股份有限公司 无核心层封装基板与其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113960715A (zh) * 2021-12-23 2022-01-21 杭州光智元科技有限公司 封装结构的制作方法及封装结构

Also Published As

Publication number Publication date
US9953959B1 (en) 2018-04-24

Similar Documents

Publication Publication Date Title
CN108630621A (zh) 金属保护的扇出空腔
KR101907733B1 (ko) 적층 상호접속 구조들을 구비한 브리지 상호접속부
CN107636813B (zh) 具有高密度管芯至管芯连接的半导体封装及其制造方法
EP3503171A1 (en) Embedded multi-die interconnect bridge packages with lithotgraphically formed bump pitches and methods of assembling same
US9147638B2 (en) Interconnect structures for embedded bridge
EP3063790B1 (en) Embedded bridge structure in a substrate
EP3058586B1 (en) Integrated circuit package substrate
US10448508B2 (en) Printed circuit board and semiconductor package including the same
US20150333004A1 (en) Substrate and method of forming the same
US11205626B2 (en) Coreless organic packages with embedded die and magnetic inductor structures
CN111095549A (zh) 容纳具有不同厚度的嵌入式管芯的贴片
US11676910B2 (en) Embedded reference layers for semiconductor package substrates
US11296042B2 (en) Triode packaging method and triode
CN103985647A (zh) 一种制备铜柱凸点的方法
CN105830213A (zh) 包括凸块区域中的改善型通孔焊盘放置的基板
US9565763B2 (en) Printed circuit boards having supporting patterns and method of fabricating the same
US10672859B2 (en) Embedded magnetic inductor
US20160183371A1 (en) Microvia structure of flexible circuit board and manufacturing method thereof
US10971492B2 (en) Package-embedded thin-film capacitors, package-integral magnetic inductors, and methods of assembling same
US20200168473A1 (en) Semiconductor packages and methods of fabricating the same
US11682614B2 (en) Semiconductor package and package substrate including vent hole
CN109196639A (zh) 平坦集成电路封装互连
JP2013106029A (ja) プリント回路基板及びプリント回路基板の製造方法
KR20120007379A (ko) 반도체 패키지 기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181009