CN108599760A - 一种时钟相位检测*** - Google Patents
一种时钟相位检测*** Download PDFInfo
- Publication number
- CN108599760A CN108599760A CN201810730399.7A CN201810730399A CN108599760A CN 108599760 A CN108599760 A CN 108599760A CN 201810730399 A CN201810730399 A CN 201810730399A CN 108599760 A CN108599760 A CN 108599760A
- Authority
- CN
- China
- Prior art keywords
- sampling unit
- clock signal
- phase
- sample
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 133
- 238000001914 filtration Methods 0.000 claims description 5
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 13
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 13
- 238000000034 method Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000009123 feedback regulation Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本申请提供一种时钟相位检测***，包括用于接收第一时钟信号，对第一时钟信号进行采样的第一采样单元、用于接收第二时钟信号，对第二时钟信号进行采样的第二采样单元、同时与第一采样单元和第二采样单元连接，用于依据第一采样单元发送的第一采样信息和第二采样单元发送的第二采样信息，得到第一时钟信号与第二时钟信号的相位差的鉴相器、分别与鉴相器、第一采样单元、第二采样单元连接，用于依据鉴相器输出的相位差，发送第三时钟信号至第一采样单元和第二采样单元，以使得第一采样单元和第二采样单元将所述第三时钟信号的频率作为采样频率进行工作的采样控制单元。本申请能够获得高精度的时钟相位差数值。
Description
技术领域
本申请涉及相位检测技术领域，尤其涉及一种时钟相位检测***。
背景技术
相位检测器用于检测两个信号之间的相位差。在时钟信号处理中，相位检测起到了重要的作用，并已经广泛运用到了通信、锁相回路之中。
目前的相位检测器如图1所示，由第一锁存器10和控制电路20组成。其中控制电路20包括控制逻辑21和第二锁存器22。
在具体应用过程中，响应于第一输入信号S1和第二输入信号S2之间的相位差Φ，第一锁存器10生成第一输出信号P1和第二输出信号P2。其中，第一输出信号P1和第二输出信号P2中均包含有相位差Φ的第一相位信息Φ1和第二相位信息Φ2。进一步，控制逻辑21从第一输出信号P1中滤除掉第二相位信息Φ2以及从第二输出信号P2中滤除掉第二相位信息Φ2，生成第一过滤信号q1和第二过滤信号q2。第二锁存器22依据该第一过滤信号q1和第二过滤信号q2生成相位指示信号PD。
可见，现有的相位检测器是首先利用第一锁存器10得到两个输入信号的相位信息，进而通过控制逻辑21对两个输出信号分别进行过滤后，再由第二锁存器22进行相位比较。
对于现有的相位检测器，本申请的申请人发现，虽然现有的相位检测器能够实现相位检测，但其仅仅能够提供相位领先/落后的结果，而无法给出高精度的相位差数值。因此，如何获得高精度的时钟相位差数值是当前急需解决的一个技术问题。
发明内容
有鉴于此，本申请提供一种时钟相位检测***，能够获得高精度的时钟相位差数值。技术方案如下：
本申请提供一种时钟相位检测***，包括：
用于接收第一时钟信号，对所述第一时钟信号进行采样的第一采样单元；
用于接收第二时钟信号，对所述第二时钟信号进行采样的第二采样单元；
同时与所述第一采样单元和所述第二采样单元连接，用于依据所述第一采样单元发送的第一采样信息和所述第二采样单元发送的第二采样信息，得到所述第一时钟信号与所述第二时钟信号的相位差的鉴相器；
分别与所述鉴相器、所述第一采样单元、所述第二采样单元连接，用于依据所述鉴相器输出的相位差，发送第三时钟信号至所述第一采样单元和所述第二采样单元，以使得所述第一采样单元和所述第二采样单元将所述第三时钟信号的频率作为采样频率进行采样的采样控制单元。
可选地，所述***还包括：
位于所述第一采样单元与所述鉴相器之间的第一采样处理单元；
位于所述第二采样单元与所述鉴相器之间的第二采样处理单元。
可选地，所述第一采样处理单元和第二采样处理单元均包括：
用于过滤偏差信号的第一处理器；和/或，
用于基于平均算法得到所述第一采样信息或所述第二采样信息的第二处理器。
可选地，所述鉴相器包括数字鉴相器。
可选地，当所述第一时钟信号与所述第二时钟信号的相位差为N时，所述采样控制单元调整所述第三时钟信号的频率，以使得所述第一时钟信号和所述第二时钟信号的相位差由N变为N+1或N-1，N为正数。
本申请提供的时钟相位检测***包括第一采样单元、第二采样单元、鉴相器和采样控制单元。在本申请应用过程中，鉴相器依据第一采样单元发送的第一采样信息和第二采样单元发送的第二采样信息，得到第一时钟信号与第二时钟信号的相位差，进一步采样控制单元基于鉴相器输出的相位差，发送第三时钟信号至第一采样单元和第二采样单元，使得第一采样单元和第二采样单元将所述第三时钟信号的频率作为采样频率进行工作，本申请利用鉴相器能够得到准确的相位差值，且进一步利用采样控制单元实现了基于相位差的反馈调节，形成了一条反馈回路，进一步保证了鉴相器输出的相位差值的准确性。本申请提供的时钟相位检测***能够获得高精度的时钟相位差数值。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中相位检测器的结构示意图；
图2为本申请提供的一种时钟相位检测***的结构示意图；
图3为本申请提供的另一种时钟相位检测***的结构示意图；
图4为本申请中采样处理单元的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图2所示，本申请提供的时钟相位检测***包括：第一采样单元100、第二采样单元200、鉴相器300和采样控制单元400。其中，第一采样单元100、第二采样单元200分别与鉴相器300连接，鉴相器300与采样控制单元400连接，采样控制单元400又分别与第一采样单元100和第二采样单元200连接。
具体在本申请中，第一采样单元100用于接收第一时钟信号Clk1，对所述第一时钟信号Clk1进行采样得到第一采样信息P1。第二采样单元200用于接收第二时钟信号Clk2，对所述第二时钟信号Clk2进行采样得到第二采样信息P2。
本申请中，第一采样信息P1包括第一时钟信号Clk1的相位信息、频率信息、幅值信息等，第二采样信息P2可以包括第二时钟信号Clk2的相位信息、频率信息、幅值信息等。本申请优选地第一采样信息P1包括第一时钟信号Clk1的相位信息、第二采样信息P2包括第二时钟信号Clk2的相位信息。
鉴相器300同时与第一采样单元100和第二采样单元200连接，用于接收第一采样单元100发送的第一采样信息P1和第二采样单元200发送的第二采样信息P2。鉴相器300基于接收到的第一采样信息P1、第二采样信息P2，能够得到第一时钟信号Clk1与第二时钟信号Clk2的相位差F0，进而鉴相器300将得到的相位差F0继续发送至采样控制单元400。
本申请中的采样控制单元400同时与第一采样单元100和第二采样单元200连接，会依据接收到的鉴相器300输出的相位差F0，得到一个第三时钟信号Sample_clk，进而采样控制单元400将该第三时钟信号Sample_clk分别发送至第一采样单元100和第二采样单元200。第一采样单元100和第二采样单元200接收到该第三时钟信号Sample_clk后，会将该第三时钟信号Sample_clk的频率作为采样频率，并以所述采样频率继续执行采样工作。
本申请实施例中，第三时钟信号Sample_clk的频率是已知的。采样控制单元400能够根据鉴相器300输出的相位差F0以及第一时钟信号Clk1和第二时钟信号Clk2的频率得知第一时钟信号Clk1和第二时钟信号Clk2的上升沿的位置(即相位差)相距多少个第三时钟信号Sample_clk的时钟周期，假设相距N个时钟周期，N为正数，由此采样控制单元400可以根据参数N调整第三时钟信号Sample_clk的频率，例如调整后的时钟信号Sample_clk的频率相比调整前的时钟信号Sample_clk的频率增大(或减小)了，使得第一时钟信号Clk1和第二时钟信号Clk2的相位差由N变为N+1(或N-1)，则当N到N+1(N-1)变换时对应的第三时钟信号sample_clk周期数就是准确的相位差。
本申请将第三时钟信号Sample_clk发送至第一采样单元100和第二采样单元200后，第一采样单元100和第二采样单元200继续以该第三时钟信号Sample_clk的频率作为采样频率进行采样工作，实现了对第一采样单元100和第二采样单元200的采样频率的灵活调整，从而保证了鉴相器300输出的相位差F0的准确性。
本申请提供的时钟相位检测***包括第一采样单元100、第二采样单元200、鉴相器300和采样控制单元400。在本申请应用过程中，鉴相器300依据第一采样单元100发送的第一采样信息P1和第二采样单元200发送的第二采样信息P2，得到第一时钟信号Clk1与第二时钟信号Clk2的相位差F0，进一步采样控制单元400基于鉴相器300输出的相位差F0，发送第三时钟信号Sample_clk至第一采样单元100和第二采样单元200，使得第一采样单元100和第二采样单元200将所述第三时钟控制信号Sample_clk的频率作为采样频率进行采样工作，本申请利用鉴相器300能够得到准确的相位差值，且进一步利用采样控制单元400实现了基于相位差的反馈调节，形成了一条反馈回路，进一步保证了鉴相器300输出的相位差值的准确性。本申请提供的时钟相位检测***能够获得高精度的时钟相位差数值。
基于前文本申请实施例提供的时钟相位检测***，如图3所示，本申请还提供了另一种时钟相位检测***。在前述实施例提供的时钟相位检测***的结构上，还包括一位于第一采样单元100与鉴相器300之间的第一采样处理单元500，和，位于第二采样单元200与鉴相器300之间的第二采样处理单元600。
具体地，第一采样单元100与第一采样处理单元500连接，第一采样处理单元500与鉴相器300连接。第二采样单元200与第二采样处理单元600连接，第二采样处理单元600与鉴相器300连接。
具体在本申请中，第一采样单元100用于接收第一时钟信号Clk1，对所述第一时钟信号Clk1进行采样得到第一采样信息P1。第二采样单元200用于接收第二时钟信号Clk2，对所述第二时钟信号Clk2进行采样得到第二采样信息P2。
进一步，第一采样单元100将得到的第一采样信息P1发送至第一采样处理单元500，第二采样单元200将得到的第二采样信息P2发送至第二采样处理单元600。
第一采样处理单元500采用预设方法对第一采样信息P1进行处理后得到第三采样信息P1’，并将该第三采样信息P1’发送至鉴相器300。第二采样处理单元600采用预设方法对第二采样信息P2进行处理后得到第四采样信息P2’，并将该第四采样信息P2’发送至鉴相器300。
具体地如图4所示，本申请中的第一采样处理单元500和第二采样处理单元600均可以包括：第一处理器710和/或第二处理器720。为了便于描述，本申请以第一采样处理单元500和第二采样处理单元600均包括：第一处理器710和第二处理器720为例进行描述。
具体地，第一处理器710用于过滤偏差信号。本申请中第一处理器710可以具体为过滤器等具有相同功能的器件，本申请对此不做限定。
位于第一采样处理单元500中的第二处理器720可以基于平均算法得到所述第三采样信息P1’，位于第二采样处理单元600中的第二处理器720可以基于平均算法得到所述第四采样信息P2’。其中平均算法例如包括，对于接收到的多个采样信息，去除其中的最大值和最小值，求得剩余的多个采样信息的平均值。本申请对于平均算法的具体实现方法不做限定。
鉴相器300接收到第一采样处理单元500发送的第三采样信息P1’和第二采样处理单元600发送的第四采样信息P2’后，基于第三采样信息P1’和第四采样信息P2’，得到第一时钟信号Clk1与第二时钟信号Clk2的相位差F0’，进而鉴相器300将得到的相位差F0’继续发送至采样控制单元400。
采样控制单元400同时与第一采样单元100和第二采样单元200连接，会依据接收到的鉴相器300输出的相位差F0’，得到第三时钟信号Sample_clk’，进而采样控制单元400将该第三时钟信号Sample_clk’分别发送至第一采样单元100和第二采样单元200，从而使得第一采样单元100和第二采样单元200将所述第三时钟信号Sample_clk’的频率作为采样频率继续进行采样工作。
本申请提供的时钟相位检测***包括第一采样单元100、第二采样单元200、鉴相器300、采样控制单元400、第一采样处理单元500和第二采样处理单元600。在本申请应用过程中，首先由第一采样处理单元500对第一采样单元100发送的第一采样信息P1采用预设方法处理后得到第三采样信息P1’，由第二采样处理单元600对第二采样单元200发送的第二采样信息P2采用预设方法进行处理后得到第四采样信息P2’，保证了相位信息的准确性。进而鉴相器300依据第三采样信息P1’和第四采样信息P2’，得到第一时钟信号Clk1与第二时钟信号Clk2的相位差F0’，进一步采样控制单元400基于鉴相器300输出的相位差F0’，发送第三时钟信号Sample_clk’至第一采样单元100和第二采样单元200，使得第一采样单元100和第二采样单元200将所述第三时钟信号Sample_clk的频率作为采样频率进行采样工作，本申请利用第一采样处理单元500和第二采样处理单元600初步对第一采样信息P1和第二采样信息P2进行处理，保证了相位信息的准确性，进一步利用鉴相器300能够得到更为准确的相位差值，且进一步利用采样控制单元400实现了基于相位差的反馈调节，形成了一条反馈回路，进一步保证了鉴相器300输出的相位差值的准确性。本申请提供的时钟相位检测***能够获得高精度的时钟相位差数值。
在本申请上述实施例中，鉴相器300优选为数字鉴相器。
以上对本申请所提供的一种时钟相位检测***进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (5)
1.一种时钟相位检测***，其特征在于，包括：
用于接收第一时钟信号，对所述第一时钟信号进行采样的第一采样单元；
用于接收第二时钟信号，对所述第二时钟信号进行采样的第二采样单元；
同时与所述第一采样单元和所述第二采样单元连接，用于依据所述第一采样单元发送的第一采样信息和所述第二采样单元发送的第二采样信息，得到所述第一时钟信号与所述第二时钟信号的相位差的鉴相器；
分别与所述鉴相器、所述第一采样单元、所述第二采样单元连接，用于依据所述鉴相器输出的相位差，发送第三时钟信号至所述第一采样单元和所述第二采样单元，以使得所述第一采样单元和所述第二采样单元将所述第三时钟信号的频率作为采样频率进行采样的采样控制单元。
2.根据权利要求1所述的***，其特征在于，所述***还包括：
位于所述第一采样单元与所述鉴相器之间的第一采样处理单元；
位于所述第二采样单元与所述鉴相器之间的第二采样处理单元。
3.根据权利要求2所述的***，其特征在于，所述第一采样处理单元和第二采样处理单元均包括：
用于过滤偏差信号的第一处理器；和/或，
用于基于平均算法得到所述第一采样信息或所述第二采样信息的第二处理器。
4.根据权利要求1-3任一项所述的***，其特征在于，所述鉴相器包括数字鉴相器。
5.根据权利要求1所述的***，其特征在于，当所述第一时钟信号与所述第二时钟信号的相位差为N时，所述采样控制单元调整所述第三时钟信号的频率，以使得所述第一时钟信号和所述第二时钟信号的相位差由N变为N+1或N-1，N为正数。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810730399.7A CN108599760A (zh) | 2018-07-05 | 2018-07-05 | 一种时钟相位检测*** |
| US16/448,627 US10771067B2 (en) | 2018-06-21 | 2019-06-21 | System and method for hitless clock switching |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810730399.7A CN108599760A (zh) | 2018-07-05 | 2018-07-05 | 一种时钟相位检测*** |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108599760A true CN108599760A (zh) | 2018-09-28 |
Family
ID=63614976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810730399.7A Pending CN108599760A (zh) | 2018-06-21 | 2018-07-05 | 一种时钟相位检测*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108599760A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112202518A (zh) * | 2019-07-08 | 2021-01-08 | 中兴通讯股份有限公司 | 时钟信号的相位检测方法、装置及通信设备 |
| WO2021233203A1 (zh) * | 2020-05-20 | 2021-11-25 | 中兴通讯股份有限公司 | 相位检测方法及其装置、设备 |
| US11785559B2 (en) | 2019-01-28 | 2023-10-10 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Antenna control method and system and electronic device |
-
2018
- 2018-07-05 CN CN201810730399.7A patent/CN108599760A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11785559B2 (en) | 2019-01-28 | 2023-10-10 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Antenna control method and system and electronic device |
| CN112202518A (zh) * | 2019-07-08 | 2021-01-08 | 中兴通讯股份有限公司 | 时钟信号的相位检测方法、装置及通信设备 |
| CN112202518B (zh) * | 2019-07-08 | 2023-11-17 | 中兴通讯股份有限公司 | 时钟信号的相位检测方法、装置及通信设备 |
| WO2021233203A1 (zh) * | 2020-05-20 | 2021-11-25 | 中兴通讯股份有限公司 | 相位检测方法及其装置、设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108599760A (zh) | 一种时钟相位检测*** | |
| TWI474701B (zh) | 時脈回復電路及並列輸出電路 | |
| US10700903B2 (en) | Circuit structure for efficiently demodulating FSK signal in wireless charging device | |
| US8803835B2 (en) | Touch screen device | |
| CN110708061B (zh) | 一种全数字亚采样锁相环及其频率范围锁定方法 | |
| CN107306178A (zh) | 时脉数据回复装置与方法 | |
| US20230216346A1 (en) | Zero-crossing amplitude shift keying demodulation | |
| CN102707083B (zh) | 一种电机速度计算方法 | |
| KR20200069201A (ko) | 신속하게 안정화하는 직교 위상 검출 및 정정을 제공하는 시스템 및 방법 | |
| CN107112985A (zh) | 一种用于检测信号丢失的***和方法 | |
| CN208337544U (zh) | 一种时钟相位检测*** | |
| CN103326716B (zh) | 一种时钟同步*** | |
| US20120038398A1 (en) | Methods and apparatuses for clock domain crossing | |
| CN108008676B (zh) | 一种多处理单元继电保护***及其同步方法 | |
| US9160518B1 (en) | Half-rate clock-data recovery circuit and method thereof | |
| EP3274729B1 (en) | System and method for ripple-free ac power determination | |
| EP4227758A1 (en) | Low overhead mesochronous digital interface | |
| CN110351066B (zh) | 时钟相位恢复装置、方法和芯片 | |
| CN102055469B (zh) | 鉴相器及锁相环电路 | |
| EP2663017A2 (en) | Method for synchronizing sampling to sinusoidal inputs | |
| WO2016064535A1 (en) | Signal sampling timing drift compensation | |
| CN106059975B (zh) | 一种新的抑制载波同步的方法及costas环 | |
| CN113541915B (zh) | 一种宽动态范围的快速时钟恢复实现方法及装置 | |
| CN106597495B (zh) | 一种基于悲观计数器的卫星导航环路参数限幅器设置装置 | |
| WO2009038906A1 (en) | Phase-frequency detector with high jitter tolerance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |