CN108595748B - 一种反熔丝fpga可编程逻辑阵列的三维拓扑结构 - Google Patents

一种反熔丝fpga可编程逻辑阵列的三维拓扑结构 Download PDF

Info

Publication number
CN108595748B
CN108595748B CN201810193681.6A CN201810193681A CN108595748B CN 108595748 B CN108595748 B CN 108595748B CN 201810193681 A CN201810193681 A CN 201810193681A CN 108595748 B CN108595748 B CN 108595748B
Authority
CN
China
Prior art keywords
programmable logic
wiring
dimensional
logic modules
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810193681.6A
Other languages
English (en)
Other versions
CN108595748A (zh
Inventor
杜涛
许百川
李威
刘诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810193681.6A priority Critical patent/CN108595748B/zh
Publication of CN108595748A publication Critical patent/CN108595748A/zh
Application granted granted Critical
Publication of CN108595748B publication Critical patent/CN108595748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明设计一种可应用于反熔丝FPGA可编程逻辑阵列的新型三维拓扑结构。相比常规二维反熔丝FPGA的可编程逻辑阵列，该结构具有容量大、性能高等优势。本发明首先利用两种可编程逻辑模块完成了从可编程逻辑行到可编程逻辑层，再到可编程逻辑阵列的搭建，构造了一种三维的可编程逻辑模块排列结构。为该结构设计多种布线通道，并对布线通道设置不同的布线方式，同时对相邻及相距较远的的可编程逻辑模块间使用的不同的互联策略，从而完成了可编程逻辑阵列的互联。最终得到的三维拓扑结构具有空间三维性、布线资源丰富、布线方式灵活、可编程逻辑模块间互联方便、整体结构在各方向可扩展的特点，应用本发明，可设计出大容量、高性能的反熔丝FPGA。

Description

一种反熔丝FPGA可编程逻辑阵列的三维拓扑结构
技术领域
本发明属于集成电路领域，设计一种可应用于反熔丝FPGA可编程逻辑阵列的新型三维拓扑结构。
背景技术
FPGA作为一种典型的可编程逻辑器件，主要分为反熔丝型FPGA、SRAM型FPGA、EEPROM/FLASH型FPGA等。其中，反熔丝FPGA是一种利用反熔丝技术实现可编程的FPGA，它具有非易失性、一次可编程、抗辐射和高可靠等优点。典型的反熔丝FPGA的可编程逻辑模块通常分为可编程组合逻辑模块(以下简称PCM)和可编程时序逻辑模块(以下简称PSM)。
传统FPGA的可编程逻辑阵列以二维平面结构分布，随着FPGA的规模越来越大，标准二维结构的FPGA芯片面积也越来越大，面积过大往往造成芯片成品率低、性能下降，甚至超出封装管壳尺寸而无法实现封装。FPGA的容量、性能与芯片面积之间的矛盾越来越显著。对于反熔丝FPGA而言，这种矛盾更为突出。二维结构的大容量FPGA的可编程逻辑阵列在平面上的延伸，导致布线路径越来越长，由于反熔丝单元本身具有明显的寄生电阻和寄生电容，故反熔丝FPGA的性能受到负面影响的程度比其它类型无明显寄生效应FPGA的性能受负面影响的程度更突出。此外，反熔丝需要高压编程，耐高压的特性决定了反熔丝单元本身及编程电路中的高压器件尺寸不宜太小，其随工艺改进而按比例缩小的程度也就有限。在有限面积的二维平面内，反熔丝FPGA比以SRAM结构为代表的其它类型FPGA在容量扩充方面受限更明显。因此，要实现大容量、高性能的反熔丝FPGA，在架构上创新显得尤为重要。
随着电子信息技术的飞速发展，***的复杂度越来越高，电路的规模越来越大，***对性能的要求也越来越高，为了适应***需求的不断提升，三维集成电路应运而生并得到了迅猛发展，以多芯片封装集成为代表的三维封装技术日趋广泛和成熟，以单芯片为载体的片内高密度三维电路集成技术也备受关注并获得了较好的发展。
基于三维集成技术，对反熔丝FPGA进行架构创新，构建三维反熔丝FPGA是解决大容量、高性能反熔丝FPGA设计瓶颈问题的有效解决方案。首先，将反熔丝FPGA由二维扩展到三维，便可在有限的面积内纵向发展，从而破解容量限制，增大反熔丝FPGA设计的规模；其次，三维反熔丝FPGA的可编程逻辑模块更加紧凑，在三维空间上布线资源更加丰富，逻辑模块间的互联更加便捷灵活，实际应用的互联线布线长度因三维化分布而变相缩短，故相比传统二维结构FPGA，其在速度性能上能得到显著提升。
目前已有的集成电路三维集成技术主要分为多芯片片间三维化封装集成和单芯片片内三维化电路集成两类。如果三维反熔丝FPGA采用多芯片片间三维化封装集成，则芯片间是基于芯片管脚进行连接，位于不同芯片内的可编程逻辑模块间需要经过I/O电路和芯片管脚桥接建立互联，而桥接性互联会带来额外的寄生效应，因此该技术虽能有效提高FPGA的规模，但并不能显著提升FPGA的性能。如果三维反熔丝FPGA采用单芯片片内三维化电路集成，则可编程逻辑模块间无需经过片间桥接而在片内直接互联，从而在提升FPGA规模的同时能有效确保FPGA性能的充分提升。多芯片片间三维化封装集成仅侧重于简单扩容，而单芯片片内三维化电路集成涉及本质性的架构创新，兼顾了扩容和性能提升。
本发明在以上分析的背景下提出了一种可应用于反熔丝FPGA可编程逻辑阵列的新型三维拓扑结构，该结构布线资源丰富，布线方式灵活多变。此外，由于该结构采用的是电路层面的三维集成，而不是封装层面的三维集成，因此其对于反熔丝FPGA在规模和性能上的提升效果更为显著。本发明可应用于设计大容量、高性能的反熔丝FPGA。
发明内容
本发明设计一种应用于反熔丝FPGA可编程逻辑阵列的新型三维拓扑结构，与常规二维FPGA相比，三维反熔丝FPGA具有容量大、性能高等多种优势。
本发明的技术方案是采用多个PCM和PSM构造一个三维排列结构，为该结构设计多种布线通道，并在相邻可编程逻辑模块和距离较远的可编程逻辑模块间通过不同的互联方案使各个模块实现互联，从而得到最终的拓扑结构。本发明所提出的结构保证了可编程逻辑模块间布线资源丰富、布线方式多样，并大大提高了反熔丝FPGA的速度，扩大了反熔丝FPGA的规模。
以上所述拓扑结构至少包括可编程逻辑模块的三维排列结构以及可编程逻辑模块之间的布线通道以及布线方案。其特征在于有以下步骤：
1)利用可编程组合逻辑模块和可编程时序逻辑模块在空间的三维排列形成一种可编程逻辑模块的多层三维排列结构；
2)对于可编程逻辑模块的多层三维排列结构，在层内和层间的相邻可编程逻辑模块间设置多种布线通道；
3)通过不同的布线方式，实现相邻的可编程逻辑模块间的互联，对于距离较远的可编程逻辑模块，通过半长线和长线实现互联。
对于可编程逻辑模块的多层三维排列结构，其在x、y、z各方向均可扩展。该结构最简单的应用是在z方向仅有两层的结构，对于芯片规模要求更大的设计可采用在z方向具有3层或更多层的结构。
一个可编程逻辑模块和所有与其相邻的其它可编程逻辑模块之间均可根据实际需求选择是否设置布线通道；布线通道具有四种类型：轴向布线通道、层内对角线布线通道、层间平面对角线布线通道以及层间空间对角线布线通道；相邻可编程逻辑模块间的布线通道具有饱和型短线布线和简易型短线布线两种方式，每个布线通道可采用任意一种布线方式，以保证布线资源的丰富和布线方式的灵活。
该结构在实际制造中应当采取单芯片片内三维化电路集成的方式进行制造，而不是采取多芯片片间三维化封装集成的方式制造。
该结构并不局限应用于反熔丝FPGA的三维化设计，还可应用于SRAM型FPGA和EEPROM/FLASH型FPGA的三维化设计。
附图说明
图1是本发明中可编程逻辑模块的多层三维排列结构。
图2是本发明的完整布线通道三维分布示意图。
图3是本发明中一个可编程逻辑模块与其邻近可编程逻辑模块间的布线通道三维分布示意图。
图4是已有典型二维FPGA的布线通道分布示意图。
图5是本发明的轴向布线通道三维分布示意图。
图6是本发明的层内对角线完整布线通道分布示意图。
图7是本发明的层内对角线布线通道类型1。
图8是本发明的层内对角线布线通道类型2。
图9是本发明的xz平面的层间平面对角线完整布线通道三维分布示意图。
图10是本发明的xz平面的层间平面对角线布线通道类型1。
图11是本发明的xz平面的层间平面对角线布线通道类型2。
图12是本发明中一个可编程逻辑模块与邻近可编程逻辑模块间的的层间空间对角线布线通道示意图。
图13是布线通道的饱和型短线布线资源示意图。
图14是布线通道的简易型短线布线资源示意图。
图15是跨多个可编程逻辑模块的混合布线资源示意图。
图16是本发明与已有典型二维结构的布线效果实例对比图。
图17是本发明的一种较佳典型应用的三维布线效果实例图。
具体实施方式
为使本发明的技术方案、结构和优点更加清楚，下面结合本发明实施例中的附图对本发明中实施例中的技术方案进行清楚、完整的描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
图1是本发明中可编程逻辑模块的多层三维排列结构。首先在x方向，将两种可编程逻辑模块依次分别以PCM-PSM-PCM…和PSM-PCM-PSM…的顺序(或以相反顺序进行)排列，构成可编程逻辑行L1和L2，然后将L1和L2在y方向上分别以L1L2L1L2…和L2L1L2L1…的顺序排列构成两种可编程逻辑层F1和F2，这两种可编程逻辑层位于xy平面，类似常规二维FPGA的可编程逻辑阵列。最后将两种可编程逻辑层以F1F2F1F2…或F2F1F2F1…的顺序排列，即可构成一个多层三维排列结构。图中为简便起见，在x、y、z三个方向均只画出三个可编程逻辑模块距离进行示意，实际制造中，各个方向均可进行扩展。对于图1所示的x、y、z方向均只有三个可编程逻辑模块距离的三维结构，我们将其称作一个可编程逻辑晶胞。
三维FPGA的制造应当是先制造出一层，然后在第一层上制造第二层，依此类推。为了方便讨论，我们假设本发明在实际应用中总是先制造xy平面的可编程逻辑层，再在z方向进行堆叠，并将每一组z坐标相同的可编程逻辑模块称为一个可编程逻辑层(以下简称层)。对于一个可编程逻辑晶胞，它在z方向有三个层。
图2是本发明的完整布线通道三维分布示意图。本发明最大的特点在于任意一个可编程逻辑模块与其所有相邻可编程逻辑模块之间都可设计布线通道。所谓的相邻可编程逻辑模块指的是以一个可编程逻辑模块为中心的可编程逻辑晶胞大小的三维中间中除该逻辑模块以外的所有其它可编程逻辑模块。
图3是本发明中一个可编程逻辑模块与其邻近可编程逻辑模块间的布线通道三维分布示意图。我们将这些布线通道分为四大类，下面将详细阐述。
图4是已有典型二维FPGA的布线通道分布示意图。其特点在于，可编程逻辑模块间的布线通道位于x方向和y方向，而在其它方向没有布线通道。
图5是本发明的轴向布线通道三维分布示意图。轴向布线通道是本发明中的第一类布线通道，它与常规二维FPGA的布线通道类似，其区别在于，它在二维布线通道的基础上还增加了在z方向上的布线通道。由于这些布线通道都与坐标轴平行，因此我们将这一类布线通道称为轴向布线通道。
图6是本发明的层内对角线完整布线通道分布示意图。层内对角线布线通道是本发明中的第二类布线通道。以一个可编程逻辑晶胞为例，层内对角线布线通道位于每一层由可编程逻辑模块确定的四个小矩形的对角线上。由于这一类布线通道不会跨层出现且呈对角线分布，故我们将这种布线通道称为层内对角线布线通道。这种布线通道可以有两个方向，因此有两个类型。
图7是本发明的层内对角线布线通道类型1。
图8是本发明的层内对角线布线通道类型2。
图9是本发明的xz平面的层间平面对角线完整布线通道三维分布示意图。层间平面对角线布线通道是本发明中的第三类布线通道，它位于层与层之间，以一个可编程逻辑晶胞为例，层间平面对角线布线通道与层内对角线布线通道有些类似，它位于xz平面和yz平面上由可编程逻辑模块确定的四个小矩形的对角线上，同样地，每一个平面上的层间平面对角线布线通道有两个类型。
图10是本发明的xz平面的层间平面对角线布线通道类型1。
图11是本发明的xz平面的层间平面对角线布线通道类型2。
yz平面的情况与此类似，此处不做赘述。
图12是本发明中一个可编程逻辑模块与邻近可编程逻辑模块间的层间空间对角线布线通道示意图。层间空间对角线布线通道是本发明中的第四类布线通道，除了以上三类布线通道以外的其它布线通道称为层间空间对角线布线通道。从图中可以看出，位于晶胞中心处的可编程逻辑模块与晶胞八个顶点间的布线通道就是层间空间对角线布线通道。
在本发明所提出的三维结构中，任意两个相邻可编程逻辑模块间均可根据实际需求选择是否设计布线通道。
对于相邻可编程逻辑模块间布线通道中布线的分配，我们设计了两种布线方式，分别为饱和型短线布线方式和简易型短线布线方式。下面以一个PCM和一个PSM间布线通道为例，附图说明。
图13是布线通道的饱和型短线布线资源示意图，其特点是，同常规二维FPGA布线通道中的布线分配相似，在不会引起面积浪费的前提下，布线通道中排布较多的短线，具体短线的条数可根据反熔丝FPGA的架构以及PCM和PSM的设计以及输入输出数量决定，目的在于充分保证可编程逻辑模块间的可互联性。
图14是布线通道的简易型短线布线资源示意图。此种布线方式使用的布线条数较少，在布线通道内只排布最少一条，典型3-5条，最好不超过10条的短线。
以上两种布线方式中，每条短线都可通过反熔丝结构与可编程逻辑模块的输入输出相连，编程特定的反熔丝，短线就与可编程逻辑模块的特定输入输出实现连接，这就是反熔丝FPGA的可编程性的体现。
对于可编程逻辑模块的三维排列结构，根据FPGA具体架构和设计复杂度的不同，可只为其设计轴向布线通道，或在轴向布线通道的基础上增加其它三类布线通道的一种或多种。每一种布线通道都可应用以上介绍的两种布线方式中的任意一种。以便在最大程度上保证布线资源的丰富和布线方式的灵活。在实际制造过程中，由于每一层与常规二维FPGA的可编程逻辑阵列相似，因此，比较好的方案是在每一层均采用饱和型短线布线方式以充分保证可互联性。对于层与层之间的轴向布线通道，我们可对其应用饱和型短线布线方式。而对于层间平面对角线布线通道和层间空间对角线布线通道，既可以应用饱和型短线布线方式，也可应用简易型短线布线方式。应用饱和型短线布线方式的优点在于可利用相邻可编程逻辑模块间丰富的布线资源实现各种复杂设计；而应用简易型短线布线方式的优点在于，此种结构在实际制造过程中工艺更为简单，层与层之间的三维合成也更加方便。同时，采取简易型短线布线也可降低对布线算法的要求。
以上讨论的仅仅是相邻可编程逻辑模块间的互联，而对于跨越数个模块或更长距离的可编程逻辑模块间的互联，可采用半长线和长线进行互联。
图15是跨多个可编程逻辑模块的混合布线资源示意图，相邻可编程逻辑模块间可通过短线与反熔丝实现互联，跨越数个模块的可编程逻辑模块可通过半长线和反熔丝实现互联，而对于更长距离的互联，则可通过长线和反熔丝实现。将半长线和长线技术应用于三维空间，即可实现本结构中相距较远的可编程逻辑模块间的互联。
对于本发明所提出的结构，其布线算法可在对常规二维FPGA的布线算法进行改进后加以实现。
下面通过两个具体的例子来体现本发明所提出的新型拓扑结构的优点。
图16是本发明与已有典型二维结构的布线效果实例对比图。可以发现，利用本发明所提出的结构，一个3×3×3结构，即27个可编程逻辑模块的三维结构中，相距最远的两个可编程逻辑模块位于这个结构的两个对角顶点，在对角线方向设计布线通道后，这两个可编程逻辑模块仅需跨越一个可编程逻辑模块即可实现互联。而对于一个常规的二维可编程逻辑阵列，在一个5×5结构中，即便其可编程逻辑模块的数量较少，实现相距最远的两个可编程逻辑模块的互联却需要跨越7个其它可编程逻辑模块才能完成互联。可见，应用本发明所提出的结构，由于其三维特性，可大大减小可编程逻辑模块间的距离，减小可编程逻辑模块间的互联线的长度，从而实现更轻松的互联，同时互联线长度的减小也可减弱各种寄生效应，提高芯片的工作速度。对于规模较大的反熔丝FPGA，应用本发明所提出的结构，还可大大减小封装尺寸，以较小的管壳封装一个大规模FPGA芯片。
图17是本发明的一种较佳典型应用的三维布线效果实例图。从图中可以看出，当一个设计需要较多的某一种特定种类的可编程逻辑模块实现互联时，不妨假设这种可编程逻辑模块为PCM，利用本发明所提出的结构，利用层间平面对角线布线通道，仅需很少的布线资源即可实现多个PCM的互联，且完全不用跨越任意PSM。可见，由于本发明所提出的结构布线通道丰富，布线方式灵活，故可利用较少的布线资源实现可编程逻辑模块间的快速直连，且相同类型的可编程逻辑模块之间的互联不会受到不同类型的可编程逻辑模块的过多影响。
综上所述，本次发明所提出的这种可应用于反熔丝FPGA可编程逻辑阵列的新型三维拓扑结构具有空间三维型、布线资源丰富多样、布线方式灵活多变，可编程逻辑模块间互联方便、整体结构在各方向可扩展的优点。利用本发明，可轻松实现大规模、高速且封装尺寸小的FPGA。本发明所提出的结构的最简单应用是在z方向仅有两层的结构，对于芯片规模要求更高的设计可采用3层或3层以上的结构进行实现。该结构在实际制造中应当采取单芯片片内三维化电路集成的方式进行制造，而不是采取多芯片片间三维化封装集成的方式制造。
本发明以反熔丝FPGA为典型应用，提出了具有通用性的三维拓扑结构，该结构也可应用于SRAM型FPGA和EEPROM/FLASH型FPGA的三维化设计。当FPGA中有两种可编程逻辑模块时，可直接采用本发明的PCM加PSM的三维结构设计；当FPGA中只有一种可编程逻辑模块时，则将本发明中的PCM和PSM视为同一种可编程逻辑模块后直接采用本发明的三维结构。

Claims (5)

1.一种可应用于反熔丝FPGA可编程逻辑阵列的新型三维拓扑结构，其中，所述拓扑结构至少包括可编程逻辑模块的三维排列结构以及可编程逻辑模块之间的布线通道以及布线方式；其特征在于有以下步骤：
1)利用可编程组合逻辑模块和可编程时序逻辑模块在空间的三维排列形成一种可编程逻辑模块的多层三维排列结构；所述多层三维排列结构为：首先在x方向，将两种可编程逻辑模块依次分别以PCM-PSM-PCM…和PSM-PCM-PSM…的顺序或以相反顺序进行排列，构成可编程逻辑行L1和L2，然后将L1和L2在y方向上分别以L1L2L1L2…和L2L1L2L1…的顺序排列构成两种可编程逻辑层F1和F2，这两种可编程逻辑层位于xy平面，最后将两种可编程逻辑层以F1F2F1F2…或F2F1F2F1…的顺序排列，即可构成一个多层三维排列结构；
2)对于可编程逻辑模块的多层三维排列结构，在层内和层间的相邻可编程逻辑模块间设置多种布线通道；所述布线通道具有四种类型：轴向布线通道、层内对角线布线通道、层间平面对角线布线通道以及层间空间对角线布线通道；所述轴向布线通道包括x方向、y方向和z方向上的布线通道，所述布线通道均与坐标轴平行；在一个可编程逻辑晶胞中，所述层内对角线布线通道位于每一层由可编程逻辑模块确定的四个矩形的对角线上，所述层内对角线布线通道不会跨层出现且呈对角线分布；在一个可编程逻辑晶胞中，所述层间平面对角线布线通道位于xz平面和yz平面上由可编程逻辑模块确定的四个矩形的对角线上；所述层间空间对角线布线通道位于可编程逻辑晶胞中心处的可编程逻辑模块与可编程逻辑晶胞八个顶点之间；
3)通过不同的布线方式，实现相邻的可编程逻辑模块间的互联，对于距离较远的可编程逻辑模块，通过半长线和长线实现互联。
2.根据权利要求1所述可应用于反熔丝FPGA可编程逻辑阵列的新型三维拓扑结构，其特征在于，对于可编程逻辑模块的多层三维排列结构，其在x、y、z各方向均可扩展；该结构最简单的应用是在z方向仅有两层的结构，对于芯片规模要求更大的设计可采用在z方向具有3层或更多层的结构。
3.根据权利要求1所述可应用于反熔丝FPGA可编程逻辑阵列的新型三维拓扑结构，其特征在于，一个可编程逻辑模块和所有与其相邻的其它可编程逻辑模块之间均可根据实际需求选择是否设置布线通道；布线通道具有四种类型：轴向布线通道、层内对角线布线通道、层间平面对角线布线通道以及层间空间对角线布线通道；相邻可编程逻辑模块间的布线通道具有饱和型短线布线和简易型短线布线两种方式，每个布线通道可采用任意一种布线方式，以保证布线资源的丰富和布线方式的灵活。
4.根据权利要求1所述可应用于反熔丝FPGA可编程逻辑阵列的新型三维拓扑结构，其特征在于，该结构在实际制造中应当采取单芯片片内三维化电路集成的方式进行制造，而不是采取多芯片片间三维化封装集成的方式制造。
5.根据权利要求1所述可应用于反熔丝FPGA可编程逻辑阵列的新型三维拓扑结构，其特征在于，该结构并不局限应用于反熔丝FPGA的三维化设计，还可应用于SRAM型FPGA和EEPROM/FLASH型FPGA的三维化设计。
CN201810193681.6A 2018-03-09 2018-03-09 一种反熔丝fpga可编程逻辑阵列的三维拓扑结构 Active CN108595748B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810193681.6A CN108595748B (zh) 2018-03-09 2018-03-09 一种反熔丝fpga可编程逻辑阵列的三维拓扑结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810193681.6A CN108595748B (zh) 2018-03-09 2018-03-09 一种反熔丝fpga可编程逻辑阵列的三维拓扑结构

Publications (2)

Publication Number Publication Date
CN108595748A CN108595748A (zh) 2018-09-28
CN108595748B true CN108595748B (zh) 2022-08-09

Family

ID=63625968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810193681.6A Active CN108595748B (zh) 2018-03-09 2018-03-09 一种反熔丝fpga可编程逻辑阵列的三维拓扑结构

Country Status (1)

Country Link
CN (1) CN108595748B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113033138B (zh) * 2021-03-08 2023-03-24 电子科技大学 一种基于由反熔丝器件控制的电源门控技术的新型fpga结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103366028A (zh) * 2012-03-31 2013-10-23 中国科学院微电子研究所 一种现场可编程门阵列芯片布局方法
CN103678817A (zh) * 2013-12-20 2014-03-26 清华大学 基于三维重聚的三维现场可编程门阵列的分层设计方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4576538B2 (ja) * 2004-05-12 2010-11-10 国立大学法人 岡山大学 多次元のスイッチトポロジーを有する集積回路
US7545667B2 (en) * 2006-03-30 2009-06-09 International Business Machines Corporation Programmable via structure for three dimensional integration technology
CN102116841B (zh) * 2011-01-04 2014-09-03 复旦大学 基于模型量化的fpga互联结构评估方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103366028A (zh) * 2012-03-31 2013-10-23 中国科学院微电子研究所 一种现场可编程门阵列芯片布局方法
CN103678817A (zh) * 2013-12-20 2014-03-26 清华大学 基于三维重聚的三维现场可编程门阵列的分层设计方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Placement and Routing in 3D Integrated Circuits;C. Ababei et al.;《IEEE Design & Test of Computers》;20051231;第22卷(第6期);520-531 *
力驱动三维FPGA布局算法;隋文涛等;《计算机辅助设计与图形学学报》;20111015(第10期);39-45 *

Also Published As

Publication number Publication date
CN108595748A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
US20200293872A1 (en) Time borrowing between layers of a three dimensional chip stack
US6300793B1 (en) Scalable multiple level tab oriented interconnect architecture
EP0824792B1 (en) Floor plan for scalable multiple level interconnect architecture
JP2022519613A (ja) プログラマブルロジックデバイスおよび異種メモリを有するユニファイド半導体デバイス、および、それを形成するための方法
JP2014528649A (ja) 複数のプログラマブル領域を有するゲートアレイ構造
CN103413796B (zh) 一种基板多芯片集成的大端口互连类芯片及实现方法
CN104900257A (zh) 三维双端口位单元及其组装方法
CN111081768B (zh) 二维可扩展超导量子比特结构及其腔模控制方法
CN113674772B (zh) 三维集成芯片及其构建方法、数据处理方法、电子设备
KR102508579B1 (ko) 모노리식 다차원 집적 회로와 모노리식 다차원 메모리 아키텍처
WO2023030051A1 (zh) 一种堆叠芯片
CN104243330A (zh) 一种面向低密度垂直互连的三维片上网络路由器
CN108595748B (zh) 一种反熔丝fpga可编程逻辑阵列的三维拓扑结构
CN105826274A (zh) 半导体封装方法、半导体封装件及动态随机存取存储器的制作方法
CN216118778U (zh) 一种堆叠芯片
CN113722268B (zh) 一种存算一体的堆叠芯片
CN113626373A (zh) 一种集成芯片
CN215451404U (zh) 一种三维异质集成的可编程芯片结构
CN113626372B (zh) 一种存算一体的集成芯片
CN105930300A (zh) 基于三维片内缓存的处理器结构及其制备方法
CN216118777U (zh) 一种集成芯片
Ni et al. CC-RTSV: Cross-cellular based redundant TSV Design for 3D ICs
CN112447202A (zh) 神经网络智能芯片及其形成方法
CN114205241B (zh) 一种片上网络的***
CN113629043A (zh) 一种三维异质集成的可编程芯片结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant