CN108595286A - 一种提升闪存可靠性的方法及固态硬盘 - Google Patents

一种提升闪存可靠性的方法及固态硬盘 Download PDF

Info

Publication number
CN108595286A
CN108595286A CN201810274353.9A CN201810274353A CN108595286A CN 108595286 A CN108595286 A CN 108595286A CN 201810274353 A CN201810274353 A CN 201810274353A CN 108595286 A CN108595286 A CN 108595286A
Authority
CN
China
Prior art keywords
data
mistake
error correction
flash memory
backstage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810274353.9A
Other languages
English (en)
Inventor
许毅
姚兰
郑春阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Union Memory Information System Co Ltd
Original Assignee
Shenzhen Union Memory Information System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Union Memory Information System Co Ltd filed Critical Shenzhen Union Memory Information System Co Ltd
Priority to CN201810274353.9A priority Critical patent/CN108595286A/zh
Publication of CN108595286A publication Critical patent/CN108595286A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种提升闪存可靠性的方法及固态硬盘,其特征在于固体硬盘控制后台增加全盘自检模块,检测到数据页存在错误时,通过纠错模块,将错误的数据进行纠错恢复,并将恢复后的正确数据再原位置重新写入操作,写入后比较读出物理页的电压V1和纠正后的电压值V2,当V1>V2时,重新申请一个新数据块,将恢复的正确数据写入新的数据块中,并更新映射表。提出了原地写入后再校验的方法，结果的确能使现有技术的应用不再有依赖条件，大大增强了通用性。

Description

一种提升闪存可靠性的方法及固态硬盘
技术领域
本发明涉及存储技术领域，尤其涉及一种提升闪存可靠性的方法及固态硬盘。
背景技术
图1是MLC闪存的Flash Cell结构示例，Flash的存储单元cell使用浮动栅晶体管(Floating Gate Transistor)的电压值来表示存储的数据，MLC(Multi Level Cell)闪存的Flash cell可以存储两个比特值：LSB(Least Significant Bit)和MSB(MostSignificant Bit)，每个Flash cell有四种状态。
图2是Flashcell的电压分布状态图，状态1为擦除状态，电压值为0，存储的bit值为11，状态2或状态3为非完全写入态，电压值介于擦除态和完全态之间，存储的bit值为10或01，状态4为完全态，电压最大，存储的bit值为00，其中参考电压1，参考电压2，参考电压3是颗粒厂商给出的参考值，如果浮动栅晶体管电压值小于参考电压1，则认为存储的是11数据，如果浮动栅晶体管电压值在[参考电压1，参考电压2]之间，则认为存储的是10数据，如果浮动栅晶体管电压值在[参考电压2，参考电压3]之间，则认为存储的是01数据，如果浮动栅晶体管电压值大于参考电压3，则认为存储的是00数据。
图3是滞留错误产生示意图，所谓的滞留错误(Retention error)为：如果闪存长期不使用(比如长期掉电状态)，那么Flash cell中的电子会发生泄漏，其电压值会降低，分布状态会往左偏移，如图3所示，例如某个Flash cell最初写入的数据为01，为状态3，电压值介于[参考电压2，参考电压3]之间，之后固态硬盘处于偶尔使用状态，即偶尔上电，且上电期间没有读写该Flash cell，那么该Flash cell上的电子会渐渐泄漏，电压渐渐减小，当这种变化持续的足够久，其电压肯定会小于参考电压2，即该Flash cell由状态3变为了状态2，如图3所示，之后如果读取该Flash cell，发现其读取电压为[参考电压1，参考电压2]之间，则判断存储的数据为10，即发生数据错误！通常固态硬盘中都有纠错算法，如果物理页中发生的错误bit不多，纠错算法还能将其纠正后传给主机，但是滞留错误的特性为滞留(掉电)时间越久，电子泄漏越严重，发生错误的bit越多，纠错算法总有纠不回来的时候，那就真正发生错误了。
为了克服滞留错误的问题，固态硬盘中采用自适应动态自检算法检测闪存+原地写入技术，提前发现并消除可能出现的滞留错误，一旦发现滞留错误累积到一定程度则将数据纠正后原地写入到原来的物理页中。该方法的确能有效降低滞留错误的发生且能有效降低垃圾回收机制的触发，但是该技术的使用有个前提条件：物理页中数据错误只是单纯的由于滞留错误造成的。然而该技术在实际应用中往往还伴随着写干扰问题。因此并不能有效的克服该错误。
发明内容
针对以上缺陷，本发明目的在于如何解决因为滞留错误的产生带来数据存储错误的问题。
为了实现上述目的，本发明提供了一种提升闪存可靠性的方法,其特征在于固体硬盘控制后台增加全盘自检模块,检测到数据页存在错误时,通过纠错模块,将错误的数据进行纠错恢复,并将恢复后的正确数据再原位置重新写入操作,写入后比较读出物理页的电压V1和纠正后的电压值V2,当V1>V2时,重新申请一个新数据块,将恢复的正确数据写入新的数据块中,并更新映射表。
1所述的提升闪存可靠性的方法,其特征在于全盘自检模块后台检查固态硬盘全盘存储的数据是否发生错误，如果发生错误则通过纠错算法进行纠错，后台自检控制在空闲状态下触发和强制状态下触发，每次后台自检检查M大小的数据空间，空闲状态下的M选择为M1，强制状态下选择M2，M2为0.2M1～0.6M1；所述强制状态根据硬盘整体的擦除次数选择不同的时间间隔强制启动，擦写次数越大，时间间隔越小。
所述的降低闪存滞留错误的方法，其特征在于后台自检操作后台仅检查固态硬盘全盘存储的有效数据，忽略无效数据和未存储的数据页。
所述的降低闪存滞留错误的方法，其特征在于选择M1为10MB，M2为5MB；硬盘整体的擦写次数为固态硬盘总的擦除次数或各个块的平均擦除次数。
所述的降低闪存滞留错误的方法，其特征在于后台自检操作检测到数据发生错误后，通过纠错算法进行纠错后，不对原物理页进擦除操作，直接将纠错后的数据写回原物理页上。
一种固态硬盘，其特征在于固体硬盘控制后台增加全盘自检模块,检测到数据页存在错误时,通过纠错模块,将错误的数据进行纠错恢复,并将恢复后的正确数据再原位置重新写入操作,写入后比较读出物理页的电压V1和纠正后的电压值V2,当V1>V2时,重新申请一个新数据块,将恢复的正确数据写入新的数据块中,并更新映射表。
所述的提升闪存可靠性的方法,其特征在于全盘自检模块后台检查固态硬盘全盘存储的数据是否发生错误，如果发生错误则通过纠错算法进行纠错，后台自检控制在空闲状态下触发和强制状态下触发，每次后台自检检查M大小的数据空间，空闲状态下的M选择为M1，强制状态下选择M2，M2为0.2M1～0.6M1；所述强制状态根据硬盘整体的擦除次数选择不同的时间间隔强制启动，擦写次数越大，时间间隔越小。
所述的降低闪存滞留错误的方法，其特征在于后台自检操作后台仅检查固态硬盘全盘存储的有效数据，忽略无效数据和未存储的数据页。
所述的降低闪存滞留错误的方法，其特征在于选择M1为10MB，M2为5MB；硬盘整体的擦写次数为固态硬盘总的擦除次数或各个块的平均擦除次数。
所述的降低闪存滞留错误的方法，其特征在于后台自检操作检测到数据发生错误后，通过纠错算法进行纠错后，不对原物理页进擦除操作，直接将纠错后的数据写回原物理页上。
本发明提出了原地写入后再校验的方法，结果的确能使现有技术的应用不再有依赖条件，大大增强了通用性。
附图说明
图1是MLC闪存的Flash Cell结构示例；
图2是Flash cell的电压分布状态图；
图3是滞留错误产生示意图；
图4是影响滞留错误的因素及关系图；
图5是固件后台自检流程图；
图6是闪存写入的过程示意图；
图7是影响写干扰的因素示例；
图8是滞留错误与写干扰对物理页2的影响示意；
图9的临近物理页写干扰导致电压增加示意图；
图10是采用自适应动态自检+原地写入技术的改进流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图6是闪存写入的过程示意图：闪存芯片根据写入的数据内容(二进制0和1的分布与数量)确定注入到物理页上的电子量M以及电压V，然后分多次小批量注入电子，每次注入一小部分电子后，读取物理页上的电压进行检查，如果未达到V，则继续注入一小部分电子，直到读取出物理页上的电压等于V，则写入过程完成，见图6所示。而滞留错误本身的特点是电子渐渐丢失造成电压降低，也可以看做是写入过程最后几步(假设是最后两步)电子注入过程的丢失，则旧的物理页上的状态可以看做是图6中检查n-1时的状态，经过纠错算法纠正后的数据，与一开始写入该物理页的数据是一模一样的，即数据内容二进制0和1的分布与数量是一样的，如果将纠正后的数据写入到新物理页，其第1次到底n-1次的小批量注入电子过程与旧的物理页中是一模一样的，所以根本就没有必要重新写到新的物理页，完全可以直接原地写到旧的物理页，即旧的物理页从检查n-1时的状态继续注入电子，只需要两步就可以达到理想的电子量M和电压值V。
图4是影响滞留错误的因素及关系图，以及他们之间的关系，X轴为P/E数(擦除次数，闪存特性：闪存块必须擦除后才能写)，Y轴为BER(Bit Error Rate，发生Bit翻转错误的比例，它表征了闪存的数据可靠性，越小数据越可靠)，从图中可以看出：
1、滞留错误与P/E值关系密切，P/E越大发生Bit翻转的比例越大。
2、滞留错误与滞留时间关系密切，滞留时间越长，发生Bit翻转的比例越大，这是前文已经分析过了的。
既然滞留错误是随着时间慢慢积累，渐渐达到超出纠错算法的纠错能力，那么我们可以周期性的后台读取全盘数据，看看是否有数据已经发生了错误，如果没有发生错误，则不做任何操作，否则看看发生的错误是否即将超过纠错算法的纠错能力(纠错算法已知的情况下，纠错能力也是已知的)，如果还远远没达到纠错能力，则不做任何操作，如果将要达到纠错算法的纠错能力，则启用纠错算法纠正数据，然后把纠正后的数据原地重写入，以上是对某个物理页进行后台自检的步骤。
但是既然是后台自检，肯定不能影响正常的主机读写请求，但是某些场景下(比如数据中心)主机是一直有读写请求的，如果一直不启用后台自检，时间长了，必然会产生滞留错误，所以综合考虑，后台自检的触发条件为：
1、空闲时触发，即没有主机请求时启动，同时为了不影响后续可能的读写请求效率，后台自检分隔成多段，每段设为10MB数据量，每次空闲时自检一段，然后退出任务，尝试响应前端请求，如果还是没有请求，则继续自检下一段，固件需要记住自检的进程。
2、设置时间阈值以及起始时间戳，在主机持续有读写请求的情况下，不会产生空闲期，但是又不能产生滞留错误，所以固件需要计时，当时间超过了阈值，则强制进行后台自检，当然为了尽量不影响主机请求，每段自检的数据量需要更小，设为5MB。其次阈值的设置也比较讲究，从图4可以看出滞留错误与P/E数关系密切，假设BCH(固态硬盘中针对MLC闪存的纠错算法)算法的纠错能力为0.001，那么当P/E数小于300时设置时间阈值为一年，期间发生的滞留错误都能被BCH纠正，当P/E大于300小于1000时设置时间阈值为1个月，期间发生的滞留错误能被BCH算法纠正，当P/E大于1000小于3000时设置时间阈值为1个星期，期间发生的滞留错误能被BCH算法纠正，这个就是动态自适应调整强制自检的周期，而且基本可以保证在此周期内发生的滞留错误都能被BCH纠正。一旦触发这个强制全盘自检，固件需要每隔一秒钟自检5MB的物理数据量，即在自检期间，主机读带宽会降低5MB/s，这个性能损失并不明显(正常的主机顺序读性能达到500MB/s以上)。
3、由于固态硬盘中磨损均衡策略(均衡闪存块的磨损程度，在此不赘述)的存在，闪存中各个闪存块(Block)的P/E数基本是一样的，所以固件只需要维护一个整体的P/E数即可。
4、一旦触发自检(无论是空闲期自检，还是强制自检)，固件内部按物理页为单元读取闪存中数据，并判断是否发生错误，如果发生错误且错误Bit即将达到纠错能力则启动纠错算法纠正数据，并将正确数据原地再次写入一次，步骤详见上文对物理页后台自检的步骤。
流程图5展示了固件自检一小段(以强制自检5MB为例)物理闪存的流程。增加后台自检算法+原地写入技术，基本能解决闪存生命周期内可能发生的所有滞留错误且能有效降低垃圾回收机制的触发，该算法具有动态自适应调整自检周期的能力，个别情况下会影响百分之一左右的主机性能，基本不会影响用户体验。
但是这样处理有两个前提条件：
1、物理页中数据错误只是单纯的由于电子丢失(滞留错误)导致的。
2、原地写入的纠正数据内容(二进制0和1的分布与数量)一定跟一开始写入的数据内容一模一样。
条件2是肯定满足的，条件1在某些场景下未必满足，如原地写入某物理页后，会对物理块中其他的物理页产生写干扰问题，这将会限制现有技术的应用。
自适应动态自检+原地写入技术依赖于：物理页中数据错误只是单纯的由于滞留错误造成。然而原地写入本身也是写操作，它对物理块中其他的物理页会产生写干扰，所谓的写干扰指的是对某个物理页进行写操作时，会产生较大电压，这个电压会细微的增大临近物理页的阈值电压，这个增大的程度取决于当前所在物理块的P/E数和写干扰的次数，直观的理解可见图7的影响写干扰的因素。
图8是滞留错误与写干扰对物理页2的影响示意，图中物理块的擦除次数较大，且写满数据后主机长期不读，那么随着时间推移物理页Page2和Page3的阈值电压会慢慢降低，当电压降到一定程度，SSD内部的自适应动态自检+原地写入进程会重写物理页2和3，然而由于写干扰的存在，重写物理页3时，物理页2的阈值电压会略微提升一点，随着原地写入的次数达到一定的量，物理页2的阈值电压肯定会超过理想值，物理页2的阈值电压变化如图9的临近物理页写干扰导致电压增加示意图所示，最终会越增越多直到状态改变，即数据发生错误，且无法纠回。
综上所述，图10是采用自适应动态自检+原地写入技术的改进流程图，在某些极端条件下，物理页的阈值电压不是降低，而是增大，此时原地写入方法是解决不了该问题的。在自适应动态自检时比较读出物理页的电压V1和纠正后的电压值大小V2，如果V1<V2，则此时滞留错误影响占主导，采用原地写入法即可，如果V1>V2，则此时临近物理页的写干扰影响占主导，采用重映射方法，即将正确数据写到新的物理页，因为原地写入方式并不能降低闪存物理页上的电压。
理论来讲写干扰次数达到非常大的量级才会出现写干扰影响占主导位置的情况，但是确保用户数据的正确性是存储产品的首要责任，没有之一，所以必须解决该问题。新技术解除了现有技术的痛点.
以上所揭露的仅为本发明一种实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于本发明所涵盖的范围。

Claims (10)

1.一种提升闪存可靠性的方法,其特征在于固体硬盘控制后台增加全盘自检模块,检测到数据页存在错误时,通过纠错模块,将错误的数据进行纠错恢复,并将恢复后的正确数据再原位置重新写入操作,写入后比较读出物理页的电压V1和纠正后的电压值V2,当V1>V2时,重新申请一个新数据块,将恢复的正确数据写入新的数据块中,并更新映射表。
2.根据权利要求1所述的提升闪存可靠性的方法,其特征在于全盘自检模块后台检查固态硬盘全盘存储的数据是否发生错误，如果发生错误则通过纠错算法进行纠错，后台自检控制在空闲状态下触发和强制状态下触发，每次后台自检检查M大小的数据空间，空闲状态下的M选择为M1，强制状态下选择M2，M2为0.2M1～0.6M1；所述强制状态根据硬盘整体的擦除次数选择不同的时间间隔强制启动，擦写次数越大，时间间隔越小。
3.根据权利要求2所述的降低闪存滞留错误的方法，其特征在于后台自检操作后台仅检查固态硬盘全盘存储的有效数据，忽略无效数据和未存储的数据页。
4.根据权利要求2或3所述的降低闪存滞留错误的方法，其特征在于选择M1为10MB，M2为5MB；硬盘整体的擦写次数为固态硬盘总的擦除次数或各个块的平均擦除次数。
5.根据权利要求4所述的降低闪存滞留错误的方法，其特征在于后台自检操作检测到数据发生错误后，通过纠错算法进行纠错后，不对原物理页进擦除操作，直接将纠错后的数据写回原物理页上。
6.一种固态硬盘，其特征在于固体硬盘控制后台增加全盘自检模块,检测到数据页存在错误时,通过纠错模块,将错误的数据进行纠错恢复,并将恢复后的正确数据再原位置重新写入操作,写入后比较读出物理页的电压V1和纠正后的电压值V2,当V1>V2时,重新申请一个新数据块,将恢复的正确数据写入新的数据块中,并更新映射表。
7.根据权利要求6所述的提升闪存可靠性的方法,其特征在于全盘自检模块后台检查固态硬盘全盘存储的数据是否发生错误，如果发生错误则通过纠错算法进行纠错，后台自检控制在空闲状态下触发和强制状态下触发，每次后台自检检查M大小的数据空间，空闲状态下的M选择为M1，强制状态下选择M2，M2为0.2M1～0.6M1；所述强制状态根据硬盘整体的擦除次数选择不同的时间间隔强制启动，擦写次数越大，时间间隔越小。
8.根据权利要求7所述的降低闪存滞留错误的方法，其特征在于后台自检操作后台仅检查固态硬盘全盘存储的有效数据，忽略无效数据和未存储的数据页。
9.根据权利要求7或8所述的降低闪存滞留错误的方法，其特征在于选择M1为10MB，M2为5MB；硬盘整体的擦写次数为固态硬盘总的擦除次数或各个块的平均擦除次数。
10.根据权利要求9所述的降低闪存滞留错误的方法，其特征在于后台自检操作检测到数据发生错误后，通过纠错算法进行纠错后，不对原物理页进擦除操作，直接将纠错后的数据写回原物理页上。
CN201810274353.9A 2018-03-29 2018-03-29 一种提升闪存可靠性的方法及固态硬盘 Pending CN108595286A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810274353.9A CN108595286A (zh) 2018-03-29 2018-03-29 一种提升闪存可靠性的方法及固态硬盘

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810274353.9A CN108595286A (zh) 2018-03-29 2018-03-29 一种提升闪存可靠性的方法及固态硬盘

Publications (1)

Publication Number Publication Date
CN108595286A true CN108595286A (zh) 2018-09-28

Family

ID=63623966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810274353.9A Pending CN108595286A (zh) 2018-03-29 2018-03-29 一种提升闪存可靠性的方法及固态硬盘

Country Status (1)

Country Link
CN (1) CN108595286A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545267A (zh) * 2018-10-11 2019-03-29 深圳大普微电子科技有限公司 闪存自检的方法、固态硬盘以及存储装置
CN109582488A (zh) * 2018-12-03 2019-04-05 郑州云海信息技术有限公司 一种固态硬盘的错误预防方法及相关装置
CN110750467A (zh) * 2019-10-22 2020-02-04 深圳芯邦科技股份有限公司 一种Nand Flash中干扰页的检测方法、***
CN114995753A (zh) * 2022-05-25 2022-09-02 华中科技大学 一种提高3dnand固态硬盘可靠性的方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103049217A (zh) * 2012-12-07 2013-04-17 记忆科技(深圳)有限公司 Mlc nand型固态硬盘及读写控制方法、闪存控制器
US20150100852A1 (en) * 2013-10-07 2015-04-09 Macronix International Co., Ltd. Ecc method for double pattern flash memory
CN107480012A (zh) * 2017-08-28 2017-12-15 郑州云海信息技术有限公司 一种固态硬盘的数据恢复方法及数据恢复***

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103049217A (zh) * 2012-12-07 2013-04-17 记忆科技(深圳)有限公司 Mlc nand型固态硬盘及读写控制方法、闪存控制器
US20150100852A1 (en) * 2013-10-07 2015-04-09 Macronix International Co., Ltd. Ecc method for double pattern flash memory
CN107480012A (zh) * 2017-08-28 2017-12-15 郑州云海信息技术有限公司 一种固态硬盘的数据恢复方法及数据恢复***

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
阿呆: "NAND ERROR机制解析", 《HTTP://WWW.SSDFANS.COM/?P=9323》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545267A (zh) * 2018-10-11 2019-03-29 深圳大普微电子科技有限公司 闪存自检的方法、固态硬盘以及存储装置
CN109582488A (zh) * 2018-12-03 2019-04-05 郑州云海信息技术有限公司 一种固态硬盘的错误预防方法及相关装置
CN109582488B (zh) * 2018-12-03 2021-11-09 郑州云海信息技术有限公司 一种固态硬盘的错误预防方法及相关装置
CN110750467A (zh) * 2019-10-22 2020-02-04 深圳芯邦科技股份有限公司 一种Nand Flash中干扰页的检测方法、***
CN110750467B (zh) * 2019-10-22 2021-11-02 深圳芯邦科技股份有限公司 一种Nand Flash中干扰页的检测方法、***
CN114995753A (zh) * 2022-05-25 2022-09-02 华中科技大学 一种提高3dnand固态硬盘可靠性的方法及装置
CN114995753B (zh) * 2022-05-25 2024-07-16 华中科技大学 一种提高3dnand固态硬盘可靠性的方法及装置

Similar Documents

Publication Publication Date Title
US11294762B2 (en) Error correction in row hammer mitigation and target row refresh
CN108595286A (zh) 一种提升闪存可靠性的方法及固态硬盘
US5724285A (en) Flash memory PC card capable of refreshing data a predetermined time after the PC card is removed from a host
TWI555023B (zh) 快閃記憶體更新方法以及快閃記憶體控制器
US8130553B2 (en) Systems and methods for low wear operation of solid state memory
US8694715B2 (en) Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US8122295B2 (en) Memory systems and methods of detecting distribution of unstable memory cells
CN108804025B (zh) 一种降低闪存滞留错误的方法及固态硬盘
US8214725B2 (en) Memory access system
US10996862B2 (en) Adaptive read trim for second read data retention
WO2009053963A2 (en) Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US10726879B2 (en) Low-power data transfer from buffer to flash memory
US11763914B2 (en) Adapting an error recovery process in a memory sub-system
CN105204958A (zh) 一种延长NAND Flash数据可靠存储时间的编码方法
CN108154900B (zh) 一种缓解mlc闪存写干扰问题的方法
CN108564981B (zh) 一种存储装置数据安全动态监控方法
US11923031B2 (en) Tracking charge loss in memory sub-systems
US11656789B2 (en) Asymmetric read sense
CN107633865B (zh) 一种非易失性存储器的数据读取装置及方法
US11145336B2 (en) Program pulse control using environmental parameters
US20240161838A1 (en) Media management scanning with unified criteria to alleviate fast and latent read disturb
US11112982B2 (en) Power optimization for memory subsystems
CN106024062B (zh) 一种非易失性存储器的数据读取装置及方法
CN108563533A (zh) 一种获取ici影响因子及提升纠错能力的方法
CN117406910A (zh) 数据存储方法、存储装置及计算机可读存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180928