CN108566202A - 快速高精度可变步长的比较器失调电压补偿电路及方法 - Google Patents

Abstract

本发明涉及快速高精度可变步长的比较器失调电压补偿电路，包括比较器，其同相输入端V_in+分别与第一开关S1的第二端、第三开关S3的第二端相连，第一开关S1的第一端接同相输入信号V_ip，第一开关S1的控制端接第二校正控制信号第三开关S3的第一端接共模信号V_cm，第三开关S3的控制端接第一校正控制信号CAL；所述比较器的反相输入端V_in‑分别与第二开关S2的第二端、第五开关S5的第二端相连，第二开关S2的第一端接反相输入信号V_in，第二开关S2的控制端接第二校正控制信号对于大范围的失调电压，首先经过较大的步长进行粗补偿，使失调电压快速的降低到一个较小的范围，然后利用较小的步长实现高精度的校正，最终实现大范围比较器失调电压的快速高精度的校正。

Description

快速高精度可变步长的比较器失调电压补偿电路及方法

技术领域

本发明涉及集成电路设计技术领域，尤其是一种快速高精度可变步长的比较器失调电压补偿电路及方法。

背景技术

比较器作为模数转换器组成的关键模块，其因工艺失配产生的失调会对模数转换器的性能产生影响，尤其是对并行结构ADC、每步多位SAR ADC以及时间交织结构ADC等影响很大。为了减小比较器失调电压，传统的方法是采用输入失调存储(IOS)和输出失调存储(OOS)，二者利用两相不交叠时钟和存储电容来消除失调，会在比较器输入或输出端引入额外的电容，使得比较器的速度大大降低。此外，现有一种调节输出端负载电容的方法，通过增加可变电容阵列或可调电容来抵消比较器的失调，但该方法会增加输出端负载从而降低比较器的速度，而且对于大范围的比较器失调电压，要达到高精度的校正，需要进一步增加可变电容阵列或可调电容，对比较器的速度影响增大。还有一种方法是在输入端增加补偿输入MOS管，通过调节补偿输入管的输入电压来抵消比较器失调电压，但该方法失调补偿的步长固定，要达到高精度的校正，需要采用很小的步长，使得校正大范围失调电压时需要的校正时钟周期很多。

发明内容

本发明的首要目的在于提供一种能够对大范围的比较器失调电压实现高精度的快速补偿的快速高精度可变步长的比较器失调电压补偿电路。

为实现上述目的，本发明采用了以下技术方案：一种快速高精度可变步长的比较器失调电压补偿电路，包括比较器、时钟和校正控制电路、电荷泵、第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8和第九开关S9；所述比较器的同相输入端V_in+分别与第一开关S1的第二端、第三开关S3的第二端相连，第一开关S1的第一端接同相输入信号V_ip，第一开关S1的控制端接第二校正控制信号第三开关S3的第一端接共模信号V_cm，第三开关S3的控制端接第一校正控制信号CAL；所述比较器的反相输入端V_in-分别与第二开关S2的第二端、第五开关S5的第二端相连，第二开关S2的第一端接反相输入信号V_in，第二开关S2的控制端接第二校正控制信号第五开关S5的第一端接共模信号V_cm，第五开关S5的控制端接第一校正控制信号CAL；第四开关S4的第一端接比较器的同相输入端V_in+，第四开关S4的第二端接比较器的反相输入端V_in-，第四开关S4的控制端接第一校正控制信号CAL；

比较器的同相输出端V_o+通过第七开关S7与时钟和校正控制电路的反相比较结果输入端V_o2连接，比较器的反相输出端V_o-通过第六开关S6与时钟和校正控制电路的同相比较结果输入端V_o1连接，第六开关S6的控制端和第七开关S7的控制端均接第一校正控制信号CAL；比较器的同相输出端V_o+与第八开关S8的第一端相连，第八开关S8的第二端作为比较器失调电压补偿电路的第一输出端V_op；比较器的反相输出端V_o-与第九开关S9的第一端相连，第九开关S9的第二端作为比较器失调电压补偿电路的第二输出端V_on，第八开关S8的控制端和第九开关S9的控制端均接第二校正控制信号比较器的时钟输入端与时钟和校正控制电路的时钟输出端连接，比较器的时钟输入端接收时钟信号CLKC；

时钟和校正控制电路的第一电荷泵开关控制输出端输出第一电荷泵开关控制信号A，且与电荷泵的第一开关控制输入端连接；时钟和校正控制电路的第二电荷泵开关控制输出端输出第二电荷泵开关控制信号B，且与电荷泵的第二开关控制输入端连接；时钟和校正控制电路的时钟输入端接收外部输入时钟信号CLK，时钟和校正控制电路的复位输入端接收复位信号RST，时钟和校正控制电路的置位输入端接收置位信号SET；时钟和校正控制电路的第一校正控制信号输出端输出第一校正控制信号CAL，且该信号控制第三开关S3、第四开关S4、第五开关S5、第六开关S6和第七开关S7；时钟和校正控制电路的第二校正控制信号输出端输出第二校正控制信号且该信号控制第一开关S1、第二开关S2、第八开关S8和第九开关S9；所述第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8和第九开关S9均采用MOS管；

电荷泵的同相补偿输出端V_calp与比较器的同相补偿输入端V_cal+连接，电荷泵的反相补偿输出端V_caln与比较器的反相补偿输入端V_cal-连接；电荷泵的预充电控制输入端接收预充电控制信号P_rchg，电荷泵的共模输入端接收共模信号V_cm。

所述比较器包括动态前置放大器和锁存器，其中，动态前置放大器包括输入管M2、输入管M3、失调补偿输入管M4、失调补偿输入管M5、尾电流源管M1、负载管M6和负载管M7；尾电源管M1的漏极分别与输入管M2的源极、输入管M3的源极、失调补偿输入管M4的源极、失调补偿输入管M5的源极相连，尾电流源管M1的源极接电源，输入管M2的漏极分别与失调补偿输入管M4的漏极、负载管M6的漏极相连，输入管M3的漏极分别与失调补偿输入管M5的漏极、负载管M7的漏极相连，负载管M6和M7的源极接地；输入管M2的栅极作为比较器的同相输入端V_in+，输入管M3的栅极作为比较器的反相输入端V_in-，失调补偿输入管M4的栅极作为比较器的同相补偿输入端V_cal+，失调补偿输入管M5的栅极作为比较器的反相补偿输入端V_cal-，动态前置放大器的输出端与锁存器的输入端相连，锁存器的输出端作为比较器的输出端，比较器的输出端包括同相输出端V_o+和反相输出端V_o-，比较器的时钟输入端接收比较器时钟信号CLKC；所述输入管M2、输入管M3、失调补偿输入管M4、失调补偿输入管M5、尾电流源管M1、负载管M6和负载管M7均采用MOS管。

所述时钟和校正控制电路包括第一或门、第一DFF、第二DFF、第三DFF、第四DFF、第二或门、第一反相器、第一与非门、第五DFF、第六DFF、第一与门、第二反相器、第二与非门、第一延迟缓冲器、第二延迟缓冲器、开关S10、第三或门、第二与门、第三与非门、第三与门、第四与门、第五与门和第六与门；第一或门的第一输入端作为时钟和校正控制电路的同相比较结果输入端V_o1并接收比较器的同相输出结果，第一或门的第二输入端作为时钟和校正控制电路的反相比较结果输入端V_o2并接收比较器的反相输出结果，第三或门的第二输入端作为时钟和校正控制电路的时钟输入端并接收外部时钟信号CLK，第三DFF的复位输入端、第四DFF的复位输入端、第一与门的第二输入端和第三与非门的第二输入端均接收复位信号RST，第一DFF的置位输入端、第二DFF的置位输入端、第五DFF的置位输入端和第六DFF的置位输入端接收置位信号SET，第一与门的输出端作为时钟和校正控制电路的第一校正控制信号输出端并输出第一校正控制信号CAL，第二反相器的输出端作为时钟和校正控制电路的第二校正控制信号输出端并输出第二校正控制信号第三与非门的输出端作为时钟和校正控制电路的比较器时钟输出端并输出比较器时钟信号CLKC，第五与门的输出端作为时钟和校正控制电路的第一电荷泵开关控制输出端并输出第二电荷泵开关控制信号B，第六与门的输出端作为时钟和校正控制电路的第二电荷泵开关控制输出端并输出第一电荷泵开关控制信号A。

所述电荷泵包括第一电流源Icp1、第二电流源Icp2、第三电流源Icp3、第四电流源Icp4、第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14、第十五开关S15、第十六开关S16、第一存储电容C1和第二存储电容C2；第一电流源Icp1的输入端接电源，第一电流源Icp1的输出端与第十一开关S11的第一端相连，第二电流源Icp2的输入端与第十二开关S12的第二端相连，第二电流源Icp2的输出端接地，第三电流源Icp3的输入端接电源，第三电流源Icp3的输出端与第十三S13开关的第一端相连，第四电流源Icp4的输入端与第十四开关S14的第二端相连，第四电流源Icp4的输出端接地；第十一开关S11的控制端与第十四开关S14的控制端相连，并作为电荷泵的第一开关控制输入端接收第一电荷泵开关控制信号A；第十二开关S12的控制端与第十三开关S13的控制端相连，并作为电荷泵的第二开关控制输入端接收第二电荷泵开关控制信号B；第十五开关S15的第二端与第十六开关S16的第一端相连，并作为电荷泵的共模输入端接收共模信号V_cm；第十五开关S15的控制端与第十六开关S16的控制端相连，并作为电荷泵的预充电控制输入端接收预充电控制信号P_rchg；第十一开关S11的第二端、第十二开关S12的第一端、第十五开关S15的第一端、第一存储电容C1的第一端相互连接在一起，并作为电荷泵的同相补偿输出端V_calp输出同相失调补偿电压；第十三开关S13的第二端、第十四开关S14的第一端、第十六开关S16的第二端、第二存储电容C2的第一端相互连接在一起，并作为电荷泵的反相补偿输出端V_caln输出反相失调补偿电压；存储电容C1的第二端和存储电容C2的第二端均接地，存储电容C1的电容值和存储电容C2的电容值相等均为Cu；所述第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14、第十五开关S15、第十六开关S16均采用MOS管。

本发明的另一目的在于提供一种快速高精度可变步长的比较器失调电压补偿电路的补偿方法，该方法包括下列顺序的步骤：

(1)上电后初始化，置位信号SET为高电平，复位信号RST为低电平，预充电控制信号P_rchg为高电平；第一校正控制信号CAL为低电平，第二校正控制信号为高电平，时钟信号CLKC为高电平，第一电荷泵开关控制信号A为低电平，第二电荷泵开关控制信号B为低电平；第一开关S1和第二开关S2导通，第三开关S3、第四开关S4和第五开关S5断开，第六开关S6和第七S7断开，第八开关S8和第九开关S9导通；比较器复位，比较器的同相输出端V_o+及反相输出端V_o-均为低电平；电荷泵的存储电容C1和存储电容C2预充电，比较器的同相补偿输入端V_cal+和反相补偿输入端V_cal-初始电压为V_cm；

(2)校正开始后，置位信号SET变为低电平，复位信号RST变为高电平，预充电信号P_rchg变为低电平，电荷泵的第十五开关S15和第十六开关S16断开，时钟和校正控制电路输出的第一校正控制信号CAL变为高电平，第二校正控制信号变为低电平；第一开关S1和第二S2断开，第三开关S3、第四开关S4和第五开关S5导通，比较器的同相输入端V_in+和反相输入端V_in-短接并连接共模电平V_cm；第六开关S6和第七开关S7导通，比较器的同相输出端V_o+与时钟和校正控制电路的同相比较结果输入端V_o1连通，比较器的反相输出端V_o-与时钟和校正控制电路的反相比较结果输入端V_o2连通，第八开关S8和第九开关S9断开；

(3)当校正阶段时钟信号CLKC的每一个时钟下降沿到来时，时钟和校正控制电路输出的第一电荷泵开关控制信号A和第二电荷泵开关控制信号B均为低电平，电荷泵的第十一开关S11、第十二开关S12、第十三开关S13和第十四开关S14断开，存储电容C1和存储电容C2上存储的电荷保持不变，同相补偿输出端V_calp和反相补偿输出端V_caln输出的失调补偿电压保持不变，比较器进入比较状态，对失调电压进行比较判定并输出比较结果，时钟和校正控制电路的第一或门输出的比较结果有效信号VALID由低电平变为高电平，并触发第一DFF和第二DFF锁存比较结果，并输出同相比较结果锁存信号OP和反相比较结果锁存信号ON，第三DFF和第四DFF根据锁存的比较结果判断本次比较结果与前一次比较结果是否相同，如果相同，则第二或门输出的比较结果翻转标志信号C状态保持不变，如果不同，则表示比较结果发生翻转，比较结果翻转标志信号C状态改变，比较结果翻转标志信号C初始状态为低电平，比较结果发生第一次翻转时，比较结果翻转标志信号C由低电平变为高电平，比较结果发生第二次翻转时，比较结果翻转标志信号C由高电平变为低电平；

当校正阶段时钟信号CLKC的每一个时钟上升沿到来时，比较器进入复位状态，比较器输出结果均为低电平，时钟和校正控制电路的第一或门输出的比较结果有效信号VALID变为低电平，比较结果翻转标志信号C、校正完成标志信号F、第一校正控制信号CAL和第二校正控制信号的状态保持不变，第一电荷泵开关控制信号A和第二电荷泵开关控制信号B根据锁存的比较结果OP和ON作相应变化，电荷泵的第十一开关S11和第十四开关S14根据第一电荷泵开关控制信号A的状态断开或者导通，电荷泵的第十二开关S12和第十三开关S13根据第二电荷泵开关控制信号B的状态断开或者导通，若第十一开关S11和第十四开关S14导通，则电流源Icp1和电流源Icp4分别对存储电容C1和存储电容C2进行充电和放电，增加电荷泵同相补偿输出端V_calp的电压和降低电荷泵反相补偿输出端V_caln的电压；若第十二开关S12和第十三开关S13导通，则电流源Icp2和电流源Icp4分别对存储电容C1和存储电容C2进行放电和充电，降低电荷泵同相补偿输出端V_calp的电压和增加电荷泵反相补偿输出端V_caln的电压。

比较器失调电压补偿发生在时钟信号CLKC为高电平时，校正阶段时钟信号CLKC由时钟和校正控制电路内部逻辑产生，通过改变内部逻辑的延迟时间，可以调节时钟信号CLKC为高电平时的时长，进而改变电荷泵中电流源对存储电容充放电的时间，从而改变失调电压补偿步长。

在比较器的比较结果发生第一次翻转前，比较结果翻转标志信号C为低电平，时钟和校正控制电路的第十开关S10断开，时钟信号CLKC为高电平的时长包括第一延迟缓冲器的延迟和第二延迟缓冲器的延迟，从而使电荷泵中的电流源对存储电容充放电的时间较长，比较器失调电压补偿的步长较大，在比较器的比较结果发生第一次翻转后和第二次翻转前，比较结果翻转标志信号C变为高电平，时钟和校正控制电路的第十开关S10导通，时钟信号CLKC为高电平的时长只包括第一延迟缓冲器的延迟，从而使电荷泵中的电流源对存储电容充放电的时间较短，比较器失调电压补偿的步长较小；

当比较器的比较结果发生第二次翻转时，即比较结果翻转标志信号C由高电平变为低电平，第五DFF被触发，使得校正完成标志信号F由低电平变为高电平，进而会触发第六DFF使第一校正控制信号CAL变为低电平，第二校正控制信号变为高电平，校正结束，第一开关S1和第二开关S2导通，第三开关S3、第四开关S4和第五开关S5断开，比较器的同相输入端V_in+接入同相输入信号V_ip，比较器的反相输入端V_in-接入反相输入信号V_in，第六开关S6和第七开关S7断开，第八开关S8和第九开关S9导通，比较器的同相输出端V_o+和第一输出端V_op连通，比较器的反相输出端V_o-和第二输出端V_on连通，时钟信号CLKC由外部输入时钟信号CLK提供，电荷泵的所有开关断开，存储电容C1和存储电容C2上存储的电荷保持不变，同相补偿输出端V_calp和反相补偿输出端V_caln输出的失调补偿电压保持不变。

由上述技术方案可知，本发明的优点在于：第一，比较器失调电压校正阶段的时钟信号由校正电路的内部逻辑电路产生，通过改变时钟信号的脉宽，改变电荷泵充放电的时间，从而调整校正的步长；其次，对于大范围的失调电压，首先经过较大的步长进行粗补偿，使失调电压快速的降低到一个较小的范围，然后利用较小的步长实现高精度的校正，最终实现大范围比较器失调电压的快速高精度的校正。

附图说明

图1是本发明的电路结构框图；

图2是图1中比较器的电路原理图；

图3是图1中时钟和校正控制电路的电路原理图；

图4是图1中电荷泵的电路原理图。

具体实施方式

如图1所示，一种快速高精度可变步长的比较器失调电压补偿电路，包括比较器、时钟和校正控制电路、电荷泵、第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8和第九开关S9；所述比较器的同相输入端V_in+分别与第一开关S1的第二端、第三开关S3的第二端相连，第一开关S1的第一端接同相输入信号V_ip，第一开关S1的控制端接第二校正控制信号第三开关S3的第一端接共模信号V_cm，第三开关S3的控制端接第一校正控制信号CAL；所述比较器的反相输入端V_in-分别与第二开关S2的第二端、第五开关S5的第二端相连，第二开关S2的第一端接反相输入信号V_in，第二开关S2的控制端接第二校正控制信号第五开关S5的第一端接共模信号V_cm，第五开关S5的控制端接第一校正控制信号CAL；第四开关S4的第一端接比较器的同相输入端V_in+，第四开关S4的第二端接比较器的反相输入端V_in-，第四开关S4的控制端接第一校正控制信号CAL。

如图1所示，比较器的同相输出端V_o+通过第七开关S7与时钟和校正控制电路的反相比较结果输入端V_o2连接，比较器的反相输出端V_o-通过第六开关S6与时钟和校正控制电路的同相比较结果输入端V_o1连接，第六开关S6的控制端和第七开关S7的控制端均接第一校正控制信号CAL；比较器的同相输出端V_o+与第八开关S8的第一端相连，第八开关S8的第二端作为比较器失调电压补偿电路的第一输出端V_op；比较器的反相输出端V_o-与第九开关S9的第一端相连，第九开关S9的第二端作为比较器失调电压补偿电路的第二输出端V_on，第八开关S8的控制端和第九开关S9的控制端均接第二校正控制信号比较器的时钟输入端与时钟和校正控制电路的时钟输出端连接，比较器的时钟输入端接收时钟信号CLKC。

如图1所示，时钟和校正控制电路的第一电荷泵开关控制输出端输出第一电荷泵开关控制信号A，且与电荷泵的第一开关控制输入端连接；时钟和校正控制电路的第二电荷泵开关控制输出端输出第二电荷泵开关控制信号B，且与电荷泵的第二开关控制输入端连接；时钟和校正控制电路的时钟输入端接收外部输入时钟信号CLK，时钟和校正控制电路的复位输入端接收复位信号RST，时钟和校正控制电路的置位输入端接收置位信号SET；时钟和校正控制电路的第一校正控制信号输出端输出第一校正控制信号CAL，且该信号控制第三开关S3、第四开关S4、第五开关S5、第六开关S6和第七开关S7；时钟和校正控制电路的第二校正控制信号输出端输出第二校正控制信号且该信号控制第一开关S1、第二开关S2、第八开关S8和第九开关S9；所述第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8和第九开关S9均采用MOS管。

如图1所示，电荷泵的同相补偿输出端V_calp与比较器的同相补偿输入端V_cal+连接，电荷泵的反相补偿输出端V_caln与比较器的反相补偿输入端V_cal-连接；电荷泵的预充电控制输入端接收预充电控制信号P_rchg，电荷泵的共模输入端接收共模信号V_cm。

如图2所示，所述比较器包括动态前置放大器201和锁存器202，其中，动态前置放大器201包括输入管M2、输入管M3、失调补偿输入管M4、失调补偿输入管M5、尾电流源管M1、负载管M6和负载管M7；尾电源管M1的漏极分别与输入管M2的源极、输入管M3的源极、失调补偿输入管M4的源极、失调补偿输入管M5的源极相连，尾电流源管M1的源极接电源，输入管M2的漏极分别与失调补偿输入管M4的漏极、负载管M6的漏极相连，输入管M3的漏极分别与失调补偿输入管M5的漏极、负载管M7的漏极相连，负载管M6和M7的源极接地；输入管M2的栅极作为比较器的同相输入端V_in+，输入管M3的栅极作为比较器的反相输入端V_in-，失调补偿输入管M4的栅极作为比较器的同相补偿输入端V_cal+，失调补偿输入管M5的栅极作为比较器的反相补偿输入端V_cal-，动态前置放大器201的输出端与锁存器202的输入端相连，锁存器202的输出端作为比较器的输出端，比较器的输出端包括同相输出端V_o+和反相输出端V_o-，比较器的时钟输入端接收比较器时钟信号CLKC；所述输入管M2、输入管M3、失调补偿输入管M4、失调补偿输入管M5、尾电流源管M1、负载管M6和负载管M7均采用MOS管。

如图3所示，所述时钟和校正控制电路包括第一或门301、第一DFF302、第二DFF303、第三DFF304、第四DFF305、第二或门306、第一反相器307、第一与非门308、第五DFF309、第六DFF310、第一与门311、第二反相器312、第二与非门313、第一延迟缓冲器314、第二延迟缓冲器315、第十开关S10、第三或门316、第二与门317、第三与非门318、第三与门319、第四与门320、第五与门321和第六与门322；第一或门301的第一输入端作为时钟和校正控制电路的同相比较结果输入端V_o1并接收比较器的同相输出结果，第一或门301的第二输入端作为时钟和校正控制电路的反相比较结果输入端V_o2并接收比较器的反相输出结果，第三或门316的第二输入端作为时钟和校正控制电路的时钟输入端并接收外部时钟信号CLK，第三DFF304的复位输入端、第四DFF305的复位输入端、第一与门311的第二输入端和第三与非门318的第二输入端均接收复位信号RST，第一DFF302的置位输入端、第二DFF303的置位输入端、第五DFF309的置位输入端和第六DFF310的置位输入端接收置位信号SET，第一与门311的输出端作为时钟和校正控制电路的第一校正控制信号输出端并输出第一校正控制信号CAL，第二反相器312的输出端作为时钟和校正控制电路的第二校正控制信号输出端并输出第二校正控制信号第三与非门318的输出端作为时钟和校正控制电路的比较器时钟输出端并输出比较器时钟信号CLKC，第五与门321的输出端作为时钟和校正控制电路的第一电荷泵开关控制输出端并输出第二电荷泵开关控制信号B，第六与门322的输出端作为时钟和校正控制电路的第二电荷泵开关控制输出端并输出第一电荷泵开关控制信号A。

如图4所示，所述电荷泵包括第一电流源Icp1、第二电流源Icp2、第三电流源Icp3、第四电流源Icp4、第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14、第十五开关S15、第十六开关S16、第一存储电容C1和第二存储电容C2；第一电流源Icp1的输入端接电源，第一电流源Icp1的输出端与第十一开关S11的第一端相连，第二电流源Icp2的输入端与第十二开关S12的第二端相连，第二电流源Icp2的输出端接地，第三电流源Icp3的输入端接电源，第三电流源Icp3的输出端与第十三S13开关的第一端相连，第四电流源Icp4的输入端与第十四开关S14的第二端相连，第四电流源Icp4的输出端接地；第十一开关S11的控制端与第十四开关S14的控制端相连，并作为电荷泵的第一开关控制输入端接收第一电荷泵开关控制信号A；第十二开关S12的控制端与第十三开关S13的控制端相连，并作为电荷泵的第二开关控制输入端接收第二电荷泵开关控制信号B；第十五开关S15的第二端与第十六开关S16的第一端相连，并作为电荷泵的共模输入端接收共模信号V_cm；第十五开关S15的控制端与第十六开关S16的控制端相连，并作为电荷泵的预充电控制输入端接收预充电控制信号P_rchg；第十一开关S11的第二端、第十二开关S12的第一端、第十五开关S15的第一端、第一存储电容C1的第一端相互连接在一起，并作为电荷泵的同相补偿输出端V_calp输出同相失调补偿电压；第十三开关S13的第二端、第十四开关S14的第一端、第十六开关S16的第二端、第二存储电容C2的第一端相互连接在一起，并作为电荷泵的反相补偿输出端V_caln输出反相失调补偿电压；存储电容C1的第二端和存储电容C2的第二端均接地，存储电容C1的电容值和存储电容C2的电容值相等均为Cu；所述第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14、第十五开关S15、第十六开关S16均采用MOS管。

本补偿方法包括下列顺序的步骤：

(1)上电后初始化，置位信号SET为高电平，复位信号RST为低电平，预充电控制信号P_rchg为高电平；第一校正控制信号CAL为低电平，第二校正控制信号为高电平，时钟信号CLKC为高电平，第一电荷泵开关控制信号A为低电平，第二电荷泵开关控制信号B为低电平；第一开关S1和第二开关S2导通，第三开关S3、第四开关S4和第五开关S5断开，第六开关S6和第七S7断开，第八开关S8和第九开关S9导通；比较器复位，比较器的同相输出端V_o+及反相输出端V_o-均为低电平；电荷泵的存储电容C1和存储电容C2预充电，比较器的同相补偿输入端V_cal+和反相补偿输入端V_cal-初始电压为V_cm；

(2)校正开始后，置位信号SET变为低电平，复位信号RST变为高电平，预充电信号P_rchg变为低电平，电荷泵的第十五开关S15和第十六开关S16断开，时钟和校正控制电路输出的第一校正控制信号CAL变为高电平，第二校正控制信号变为低电平；第一开关S1和第二S2断开，第三开关S3、第四开关S4和第五开关S5导通，比较器的同相输入端V_in+和反相输入端V_in-短接并连接共模电平V_cm；第六开关S6和第七开关S7导通，比较器的同相输出端V_o+与时钟和校正控制电路的同相比较结果输入端V_o1连通，比较器的反相输出端V_o-与时钟和校正控制电路的反相比较结果输入端V_o2连通，第八开关S8和第九开关S9断开；

(3)当校正阶段时钟信号CLKC的每一个时钟下降沿到来时，时钟和校正控制电路输出的第一电荷泵开关控制信号A和第二电荷泵开关控制信号B均为低电平，电荷泵的第十一开关S11、第十二开关S12、第十三开关S13和第十四开关S14断开，存储电容C1和存储电容C2上存储的电荷保持不变，同相补偿输出端V_calp和反相补偿输出端V_caln输出的失调补偿电压保持不变，比较器进入比较状态，对失调电压进行比较判定并输出比较结果，时钟和校正控制电路的第一或门301输出的比较结果有效信号VALID由低电平变为高电平，并触发第一DFF 302和第二DFF 303锁存比较结果，并输出同相比较结果锁存信号OP和反相比较结果锁存信号ON，第三DFF 304和第四DFF 305根据锁存的比较结果判断本次比较结果与前一次比较结果是否相同，如果相同，则第二或门306输出的比较结果翻转标志信号C状态保持不变，如果不同，则表示比较结果发生翻转，比较结果翻转标志信号C状态改变，比较结果翻转标志信号C初始状态为低电平，比较结果发生第一次翻转时，比较结果翻转标志信号C由低电平变为高电平，比较结果发生第二次翻转时，比较结果翻转标志信号C由高电平变为低电平；

当校正阶段时钟信号CLKC的每一个时钟上升沿到来时，比较器进入复位状态，比较器输出结果均为低电平，时钟和校正控制电路的第一或门输出的比较结果有效信号VALID变为低电平，比较结果翻转标志信号C、校正完成标志信号F、第一校正控制信号CAL和第二校正控制信号的状态保持不变，第一电荷泵开关控制信号A和第二电荷泵开关控制信号B根据锁存的比较结果OP和ON作相应变化，电荷泵的第十一开关S11和第十四开关S14根据第一电荷泵开关控制信号A的状态断开或者导通，电荷泵的第十二开关S12和第十三开关S13根据第二电荷泵开关控制信号B的状态断开或者导通，若第十一开关S11和第十四开关S14导通，则电流源Icp1和电流源Icp4分别对存储电容C1和存储电容C2进行充电和放电，增加电荷泵同相补偿输出端V_calp的电压和降低电荷泵反相补偿输出端V_caln的电压；若第十二开关S12和第十三开关S13导通，则电流源Icp2和电流源Icp4分别对存储电容C1和存储电容C2进行放电和充电，降低电荷泵同相补偿输出端V_calp的电压和增加电荷泵反相补偿输出端V_caln的电压。

比较器失调电压补偿发生在时钟信号CLKC为高电平时，校正阶段时钟信号CLKC由时钟和校正控制电路内部逻辑产生，通过改变内部逻辑的延迟时间，可以调节时钟信号CLKC为高电平时的时长，进而改变电荷泵中电流源对存储电容充放电的时间，从而改变失调电压补偿步长。

在比较器的比较结果发生第一次翻转前，比较结果翻转标志信号C为低电平，时钟和校正控制电路的第十开关S10断开，时钟信号CLKC为高电平的时长包括第一延迟缓冲器314的延迟和第二延迟缓冲器315的延迟，从而使电荷泵中的电流源对存储电容充放电的时间较长，比较器失调电压补偿的步长较大，在比较器的比较结果发生第一次翻转后和第二次翻转前，比较结果翻转标志信号C变为高电平，时钟和校正控制电路的第十开关S10导通，时钟信号CLKC为高电平的时长只包括第一延迟缓冲器314的延迟，从而使电荷泵中的电流源对存储电容充放电的时间较短，比较器失调电压补偿的步长较小；

当比较器的比较结果发生第二次翻转时，即比较结果翻转标志信号C由高电平变为低电平，第五DFF 309被触发，使得校正完成标志信号F由低电平变为高电平，进而会触发第六DFF 310使第一校正控制信号CAL变为低电平，第二校正控制信号变为高电平，校正结束，第一开关S1和第二开关S2导通，第三开关S3、第四开关S4和第五开关S5断开，比较器的同相输入端V_in+接入同相输入信号V_ip，比较器的反相输入端V_in-接入反相输入信号V_in，第六开关S6和第七开关S7断开，第八开关S8和第九开关S9导通，比较器的同相输出端V_o+和第一输出端V_op连通，比较器的反相输出端V_o-和第二输出端V_on连通，时钟信号CLKC由外部输入时钟信号CLK提供，电荷泵的所有开关断开，存储电容C1和存储电容C2上存储的电荷保持不变，同相补偿输出端V_calp和反相补偿输出端V_caln输出的失调补偿电压保持不变。

时钟信号CLK为外部输入时钟信号，在比较器失调校正阶段，即第一校正控制信号CAL为高电平时，时钟信号CLK无效，只有当第一校正控制信号CAL为低电平时，时钟信号CLK才有效，并为比较器提供工作时钟；

本发明中由一个信号控制的开关具有以下特性：当该开关控制信号为高电平时，该开关导通，当该开关控制信号为低电平时，该开关断开。假设比较器的同相输入端V_in+存在正的失调电压V_os，预设时钟和校正控制电路的第一延迟缓冲器314的延迟为t₁，第二延迟缓冲器315的延迟为t₂，电荷泵的电流源Icp1、电流源Icp2、电流源Icp3及电流源Icp4的输出电流为I，存储电容C1及存储电容C2的电容值均为Cu。

CLK为外部输入时钟信号，在比较器失调校正阶段，即第一校正控制信号CAL为高电平时，CLK无效，只有当比较器失调校正电路不工作时，即第一校正控制信号CAL为低电平时，CLK才有效，并为比较器提供工作时钟。

校正阶段的时钟信号CLKC由时钟和校正控制电路产生，其中复位信号RST变为高电平通过第三与非门318使时钟信号CLKC变为低电平，然后时钟产生环路开始工作，具体地，比较器开始比较，比较结果通过时钟和校正控制电路的第一或门301使比较结果有效信号VALID变为高电平，高电平的VALID信号通过第二与非门313、第一延迟缓冲器314、第二延迟缓冲器315或第十开关S10、第二与门317和第三与非门318使时钟信号CLKC变为高电平，比较器开始复位，比较结果均复位到低电平，使比较结果有效信号VALID变为低电平，低电平的VALID信号通过第二与非门313、第一延迟缓冲器314、第二延迟缓冲器315或第十开关S10、第二与门317和第三与非门318使时钟信号CLKC变为低电平，比较器开始比较，开始下一次循环，通过此环路产生比较器校正阶段所需的时钟信号CLKC。

在本方法的第(3)步骤中，当校正阶段时钟信号CLKC的第一个时钟上升沿到来时，比较器进入复位状态，比较器输出结果均为低电平，时钟和校正控制电路的第一或门301输出的比较结果有效信号VALID变为低电平，比较结果翻转标志信号C、校正完成标志信号F、第一校正控制信号CAL和第二校正控制信号的状态保持不变，第十开关S10保持断开，第一电荷泵开关控制信号A输出低电平，第二电荷泵开关控制信号B输出高电平，电荷泵的第十一开关S11和第十四开关S14断开，第十二开关S12和第十三开关S13导通，电流源Icp2对存储电容C1进行放电降低同相补偿输出端V_calp的电压，电流源Icp3对存储电容C2进行充电增加反相补偿输出端V_caln的电压，由于第十开关S10断开，CLKC为高电平的时长包括第一延迟缓冲器314的延迟t₁和第二延迟缓冲器315的延迟t₂，所以充放电的时长为t₁+t₂，失调电压改变的步长V_step1为：

当时钟信号CLKC第i+1(i>0)个时钟下降沿到来时，时钟和校正控制电路输出的控制信号A和B均为低电平，电荷泵的第十一开关S11、第十二开关S12、第十三开关S13和第十四开关S14断开，存储电容C1和存储电容C2上存储的电荷保持不变，同相补偿输出端V_calp和反相补偿输出端V_caln输出的失调补偿电压V_calp,i+1和V_caln,i+1保持不变，其中：

此时，比较器同相输入端V_in+存在的等效失调电压V_os,i+1为：

比较器开始比较，比较器的同相输出端V_o+输出为低电平，反相输出端V_o-输出为高电平，时钟和校正控制电路的第一或门301输出的比较结果有效信号VALID由低电平变为高电平，并触发第一DFF 302和第二DFF 303锁存比较结果，并输出OP和ON，OP由高电平变为低电平，ON由低电平变为高电平，第二或门306输出的比较结果翻转标志信号C由低电平变为高电平，第十开关S10导通，校正完成标志信号F保持低电平，第一校正控制信号CAL保持高电平、第二校正控制信号保持低电平。

当时钟信号CLKC的第i+1个时钟上升沿到来时，比较器进入复位状态，比较器输出结果均为低电平，时钟和校正控制电路的第一或门301输出的比较结果有效信号VALID变为低电平，比较结果翻转标志信号C、校正完成标志信号F、第一校正控制信号CAL和第二校正控制信号的状态保持不变，第十开关S10保持导通，第一电荷泵开关控制信号A输出高电平，第二电荷泵开关控制信号B输出低电平，电荷泵的第十一开关S11和第十四开关S14导通，第十二开关S12和第十三开关S13断开，电流源Icp1对存储电容C1进行充电增加同相补偿输出端V_calp的电压，电流源Icp4对存储电容C2进行放电降低反相补偿输出端V_caln的电压，由于第十开关S10导通，CLKC为高电平的时长只包括第一延迟缓冲器314的延迟t₁，所以充放电的时长为t₁，失调电压改变的步长V_step2为：

当时钟信号CLKC第j(j>i+1)个时钟下降沿到来时，时钟和校正控制电路输出的控制信号A和B均为低电平，电荷泵的第十一开关S11、第十二开关S12、第十三开关S13和第十四开关S14断开，存储电容C1和存储电容C2上存储的电荷保持不变，同相补偿输出端V_calp和反相补偿输出端V_caln输出的失调补偿电压V_calp,j和V_caln,j保持不变，其中：

此时，比较器同相输入端V_in+存在的等效失调电压V_os,j为

比较器开始比较，比较器的同相输出端V_o+输出为高电平，反相输出端V_o-为低电平，时钟和校正控制电路的第一或门301输出的比较结果有效信号VALID由低电平变为高电平，并触发第一DFF 302和第二DFF 303锁存比较结果，并输出OP和ON，OP由低电平变为高电平，ON由高电平变为低电平，第二或门306输出的比较结果翻转标志信号C由高电平变为低电平，第五DFF 309被触发，使得校正完成标志信号F由低电平变为高电平，进而会触发第六DFF 310使第一校正控制信号CAL变为低电平，第二校正控制信号变为高电平，校正结束，所述第一开关S1和第二S2导通，第三开关S3、第四开关S4和第五开关S5断开，比较器的同相输入端V_in+接入同相输入信号V_ip，比较器的反相输入端V_in-接入反相输入信号V_in，第六开关S6和第七开关S7断开，第八开关S8和第九开关S9导通，比较器的同相输出端V_o+和第一输出端V_op连通，比较器的反相输出端V_o-和第二输出端V_on连通，时钟信号CLKC由外部输入时钟信号CLK提供，电荷泵的所有开关断开，存储电容C1和存储电容C2上存储的电荷保持不变，同相补偿输出端V_calp和反相补偿输出端V_caln输出的失调补偿电压保持不变。

校正过程中，前i个时钟周期采用较大步长V_step1补偿比较器失调电压，后j-i-1个时钟周期采用较小步长V_step2补偿比较器失调电压，对于大范围的比较器失调电压，可以通过合理选择电流源的电流I及延迟缓冲器的延迟时间t₁和t₂，快速的完成失调电压的校正，并使校正后比较器剩余的失调电压满足希望达到的校正精度要求。

综上所述，在本发明中，比较器失调电压校正阶段的时钟信号由校正电路的内部逻辑电路产生，通过改变时钟信号的脉宽，改变电荷泵充放电的时间，从而调整校正的步长；其次，对于大范围的失调电压，首先经过较大的步长进行粗补偿，使失调电压快速的降低到一个较小的范围，然后利用较小的步长实现高精度的校正，最终实现大范围比较器失调电压的快速高精度的校正。

Claims (7)

1.一种快速高精度可变步长的比较器失调电压补偿电路，其特征在于：包括比较器、时钟和校正控制电路、电荷泵、第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8和第九开关S9；所述比较器的同相输入端V_in+分别与第一开关S1的第二端、第三开关S3的第二端相连，第一开关S1的第一端接同相输入信号V_ip，第一开关S1的控制端接第二校正控制信号第三开关S3的第一端接共模信号V_cm，第三开关S3的控制端接第一校正控制信号CAL；所述比较器的反相输入端V_in-分别与第二开关S2的第二端、第五开关S5的第二端相连，第二开关S2的第一端接反相输入信号V_in，第二开关S2的控制端接第二校正控制信号第五开关S5的第一端接共模信号V_cm，第五开关S5的控制端接第一校正控制信号CAL；第四开关S4的第一端接比较器的同相输入端V_in+，第四开关S4的第二端接比较器的反相输入端V_in-，第四开关S4的控制端接第一校正控制信号CAL；

比较器的同相输出端V_o+通过第七开关S7与时钟和校正控制电路的反相比较结果输入端V_o2连接，比较器的反相输出端V_o-通过第六开关S6与时钟和校正控制电路的同相比较结果输入端V_o1连接，第六开关S6的控制端和第七开关S7的控制端均接第一校正控制信号CAL；比较器的同相输出端V_o+与第八开关S8的第一端相连，第八开关S8的第二端作为比较器失调电压补偿电路的第一输出端V_op；比较器的反相输出端V_o-与第九开关S9的第一端相连，第九开关S9的第二端作为比较器失调电压补偿电路的第二输出端V_on，第八开关S8的控制端和第九开关S9的控制端均接第二校正控制信号比较器的时钟输入端与时钟和校正控制电路的时钟输出端连接，比较器的时钟输入端接收时钟信号CLKC；

时钟和校正控制电路的第一电荷泵开关控制输出端输出第一电荷泵开关控制信号A，且与电荷泵的第一开关控制输入端连接；时钟和校正控制电路的第二电荷泵开关控制输出端输出第二电荷泵开关控制信号B，且与电荷泵的第二开关控制输入端连接；时钟和校正控制电路的时钟输入端接收外部输入时钟信号CLK，时钟和校正控制电路的复位输入端接收复位信号RST，时钟和校正控制电路的置位输入端接收置位信号SET；时钟和校正控制电路的第一校正控制信号输出端输出第一校正控制信号CAL，且该信号控制第三开关S3、第四开关S4、第五开关S5、第六开关S6和第七开关S7；时钟和校正控制电路的第二校正控制信号输出端输出第二校正控制信号且该信号控制第一开关S1、第二开关S2、第八开关S8和第九开关S9；所述第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8和第九开关S9均采用MOS管；

电荷泵的同相补偿输出端V_calp与比较器的同相补偿输入端V_cal+连接，电荷泵的反相补偿输出端V_caln与比较器的反相补偿输入端V_cal-连接；电荷泵的预充电控制输入端接收预充电控制信号P_rchg，电荷泵的共模输入端接收共模信号V_cm。

2.根据权利要求1所述的快速高精度可变步长的比较器失调电压补偿电路，其特征在于：所述比较器包括动态前置放大器和锁存器，其中，动态前置放大器包括输入管M2、输入管M3、失调补偿输入管M4、失调补偿输入管M5、尾电流源管M1、负载管M6和负载管M7；尾电源管M1的漏极分别与输入管M2的源极、输入管M3的源极、失调补偿输入管M4的源极、失调补偿输入管M5的源极相连，尾电流源管M1的源极接电源，输入管M2的漏极分别与失调补偿输入管M4的漏极、负载管M6的漏极相连，输入管M3的漏极分别与失调补偿输入管M5的漏极、负载管M7的漏极相连，负载管M6和M7的源极接地；输入管M2的栅极作为比较器的同相输入端V_in+，输入管M3的栅极作为比较器的反相输入端V_in-，失调补偿输入管M4的栅极作为比较器的同相补偿输入端V_cal+，失调补偿输入管M5的栅极作为比较器的反相补偿输入端V_cal-，动态前置放大器的输出端与锁存器的输入端相连，锁存器的输出端作为比较器的输出端，比较器的输出端包括同相输出端V_o+和反相输出端V_o-，比较器的时钟输入端接收比较器时钟信号CLKC；所述输入管M2、输入管M3、失调补偿输入管M4、失调补偿输入管M5、尾电流源管M1、负载管M6和负载管M7均采用MOS管。

3.根据权利要求1所述的快速高精度可变步长的比较器失调电压补偿电路，其特征在于：所述时钟和校正控制电路包括第一或门、第一DFF、第二DFF、第三DFF、第四DFF、第二或门、第一反相器、第一与非门、第五DFF、第六DFF、第一与门、第二反相器、第二与非门、第一延迟缓冲器、第二延迟缓冲器、开关S10、第三或门、第二与门、第三与非门、第三与门、第四与门、第五与门和第六与门；第一或门的第一输入端作为时钟和校正控制电路的同相比较结果输入端V_o1并接收比较器的同相输出结果，第一或门的第二输入端作为时钟和校正控制电路的反相比较结果输入端V_o2并接收比较器的反相输出结果，第三或门的第二输入端作为时钟和校正控制电路的时钟输入端并接收外部时钟信号CLK，第三DFF的复位输入端、第四DFF的复位输入端、第一与门的第二输入端和第三与非门的第二输入端均接收复位信号RST，第一DFF的置位输入端、第二DFF的置位输入端、第五DFF的置位输入端和第六DFF的置位输入端接收置位信号SET，第一与门的输出端作为时钟和校正控制电路的第一校正控制信号输出端并输出第一校正控制信号CAL，第二反相器的输出端作为时钟和校正控制电路的第二校正控制信号输出端并输出第二校正控制信号第三与非门的输出端作为时钟和校正控制电路的比较器时钟输出端并输出比较器时钟信号CLKC，第五与门的输出端作为时钟和校正控制电路的第一电荷泵开关控制输出端并输出第二电荷泵开关控制信号B，第六与门的输出端作为时钟和校正控制电路的第二电荷泵开关控制输出端并输出第一电荷泵开关控制信号A。

4.根据权利要求1所述的快速高精度可变步长的比较器失调电压补偿电路，其特征在于：所述电荷泵包括第一电流源Icp1、第二电流源Icp2、第三电流源Icp3、第四电流源Icp4、第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14、第十五开关S15、第十六开关S16、第一存储电容C1和第二存储电容C2；第一电流源Icp1的输入端接电源，第一电流源Icp1的输出端与第十一开关S11的第一端相连，第二电流源Icp2的输入端与第十二开关S12的第二端相连，第二电流源Icp2的输出端接地，第三电流源Icp3的输入端接电源，第三电流源Icp3的输出端与第十三S13开关的第一端相连，第四电流源Icp4的输入端与第十四开关S14的第二端相连，第四电流源Icp4的输出端接地；第十一开关S11的控制端与第十四开关S14的控制端相连，并作为电荷泵的第一开关控制输入端接收第一电荷泵开关控制信号A；第十二开关S12的控制端与第十三开关S13的控制端相连，并作为电荷泵的第二开关控制输入端接收第二电荷泵开关控制信号B；第十五开关S15的第二端与第十六开关S16的第一端相连，并作为电荷泵的共模输入端接收共模信号V_cm；第十五开关S15的控制端与第十六开关S16的控制端相连，并作为电荷泵的预充电控制输入端接收预充电控制信号P_rchg；第十一开关S11的第二端、第十二开关S12的第一端、第十五开关S15的第一端、第一存储电容C1的第一端相互连接在一起，并作为电荷泵的同相补偿输出端V_calp输出同相失调补偿电压；第十三开关S13的第二端、第十四开关S14的第一端、第十六开关S16的第二端、第二存储电容C2的第一端相互连接在一起，并作为电荷泵的反相补偿输出端V_caln输出反相失调补偿电压；存储电容C1的第二端和存储电容C2的第二端均接地，存储电容C1的电容值和存储电容C2的电容值相等均为Cu；所述第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14、第十五开关S15、第十六开关S16均采用MOS管。

5.根据权利要求1至4中任一项所述的快速高精度可变步长的比较器失调电压补偿电路的补偿方法，其特征在于：该方法包括下列顺序的步骤：

(1)上电后初始化，置位信号SET为高电平，复位信号RST为低电平，预充电控制信号P_rchg为高电平；第一校正控制信号CAL为低电平，第二校正控制信号为高电平，时钟信号CLKC为高电平，第一电荷泵开关控制信号A为低电平，第二电荷泵开关控制信号B为低电平；第一开关S1和第二开关S2导通，第三开关S3、第四开关S4和第五开关S5断开，第六开关S6和第七S7断开，第八开关S8和第九开关S9导通；比较器复位，比较器的同相输出端V_o+及反相输出端V_o-均为低电平；电荷泵的存储电容C1和存储电容C2预充电，比较器的同相补偿输入端V_cal+和反相补偿输入端V_cal-初始电压为V_cm；

(2)校正开始后，置位信号SET变为低电平，复位信号RST变为高电平，预充电信号P_rchg变为低电平，电荷泵的第十五开关S15和第十六开关S16断开，时钟和校正控制电路输出的第一校正控制信号CAL变为高电平，第二校正控制信号变为低电平；第一开关S1和第二S2断开，第三开关S3、第四开关S4和第五开关S5导通，比较器的同相输入端V_in+和反相输入端V_in-短接并连接共模电平V_cm；第六开关S6和第七开关S7导通，比较器的同相输出端V_o+与时钟和校正控制电路的同相比较结果输入端V_o1连通，比较器的反相输出端V_o-与时钟和校正控制电路的反相比较结果输入端V_o2连通，第八开关S8和第九开关S9断开；

(3)当校正阶段时钟信号CLKC的每一个时钟下降沿到来时，时钟和校正控制电路输出的第一电荷泵开关控制信号A和第二电荷泵开关控制信号B均为低电平，电荷泵的第十一开关S11、第十二开关S12、第十三开关S13和第十四开关S14断开，存储电容C1和存储电容C2上存储的电荷保持不变，同相补偿输出端V_calp和反相补偿输出端V_caln输出的失调补偿电压保持不变，比较器进入比较状态，对失调电压进行比较判定并输出比较结果，时钟和校正控制电路的第一或门输出的比较结果有效信号VALID由低电平变为高电平，并触发第一DFF和第二DFF锁存比较结果，并输出同相比较结果锁存信号OP和反相比较结果锁存信号ON，第三DFF和第四DFF根据锁存的比较结果判断本次比较结果与前一次比较结果是否相同，如果相同，则第二或门输出的比较结果翻转标志信号C状态保持不变，如果不同，则表示比较结果发生翻转，比较结果翻转标志信号C状态改变，比较结果翻转标志信号C初始状态为低电平，比较结果发生第一次翻转时，比较结果翻转标志信号C由低电平变为高电平，比较结果发生第二次翻转时，比较结果翻转标志信号C由高电平变为低电平；

当校正阶段时钟信号CLKC的每一个时钟上升沿到来时，比较器进入复位状态，比较器输出结果均为低电平，时钟和校正控制电路的第一或门输出的比较结果有效信号VALID变为低电平，比较结果翻转标志信号C、校正完成标志信号F、第一校正控制信号CAL和第二校正控制信号的状态保持不变，第一电荷泵开关控制信号A和第二电荷泵开关控制信号B根据锁存的比较结果OP和ON作相应变化，电荷泵的第十一开关S11和第十四开关S14根据第一电荷泵开关控制信号A的状态断开或者导通，电荷泵的第十二开关S12和第十三开关S13根据第二电荷泵开关控制信号B的状态断开或者导通，若第十一开关S11和第十四开关S14导通，则电流源Icp1和电流源Icp4分别对存储电容C1和存储电容C2进行充电和放电，增加电荷泵同相补偿输出端V_calp的电压和降低电荷泵反相补偿输出端V_caln的电压；若第十二开关S12和第十三开关S13导通，则电流源Icp2和电流源Icp4分别对存储电容C1和存储电容C2进行放电和充电，降低电荷泵同相补偿输出端V_calp的电压和增加电荷泵反相补偿输出端V_caln的电压。

6.根据权利要求5所述的补偿方法，其特征在于：比较器失调电压补偿发生在时钟信号CLKC为高电平时，校正阶段时钟信号CLKC由时钟和校正控制电路内部逻辑产生，通过改变内部逻辑的延迟时间，可以调节时钟信号CLKC为高电平时的时长，进而改变电荷泵中电流源对存储电容充放电的时间，从而改变失调电压补偿步长。

7.根据权利要求5所述的补偿方法，其特征在于：在比较器的比较结果发生第一次翻转前，比较结果翻转标志信号C为低电平，时钟和校正控制电路的第十开关S10断开，时钟信号CLKC为高电平的时长包括第一延迟缓冲器的延迟和第二延迟缓冲器的延迟，从而使电荷泵中的电流源对存储电容充放电的时间较长，比较器失调电压补偿的步长较大，在比较器的比较结果发生第一次翻转后和第二次翻转前，比较结果翻转标志信号C变为高电平，时钟和校正控制电路的第十开关S10导通，时钟信号CLKC为高电平的时长只包括第一延迟缓冲器的延迟，从而使电荷泵中的电流源对存储电容充放电的时间较短，比较器失调电压补偿的步长较小；

当比较器的比较结果发生第二次翻转时，即比较结果翻转标志信号C由高电平变为低电平，第五DFF被触发，使得校正完成标志信号F由低电平变为高电平，进而会触发第六DFF使第一校正控制信号CAL变为低电平，第二校正控制信号变为高电平，校正结束，第一开关S1和第二开关S2导通，第三开关S3、第四开关S4和第五开关S5断开，比较器的同相输入端V_in+接入同相输入信号V_ip，比较器的反相输入端V_in-接入反相输入信号V_in，第六开关S6和第七开关S7断开，第八开关S8和第九开关S9导通，比较器的同相输出端V_o+和第一输出端V_op连通，比较器的反相输出端V_o-和第二输出端V_on连通，时钟信号CLKC由外部输入时钟信号CLK提供，电荷泵的所有开关断开，存储电容C1和存储电容C2上存储的电荷保持不变，同相补偿输出端V_calp和反相补偿输出端V_caln输出的失调补偿电压保持不变。