CN108550527A - 一种图形化方法 - Google Patents

一种图形化方法 Download PDF

Info

Publication number
CN108550527A
CN108550527A CN201810469280.9A CN201810469280A CN108550527A CN 108550527 A CN108550527 A CN 108550527A CN 201810469280 A CN201810469280 A CN 201810469280A CN 108550527 A CN108550527 A CN 108550527A
Authority
CN
China
Prior art keywords
bulge
nano
patterned
substrate
imprint stamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810469280.9A
Other languages
English (en)
Other versions
CN108550527B (zh
Inventor
赵承潭
李鑫
黄华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810469280.9A priority Critical patent/CN108550527B/zh
Publication of CN108550527A publication Critical patent/CN108550527A/zh
Application granted granted Critical
Publication of CN108550527B publication Critical patent/CN108550527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

本发明实施例提供了一种图形化方法,用以准确的实现在特定区域的图形化。该图形化方法包括:在基底上制作至少一凸起结构,所述凸起结构的位置与需要图形化的区域对应;在所述凸起结构上形成一膜层;采用纳米压印模板对所述膜层进行图形化。由于在采用纳米压印模板对膜层进行图形化的步骤之前,在基底上制作至少一凸起结构,与现有技术相比,能够使得凸起结构之外的区域不能实现纳米压印,进而准确的实现在特定区域的图形化。

Description

一种图形化方法
技术领域
本发明涉及纳米压印技术领域,尤其涉及一种图形化方法。
背景技术
纳米压印技术是在纳米尺度获得复制结构的一种成本低而速度快的方法,它可以大批量重复性地在大面积基板上制备纳米图案结构。
纳米压印技术,是通过阻蚀剂的物理变形来实现图形转移,其分辨率不受光波波长等因素限制,可突破传统光刻工艺的分辨率极限,同时还具有低成本、大深宽比等优点。目前报道的纳米加工精度已经达到2纳米,超过了传统光刻技术能够达到的分辨率。
目前常用的纳米压印技术分为如下三个步骤:
第一步:模板的加工;该步骤一般使用电子束刻蚀等手段,在硅或其它衬底上加工出所需要的结构作为模板,由于电子的衍射极限远小于光子,因此可以达到远高于光刻技术的分辨率。
第二步:图样的转移;该步骤在待加工的材料表面涂覆一层光刻胶,然后将第一步加工形成的模板压在光刻胶的表面,采用加压的方式使图案转移到光刻胶上。
第三步:衬底的加工;该步骤用紫外光使光刻胶固化,移开模板后,用刻蚀液将第二步未完全去除的光刻胶刻蚀掉,露出待加工材料表面,然后使用化学刻蚀的方法进行加工,完成后去除全部光刻胶,最终得到高精度加工的材料。
纳米压印技术在显示行业已展开广泛的研究,偏振层、3D显示、触控电极、彩膜基板和阵列基板等都能通过纳米压印工艺方式实现。
本发明的发明人发现,现有纳米压印技术在显示领域应用的一个难点是实现图形化,显示领域需要在特定的区域实现纳米图形,而现有纳米压印技术很难做到在特定区域的图形化。
发明内容
有鉴于此,本发明提供一种图形化方法,用以准确的实现在特定区域的图形化。
为了实现上述目的,本发明提供以下技术方案:
一种图形化方法,包括:
在基底上制作至少一凸起结构,所述凸起结构的位置与需要图形化的区域对应;
在所述凸起结构上形成一膜层;
采用纳米压印模板对所述膜层进行图形化。
优选地,在所述基底上制作至少两邻接的凸起结构,相邻的所述凸起结构的高度不同;
沿平行于所述基底的方向,所述凸起结构的宽度小于或等于所述纳米压印模板的宽度。
优选地,沿垂直于所述基底的方向,高度最小的所述凸起结构的高度,与所述纳米压印模板的下压高度相等。
优选地,沿垂直于所述基底的方向,相邻的所述凸起结构的高度差,不小于所述纳米压印模板的下压深度。
优选地,所述采用纳米压印模板对所述膜层进行图形化,包括:
按照所述凸起结构的高度递增的顺序,采用纳米压印模板依次对所述凸起结构上方的所述膜层进行图形化。
优选地,所述采用纳米压印模板对所述膜层进行图形化,还包括:
按照所述凸起结构的高度递增的顺序,依次对完成图形化的膜层进行遮挡。
优选地,在基底上制作凸起结构,包括:
采用构图工艺在所述基底上制作凸起结构。
优选地,所述凸起结构的材料包括有机树脂,或无机透明材料。
优选地,所述无机透明材料包括氮化硅或氧化硅。
优选地,所述在所述凸起结构上形成一膜层,包括:
采用构图工艺在所述凸起结构上形成一金属层。
相比于现有技术,本发明的方案具有以下有益效果:
本发明实施例提供的图形化方法,首先在基底上制作至少一凸起结构,凸起结构的位置与需要图形化的区域对应,之后在凸起结构上形成一膜层,并采用纳米压印模板对膜层进行图形化。本发明实施例由于在采用纳米压印模板对膜层进行图形化的步骤之前,在基底上制作至少一凸起结构,与现有技术相比,能够使得凸起结构之外的区域不能实现纳米压印,进而准确的实现在特定区域的图形化。
本发明附加的方面和优点将在下面的描述中部分给出,这些将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1是现有技术采用纳米压印的方法进行图形化时的结构示意图;
图2是现有技术采用纳米压印的方法进行大面积的图形化时的结构示意图;
图3是本发明实施例提供的一种图形化方法流程图;
图4是本发明实施例提供的采用纳米压印的方法对膜层进行图形化时的结构示意图;
图5是本发明实施例提供的一种采用纳米压印的方法对膜层进行大面积的图形化时的结构示意图;
图6-图9是本发明实施例提供的另一种采用纳米压印的方法对膜层进行大面积的图形化时的不同阶段的结构示意图;
图10-图11是本发明实施例提供的一种在彩膜基板上制作较大面积的金属线栅偏振器的不同阶段的结构示意图。
下面说明本发明实施例各附图标记表示的含义:
11-基底;12-膜层;13-压印胶;14-纳米压印模板;
120-金属层;41-凸起结构;81-光刻胶;91-黑矩阵;92-彩色滤光层;93-平坦保护层;921-红色滤光层;922-绿色滤光层;923-蓝色滤光层。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
本技术领域技术人员可以理解,除非特意声明,这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是,本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件,但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解,当我们称元件被“连接”或“耦接”到另一元件时,它可以直接连接或耦接到其他元件,或者也可以存在中间元件。此外,这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本技术领域技术人员可以理解,除非另外定义,这里使用的所有术语(包括技术术语和科学术语),具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语,应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样被特定定义,否则不会用理想化或过于正式的含义来解释。
本发明的发明人对现有技术进行研究发现,现有技术采用纳米压印的方法进行图形化的方法包括:在基底11上形成一膜层12,如图1所示,当需要对膜层12采用纳米压印的方法进行图形化时,在膜层12上涂覆一层压印胶13,然后将纳米压印模板14压在压印胶13的表面,通过压印胶13的物理变形实现图案的转移;之后采用紫外光固化压印胶13,移开纳米压印模板14后,未被压印胶13覆盖的膜层12暴露出来,然后使用刻蚀的方法去除暴露出的膜层,之后去除剩余的压印胶13,完成了对膜层12的图形化。
本发明的发明人发现,现有技术图1所示的图形化方法存在图形化区域以外的不需要图形化的区域也被图形化的问题,该方法很难做到在特定区域的图形化。
另外,本发明的发明人还发现,现有技术当需要对膜层12进行大面积的图形化时,由于现有技术纳米压印模板14的尺寸很小,且很难做大,因此采用一次纳米压印模板14对压印胶13进行压印时无法完成对膜层12大面积的图形化,现有技术通常采用拼接的方式进行大面积的图形化,如图2所示,采用纳米压印模板14多次拼接的方式来完成对膜层12大面积的图形化,图中仅示出了两次拼接。
本发明的发明人发现,现有技术图2所示的拼接方式对位误差非常大,主要是由于纳米压印模板14是安装在一个棍子上,因此对位时只能对位一个边的两点,采用这种方式进行图形化时,纳米压印的角度偏差和拼接偏差都非常大。
下面结合附图介绍本发明实施例的技术方案。
如图3所示,图3是本发明实施例提供的一种图形化方法流程图,该方法包括:
S301、在基底上制作至少一凸起结构,凸起结构的位置与需要图形化的区域对应;
S302、在凸起结构上形成一膜层;
S303、采用纳米压印模板对膜层进行图形化。
本发明实施例提供的图形化方法,首先在基底上制作至少一凸起结构,凸起结构的位置与需要图形化的区域对应,之后在凸起结构上形成一膜层,并采用纳米压印模板对膜层进行图形化。本发明实施例由于在采用纳米压印模板对膜层进行图形化的步骤之前,在基底上制作至少一凸起结构,与现有技术相比,能够使得凸起结构之外的区域不能实现纳米压印,进而准确的实现在特定区域的图形化。
具体地,本发明具体实施例若需要在两个不同的区域实现图形化,如图4所示,首先在基底12上制作凸起结构41,图中示出了两个凸起结构41,图中两个凸起结构41的位置均与需要图形化的区域对应。
较佳地,本发明具体实施例在基底12上制作凸起结构41,包括:采用构图工艺在基底12上制作凸起结构41;本发明具体实施例中的构图工艺包括光刻胶的涂覆、曝光、显影、刻蚀和去除光刻胶的部分或全部过程。
较佳地,本发明具体实施例中凸起结构41的材料包括有机树脂,或无机透明材料;这样,本发明具体实施例凸起结构的选材成本较低。
进一步地,本发明具体实施例中无机透明材料包括氮化硅(SiNx)或氧化硅(SiOx),氮化硅或氧化硅的选材成本较低,且在实际生产过程中更容易制作成凸起结构。当然,实际生产过程中,本发明具体实施例中凸起结构还可以选择其它类型的材料,本发明具体实施例并不对凸起结构的材料做限定。
具体实施时,本发明具体实施例中的凸起结构的材料以氧化硅为例进行介绍;本发明具体实施例在制作凸起结构时,首先,采用镀膜的方式在基底12上沉积一层氧化硅薄膜,沉积的氧化硅薄膜的厚度根据实际应用中需要形成的凸起结构的高度进行设定,如:实际应用中,凸起结构的高度要求大于纳米压印模板14压印时的下压深度。
接着,在氧化硅薄膜上涂覆一层光刻胶,并对涂覆的光刻胶进行曝光、显影,显影后仅保留需要形成凸起结构位置处的光刻胶;之后,再采用刻蚀的方法去除未被光刻胶覆盖区域的氧化硅薄膜;最后,去除剩余的光刻胶,形成凸起结构41。
如图4所示,接着,采用构图工艺在凸起结构41上形成一金属层120,金属层120的具体制作方法与凸起结构41的具体制作方法类似,这里不再赘述。
具体实施时,本发明具体实施例中金属层120的材料包括铝(Al)、银(Ag)和铜(Cu)等金属材料,实际生产过程中,考虑到材料特性以及性价比,本发明具体实施例中金属层120的材料选择Al。
如图4所示,接着,采用纳米压印模板14对金属层120进行图形化;具体地,在金属层120上涂覆一层压印胶13,然后将纳米压印模板14压在压印胶13的表面,通过压印胶13的物理变形实现图案的转移;之后采用紫外光固化压印胶13,移开纳米压印模板14后,使用刻蚀的方法去除暴露出的金属层,并去除剩余的压印胶13,完成对金属层120的图形化;采用纳米压印模板14对金属层120进行图形化的过程与现有技术采用纳米压印技术实现图形化的过程类似。
由于纳米压印技术的加工过程不使用可见光或紫外光加工图案,而是使用机械手段进行图案转移,这种方法能达到很高的分辨率,目前报道的最高分辨率可达2纳米。此外,纳米压印模板可以反复使用,大大降低了加工成本,也有效缩短了加工时间;因此,纳米压印技术具有超高分辨率、易量产、低成本、一致性高的技术优点。
实际生产过程中,当需要对金属层120进行大面积的图形化时,可以采用纳米压印模板14多次拼接的方式实现,如图5所示,图5示出了采用纳米压印模板14进行三次拼接的压印方式。
图5所示的图形化方法虽然能够对金属层120进行大面积的图形化,但由于纳米压印模板14的对位精度不高,在具体压印过程中,角度偏差和拼接偏差均较大。
为了降低纳米压印过程中角度偏差和拼接偏差均较大的问题,在一种较佳的实施方式中,本发明实施例在基底11上制作至少两邻接的凸起结构41,相邻的凸起结构41的高度不同,如图6所示,图中示出了两个相邻且接触的凸起结构41,沿平行于基底11的方向(即沿水平方向),凸起结构41的宽度小于或等于纳米压印模板14的宽度,这样能够很好的实现纳米压印模板14的多次拼接。
本发明具体实施例在图6所示的凸起结构41上形成金属层120,采用纳米压印模板14进行两次拼接后,可以对金属层120进行较大面积的图形化。
本发明具体实施例在采用纳米压印模板14多次拼接的方式,对金属层120进行大面积的图形化时,由于本发明具体实施例制作有多个高度不同且相邻接的凸起结构41,此时纳米压印时的对位误差转化为凸起结构41制作时的对位误差,由于本发明具体实施例中的凸起结构41采用构图工艺制作形成,因此,本发明具体实施例拼接的最大误差限于曝光对位的偏差,可以稳定实现1μm的偏差。
较佳地,本发明具体实施例沿垂直于基底11的方向(即沿竖直方向),高度最小的凸起结构41的高度,与纳米压印模板14的下压高度相等;如图6所示,图中左侧的凸起结构41的高度,与纳米压印模板14的下压高度相等,即此时纳米压印模板14能够恰好实现压印,且不会导致其它干涉现象的产生。
进一步地,本发明具体实施例沿垂直于基底11的方向,相邻的凸起结构41的高度差,不小于纳米压印模板14的下压深度,这时对各个凸起结构41上的金属层120进行图形化时,纳米压印模板14能够恰好实现压印,且不会导致其它干涉现象的产生。
具体实施时,相邻的凸起结构41的高度差可以为高度较小的凸起结构41的高度的0.5倍到2倍,如:图6中相邻的凸起结构41的高度差为左侧的凸起结构41的高度的0.5倍到2倍。
下面具体介绍一下采用纳米压印模板14多次拼接的方式,对金属层120进行大面积的图形化的过程。
如图7所示,首先,采用采用构图工艺在基底11上制作若干彼此邻接的、高度不同的凸起结构41,图中仅示出了两个凸起结构41,这里的邻接指相邻且接触,凸起结构41的具体个数根据需要图形化的区域的大小设定。
如图7所示,接着,采用构图工艺在各个凸起结构41上形成一金属层120,在金属层120上涂覆一层压印胶13,然后采用纳米压印模板14对金属层120进行图形化,图7中对最左侧的金属层120进行图形化的方法与现有技术类似,这里不再赘述。
较佳地,如图8所示,本发明具体实施例采用纳米压印模板14对金属层120进行图形化,包括:按照凸起结构41的高度递增的顺序,采用纳米压印模板14依次对凸起结构41上方的金属层120进行图形化,即:先对中间位置处的凸起结构41上方的金属层120进行图形化,再对最右侧位置处的凸起结构41上方的金属层120进行图形化,本发明具体实施例对每个凸起结构41上方的金属层120进行图形化的具体方法与现有技术类似,这里不再赘述。
进一步地,如图8所示,本发明具体实施例采用纳米压印模板14对金属层120进行图形化,还包括:按照凸起结构41的高度递增的顺序,依次对完成图形化的金属层120进行遮挡,这样,在后续对高度较高的凸起结构41上方的金属层120进行图形化时,能够很好的阻挡纳米压印模板14压印时滴落的压印胶13对已经完成图形化的区域造成影响,进而能够提高产品的良品率。
具体实施时,如图8所示,本发明具体实施例采用光刻胶81对完成图形化的金属层120进行遮挡,完成整个图形化后,去除光刻胶81,形成图形化的金属层120,如图9所示。本发明具体实施例采用光刻胶进行遮挡,在实际生产过程中能够更好的制作,且图形化后能够更好的去除,能够有效的降低生产成本。
当需要对金属层120进行大面积的图形化时,与现有技术相比,采用本发明具体实施例的图形化方法,能够有效的减小纳米压印的角度偏差和拼接偏差,本发明具体实施例拼接的最大误差限于曝光对位的偏差,可以稳定实现1μm的偏差。
下面结合一个具体实施例介绍在彩膜基板上,通过本发明具体实施例提供的图形化方法制作较大面积的WGP(Wire Grid Polarizer,金属线栅偏振器)。
如图10所示,彩膜基板包括位于基底11上的黑矩阵91、彩色滤光层92和平坦保护层93,彩色滤光层92包括红色滤光层921、绿色滤光层922和蓝色滤光层923,彩膜基板的具体结构与现有技术类似,这里不再赘述。
如图10所示,在平坦保护层93上制作若干彼此邻接的、高度不同的凸起结构41,图中仅示出了两个凸起结构41,凸起结构41的具体个数根据需要图形化的区域的大小设定。
接着,如图10所示,采用构图工艺在各个凸起结构41上形成一金属层120,在金属层120上涂覆一层压印胶13,按照凸起结构41的高度递增的顺序,采用纳米压印模板14依次对凸起结构41上方的金属层120进行图形化。
进一步地,如图10所示,本发明具体实施例采用光刻胶81对完成图形化的金属层120进行遮挡,对所有的金属层120均完成图形化后,去除光刻胶81,形成图形化的金属层120,即形成面积较大的WGP结构,如图11所示。
实际生产过程中,还可以采用本发明具体实施例提供的图形化方法对其它类型的膜层进行图形化,不限于对金属层的图形化;如:实际生产过程中,可以采用本发明具体实施例提供的图形化方法对氧化铟锡(ITO)等膜层进行图形化。
综上所述,本发明具体实施例提供的图形化方法,具有如下优点:
第一、本发明实施例提供的图形化方法,首先在基底上制作至少一凸起结构,凸起结构的位置与需要图形化的区域对应,之后在凸起结构上形成一膜层,并采用纳米压印模板对膜层进行图形化。本发明实施例由于在采用纳米压印模板对膜层进行图形化的步骤之前,在基底上制作至少一凸起结构,与现有技术相比,能够使得凸起结构之外的区域不能实现纳米压印,进而准确的实现在特定区域的图形化。
第二、由于本发明实施例在基底上制作至少两邻接的凸起结构,相邻的凸起结构的高度不同,沿平行于基底的方向,凸起结构的宽度小于或等于纳米压印模板的宽度,这样能够很好的实现纳米压印模板的多次拼接,进而更好的实现对待图形化膜层的大面积图形化。
第三、本发明实施例在对待图形化膜层进行大面积的图形化时,拼接的最大误差限于曝光对位的偏差,可以稳定实现1μm的偏差。
第四、本发明实施例中沿垂直于基底的方向,高度最小的凸起结构的高度,与纳米压印模板的下压高度相等;以及,沿垂直于基底的方向,相邻的凸起结构的高度差,与纳米压印模板的下压高度相等,这时对各个凸起结构上的膜层进行图形化时,纳米压印模板能够恰好实现压印,且不会导致其它干涉现象的产生。
第五、本发明实施例采用纳米压印模板对膜层进行图形化时,按照凸起结构的高度递增的顺序,依次对完成图形化的膜层进行遮挡,这样,能够很好的阻挡纳米压印模板压印时滴落的压印胶对已经完成图形化的区域造成影响,进而能够提高产品的良品率。
以上所述仅是本发明的部分实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种图形化方法,其特征在于,包括:
在基底上制作至少一凸起结构,所述凸起结构的位置与需要图形化的区域对应;
在所述凸起结构上形成一膜层;
采用纳米压印模板对所述膜层进行图形化。
2.根据权利要求1所述的图形化方法,其特征在于,在所述基底上制作至少两邻接的凸起结构,相邻的所述凸起结构的高度不同;
沿平行于所述基底的方向,所述凸起结构的宽度小于或等于所述纳米压印模板的宽度。
3.根据权利要求2所述的图形化方法,其特征在于,沿垂直于所述基底的方向,高度最小的所述凸起结构的高度,与所述纳米压印模板的下压高度相等。
4.根据权利要求2所述的图形化方法,其特征在于,沿垂直于所述基底的方向,相邻的所述凸起结构的高度差,不小于所述纳米压印模板的下压深度。
5.根据权利要求2所述的图形化方法,其特征在于,所述采用纳米压印模板对所述膜层进行图形化,包括:
按照所述凸起结构的高度递增的顺序,采用纳米压印模板依次对所述凸起结构上方的所述膜层进行图形化。
6.根据权利要求5所述的图形化方法,其特征在于,所述采用纳米压印模板对所述膜层进行图形化,还包括:
按照所述凸起结构的高度递增的顺序,依次对完成图形化的膜层进行遮挡。
7.根据权利要求1-6任一项所述的图形化方法,其特征在于,在基底上制作凸起结构,包括:
采用构图工艺在所述基底上制作凸起结构。
8.根据权利要求7所述的图形化方法,其特征在于,所述凸起结构的材料包括有机树脂,或无机透明材料。
9.根据权利要求8所述的图形化方法,其特征在于,所述无机透明材料包括氮化硅或氧化硅。
10.根据权利要求1所述的图形化方法,其特征在于,所述在所述凸起结构上形成一膜层,包括:
采用构图工艺在所述凸起结构上形成一金属层。
CN201810469280.9A 2018-05-16 2018-05-16 一种图形化方法 Active CN108550527B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810469280.9A CN108550527B (zh) 2018-05-16 2018-05-16 一种图形化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810469280.9A CN108550527B (zh) 2018-05-16 2018-05-16 一种图形化方法

Publications (2)

Publication Number Publication Date
CN108550527A true CN108550527A (zh) 2018-09-18
CN108550527B CN108550527B (zh) 2021-01-22

Family

ID=63495128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810469280.9A Active CN108550527B (zh) 2018-05-16 2018-05-16 一种图形化方法

Country Status (1)

Country Link
CN (1) CN108550527B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950366A (zh) * 2019-04-08 2019-06-28 西安工业大学 一种在三维微结构表面制备透明导电纳米线网格薄膜的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060095A (zh) * 2006-04-18 2007-10-24 气体产品与化学公司 形成受控的空隙的材料和方法
US20140070372A1 (en) * 2011-05-20 2014-03-13 Snu R&Db Foundation Semiconductor thin film structure and method of forming the same
CN104733569A (zh) * 2013-12-19 2015-06-24 北京北方微电子基地设备工艺研究中心有限责任公司 纳米尺寸图形化衬底的制备方法
US20150323721A1 (en) * 2014-05-07 2015-11-12 Samsung Electronics Co., Ltd. Wire grid polarizer, liquid crystal display having the same and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060095A (zh) * 2006-04-18 2007-10-24 气体产品与化学公司 形成受控的空隙的材料和方法
US20140070372A1 (en) * 2011-05-20 2014-03-13 Snu R&Db Foundation Semiconductor thin film structure and method of forming the same
CN104733569A (zh) * 2013-12-19 2015-06-24 北京北方微电子基地设备工艺研究中心有限责任公司 纳米尺寸图形化衬底的制备方法
US20150323721A1 (en) * 2014-05-07 2015-11-12 Samsung Electronics Co., Ltd. Wire grid polarizer, liquid crystal display having the same and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950366A (zh) * 2019-04-08 2019-06-28 西安工业大学 一种在三维微结构表面制备透明导电纳米线网格薄膜的方法

Also Published As

Publication number Publication date
CN108550527B (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
CN109541885A (zh) 纳米图案的拼接方法、纳米压印板、光栅及制作方法
US6375870B1 (en) Replicating a nanoscale pattern
CN108287383B (zh) 一种金属线栅偏振片、其制作方法、显示面板及显示装置
CN110412684A (zh) 一种近眼显示器衍射光栅波导的制备方法
CN106448825B (zh) 一种图形化精细导电薄膜的制备方法
KR101711646B1 (ko) 임프린트용 몰드의 제조방법 및 임프린트용 몰드를 이용한 패턴 형성방법
CN107121890A (zh) 一种纳米压印模板及其制备方法
US20180292707A1 (en) Display panel and manufacturing method thereof
US20180106937A1 (en) Metallic wire grid polarizer and manufacturing method thereof
KR100956409B1 (ko) 하이브리드 나노임프린트 마스크의 제조방법 및 이를이용한 전자소자의 제조방법
KR100407602B1 (ko) 디웨팅 현상을 이용한 미세 패턴 형성 방법
EP3619160B1 (en) Methods for micro and nano fabrication by selective template removal
CN111752090B (zh) 压印模具制造方法
CN105911628B (zh) 一种线栅偏振器结构、显示基板母板及制作方法
CN108550527A (zh) 一种图形化方法
WO2023246348A1 (zh) 第一模具及其制备方法、闪耀光栅及其制备方法
EP2901212B1 (en) Method for fabrication of nano-structures
CN111694214A (zh) 纳米图案的拼接方法和拼接设备
US7678626B2 (en) Method and system for forming a thin film device
CN108062001A (zh) 膜层的图案化方法、金属线栅偏振结构及其制作方法
CN108415219B (zh) 功能膜层图形、显示基板及其制作方法、显示装置
JP7139751B2 (ja) インプリントモールドの製造方法
US9536819B2 (en) Transparent substrate having nano pattern and method of manufacturing the same
CN110764364A (zh) 一种纳米图案的制作方法、纳米压印基板、显示基板
JP7500588B2 (ja) インプリントモールドの製造方法、インプリントモールド、モールドブランク、及び光学素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant