CN108521324B - 一种同步时钟装置 - Google Patents

一种同步时钟装置 Download PDF

Info

Publication number
CN108521324B
CN108521324B CN201810228186.4A CN201810228186A CN108521324B CN 108521324 B CN108521324 B CN 108521324B CN 201810228186 A CN201810228186 A CN 201810228186A CN 108521324 B CN108521324 B CN 108521324B
Authority
CN
China
Prior art keywords
signal
synchronous
frequency
positioning
signal source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810228186.4A
Other languages
English (en)
Other versions
CN108521324A (zh
Inventor
戴鹏飞
柴旭荣
邱昕
慕福奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201810228186.4A priority Critical patent/CN108521324B/zh
Publication of CN108521324A publication Critical patent/CN108521324A/zh
Application granted granted Critical
Publication of CN108521324B publication Critical patent/CN108521324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0644External master-clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)

Abstract

本发明公开了一种同步时钟装置,包括:定位模块,接收来自定位服务***的定位信号,基于定位信号生成同步信号源;数字频率综合器,锁定所述同步信号源;恒温晶体振荡器,给数字频率综合器提供原始***时钟信号;现场可编程门阵列,在定位信号丢失的时间段内,输出驱动数字频率综合器中的DDS的预测频率调节字,直至重新找回定位信号;在未接收到同步信号源之前,向DDS提供驱动DDS的预设频率调节字,在存在同步信号源的时间段内,在同步信号源的作用下输出驱动DDS的第一频率调节字;数字频率综合器输出根据频率调节字第一目标时钟信号。解决了现有技术中同步时钟装置在GPS模块丢失后输出时钟信号不准确的技术问题。

Description

一种同步时钟装置
技术领域
本发明涉及无线通信领域,尤其涉及一种同步时钟装置。
背景技术
对于TDD(Time-divisionDuplex,时分双工)模式下的无线通信***而言,精确的时钟同步对***的功能的实现以及性能的提升至关重要。***的同步主要包括基站与控制器之间,基站与基站之间,基站与终端之间的同步。例如:对于TD-LTE(Time Division LongTermEvolution,分时长期演进)基站而言,所有基站都需要满足时间同步精度为3us,频率精度为0.05ppm。
目前关于同步技术的方案为通过GPS模块,接收卫星上的1PPS信号,然后通过该卫星上的1PPS信号与本地的OCXO(Oven Controlled Crystal Oscillator,恒温晶体振荡器)恒温晶振分频产生的1PPS信号在数字芯片内部进行数字鉴频鉴相处理,通过内部的累加器进行滑动平均处理仿照锁相环内部滤波原理输出,该输出数据用来装换成DAC输入所需的校正值,经DAC输出后控制本地的OCXO的压控端调节OCXO的时钟频率,通过该数字锁相环路,利用GPS接收下来的1PPS信号来校正本地的OCXO晶振随时间和温度的偏移。当GPS信号丢失后则保持最后一次的操作值,由于当GPS信号丢失后则保持最后一次的操作值,使得在定位信号丢失后,输出时钟信号会由于随时间和温度的偏移越来越不准确。
发明内容
本发明实施例通过提供一种同步时钟装置,解决了现有技术中同步时钟装置在GPS模块丢失后输出时钟信号不准确的技术问题。
本发明实施例提供的一种同步时钟装置,包括:
定位模块,用于接收来自定位服务***的定位信号,基于所述定位信号生成同步信号源;
数字频率综合器,用于锁定所述同步信号源;
恒温晶体振荡器OCXO,用于给所述数字频率综合器提供原始***时钟信号;
现场可编程门阵列,用于在所述定位信号丢失的时间段内,输出驱动所述数字频率综合器中直接数字式频率合成器DDS的预测频率调节字,直至重新找回所述定位信号;
其中,在未接收到所述同步信号源之前,向所述DDS提供驱动所述DDS的预设频率调节字,在存在所述同步信号源的时间段内,在所述同步信号源的作用下输出驱动所述DDS的第一频率调节字;
所述数字频率综合器,还用于在未接收到所述同步信号源之前,根据所述预设频率调节字向外输出第一目标时钟信号,在存在所述同步信号源的时间段内,根据所述第一频率调节字向外输出所述第一目标时钟信号,以及在所述同步信号源不可用的时间段内,根据所述预测频率调节字向外输出所述第一目标时钟信号。
可选的,所述定位模块包括:
M种定位服务***的接收机单元,用于同时接收所述M种定位服务***各自的定位信号,M为大于1的整数;
信号选择单元,用于根据优先级选择策略从所述M种定位服务***各自的定位信号中选择一个定位信号,确定为所述同步信号源。
可选的,所述M种定位服务***的接收机单元包括:GPS信号接收单元和北斗信号接收单元;
所述GPS信号接收单元,用于接收GPS定位信号;
所述北斗信号接收单元,用于接收北斗定位信号;
所述信号选择单元,用于默认将所述GPS定位信号作为同步信号源,在接收到的所述GPS定位信号不可用时,切换至所述北斗定位信号作为同步信号源,直至所述GPS定位信号的信号质量回复至预设数值以上,且所述GPS定位信号的信号质量超过所述北斗信号接收单元所接收到的北斗定位信号的最大信号灵敏度时,则切换回所述GPS定位信号为所述同步信号源,如果所述GPS定位信号和所述北斗定位信号均不可用,则进入保持阶段直至满足退出保持阶段的条件。
可选的,所述数字频率综合器,还包括:
鉴频鉴相器,用于对所述同步信号源进行鉴频鉴相处理,生成所述同步信号源的偏差量;
环路滤波器,用于对所述偏差量进行滤波处理,得到滤波后偏差量;
频率调节字处理器,用于根据所述滤波后偏差量处理生成所述第一频率调节字;
内部锁相环,用于对所述OCXO提供的原始***时钟信号进行变频,生成目标***时钟信号,所述目标***时钟信号提供给所述鉴频鉴相器,使得所述鉴频鉴相器基于所述目标***时钟信号对所述同步信号源进行鉴频鉴相处理;
所述DDS,用于:在未接收到所述定位信号之前根据所述预设频率调节字和所述目标***时钟信号生成混合时钟信号;在存在所述定位信号的时间段内,根据所述第一频率调节字和所述目标***时钟信号输出所述混合时钟信号,在所述定位信号不可用的时间段内,根据预测频率调节字和所述目标***时钟信号输出所述混合时钟信号。
时钟分配输出部分,用于将所述DDS输出的混合时钟信号进行分配,获得向外输出的所述第一目标时钟信号,以及提供给所述现场可编程门阵列的第二目标时钟信号。
可选的,在所述同步信号源存在时,所述现场可编程门阵列基于卡尔曼滤波算法模型对所述OCXO的漂移行为进行学习,得到学习数据;
在所述同步信号源丢失的时间段内,所述现场可编程门阵列根据所述学习数据对所述OCXO进行漂移预测,得到漂移预测结果;
所述现场可编程门阵列根据所述漂移预测结果控制输出所述预测频率调节字,根据所述预测频率调节字驱动所述DDS,直至重新找回所述同步信号源。
可选的,所述现场可编程门阵列包括:第一低通滤波器、第二低通滤波器、减法器、第三低通滤波器、第一滑动平均单元、第二滑动平均单元、卡尔曼时间老化模型、卡尔曼温度漂移模型、滤波器延时补偿、加法器;
在所述同步信号源存在时,基于卡尔曼滤波算法模型对所述OCXO的漂移行为进行学习,得到学习数据,具体为:
所述第一低通滤波器,用于:在所述内部锁相环稳定后,从所述DDS逐秒读取的所述第一频率调节字中,滤出所述OCXO的频率随时间和温度变化的总变化值;
所述第二低通滤波器,用于:从所述总变化值中滤出所述OCXO的频率随时间老化的第一漂移值;
所述减法器,用于将所述总变化值减去所述第一漂移值,得出所述OCXO的频率随温度变化的第二漂移值;
所述第三低通滤波器,用于对所述第二漂移值进行滤波;
所述第一滑动平均单元,用于对所述第一漂移值进行滑动平均计算,得到第一平均后漂移值;
所述第二滑动平均单元,用于对所述第二漂移值进行滑动平均计算,得到第二平均后漂移值;
所述卡尔曼时间老化模型,用于基于所述第一平均后漂移值进行训练,得到第一部分学习数据;
所述卡尔曼温度漂移模型,用于基于所述第二平均后漂移值进行训练,得到第二部分学习数据;
根据所述学习数据对所述OCXO进行漂移预测,得到漂移预测结果,具体为:
在所述同步信号源丢失时,切断从所述DDS读取所述第一频率调节字的过程;
所述滤波器延时补偿,用于对所述第二部分学习数据进行延时补偿,得到延时补偿后学习数据;
所述加法器,用于将所述延时补偿后学习数据与所述第一部分学习数据、以及所述初始获得的第一频率调节字进行叠加,得到所述漂移预测结果;
可选的,所述同步时钟装置还包括:
温度传感器,用于控制输入温度基准至所述卡尔曼温度漂移模型,使得所述卡尔曼温度漂移模型以所述基准温度进行所述第一平均后漂移值的训练。
可选的,所述卡尔曼时间老化模型,具体用于:以所述第二目标时钟信号为时间基准,进行对所述第二平均后漂移值的训练。
可选的,所述目标***时钟信号的频率具体为:1PPS;
所述第一目标时钟信号的频率具体为:10M;
所述第二目标时钟信号的频率具体为:1PPS;
所述同步信号源的频率具体为:1PPS。
可选的,所述卡尔曼时间老化模型基于所述第一平均后漂移值进行训练的时长为2小时;
所述卡尔曼温度漂移模型基于所述第二平均后漂移值进行训练的时长为2小时。
本发明实施例中提供的一个或多个技术方案,至少具有如下技术效果或优点:
通过设置了现场可编程门阵列,用于在所述定位信号丢失的时间段内,输出驱动数字频率综合器中直接数字式频率合成器DDS的预测频率调节字,直至重新找回定位信号,数字频率综合器在未接收到同步信号源之前,根据预设频率调节字向外输出第一目标时钟信号,在存在同步信号源的时间段内,根据第一频率调节字向外输出第一目标时钟信号,以及在同步信号源不可用的时间段内,根据预测频率调节字向外输出第一目标时钟信号。从而能够保证了在定位信号丢失的时间段内,由现场可编程门阵列给出预测频率调节字,使得数字频率综合器在定位信号丢失的时间段内,根据预测频率调节字能够准确的输出第一目标时钟信号,而不是GPS信号丢失后则保持最后一次的操作值,因此提高了同步时钟的准确性。
进一步的,由于同时接收GPS定位信号与北斗定位信号,根据信号质量和优先级选择一个为同步信号源,由此提高了同步信号源的稳定度与可靠度,进而提高了同步时钟装置的可靠性。
进一步的,通过提出的改进卡尔曼滤波校正算法(卡尔曼时间老化模型+卡尔曼温度漂移模型)作为保持阶段的保持算法模型,还在卡尔曼时间老化模型、卡尔曼温度漂移模型的输入级均做100点滑动平均以降低输入信号的抖动的方差,从而提高了尔曼滤波校正的准确性和稳定性,进而提高了同步时钟装置在保持阶段的准确度和稳定性。
进一步的,通过切换集成数字频率综合器内部的DPLL配置表,逐级降低锁相环带宽,使内部锁相环能够在不失锁的情况下快速地锁定至极低的带宽内,使***能够快速地降低1PPS的固有抖动至极小范围,提高了同步性能,从而避免了现有技术中通过GPS的1PPS以及DAC控制OCXO的压控端的方法来校正OCXO的漂移情况时对于OCXO的锁定到稳定的带宽需要花费很长的时间的缺陷。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的同步时钟装置的结构示意图;
图2为图1中现场可编程门阵列的结构框图。
具体实施方式
本发明实施例通过提供一种同步时钟装置,为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
参考图1所示,本发明实施例提供一种同步时钟装置,包括:定位模块1、数字频率综合器2、恒温晶体振荡器3、FPGA(Field-Programmable Gate Array,现场可编程门阵列)4、温度传感器5。
定位模块1,用于接收来自定位服务***的定位信号,基于所述定位信号生成同步信号源;数字频率综合器2,用于锁定所述同步信号源;恒温晶体振荡器3,用于给所述数字频率综合器2提供原始***时钟信号;现场可编程门阵列4,用于在所述定位信号丢失的时间段内,输出驱动所述数字频率综合器2中的DDS(Direct Digital Synthesizer,直接数字式频率合成器)205的预测频率调节字,直至重新找回所述定位信号;其中,在未接收到所述同步信号源之前,向所述直接数字式频率合成器205提供驱动所述直接数字式频率合成器205的预设频率调节字,在存在所述同步信号源的时间段内,在所述同步信号源的作用下输出驱动所述直接数字式频率合成器205的第一频率调节字;所述数字频率综合器2,还用于在未接收到所述同步信号源之前根据所述预设频率调节字向外输出第一目标时钟信号,在存在所述同步信号源的时间段内根据所述第一频率调节字向外输出所述第一目标时钟信号,在所述同步信号源不可用的时间段内,根据预测频率调节字向外输出所述第一目标时钟信号。
具体的,参考图2所示,定位模块1包括:M种定位服务***的接收机单元,用于同时接收所述M种定位服务***各自的定位信号,M为大于1的整数;信号选择单元,用于根据优先级选择策略从所述M种定位服务***各自的定位信号中选择一个定位信号,确定为所述同步信号源。
在具体实施过程中,所述M种定位服务***的接收机单元包括:GPS信号接收单元和北斗信号接收单元;所述GPS信号接收单元,用于接收GPS定位信号所述北斗信号接收单元,用于接收北斗定位信号;所述信号选择单元,用于默认将所述GPS定位信号作为同步信号源,在接收到的所述GPS定位信号不可用时,切换至所述北斗定位信号作为同步信号源,直至所述GPS定位信号的信号质量回复至预设数值以上,且所述GPS定位信号的信号质量超过所述北斗信号接收单元所接收到的北斗定位信号的最大信号灵敏度时,则切换回所述GPS定位信号为所述同步信号源,如果所述GPS定位信号和所述北斗定位信号均不可用,则进入保持阶段直至满足退出保持阶段的条件。
具体而言,预设数值可以设置为-148dBm。需要说明的是,GPS定位信号不可用,可以为:如果信号质量低于-148dBm,则认为GPS定位信号不可用。GPS定位信号丢失,具体为:GPS信号接收单元接收不到GPS定位信号。
具体来讲,当进入保持阶段后,依然实时检测GPS定位信号的信号质量和北斗定位信号的信号质量,在进入保持阶段12小时内,采集到GPS定位信号或者北斗定位信号且可用时,等待10分钟,若所采集到的GPS定位信号的信号质量或者北斗定位信号的信号质量在10分钟内持续且信号质量稳定上升,则退出保持阶段,若进入保持阶段超出12小时,则***一旦接收到GPS定位信号或者北斗定位信号,则退出保持阶段。
需要说明的是,信号质量稳定上升,可以是指:所采集到的GPS定位信号的信号质量没有下降的情况出现、或者所采集到的北斗定位信号的信号质量没有下降的情况出现。
通过上述过程,实现了定位模块1从天线端接收下来定位信号,并根据GPS定位信号与北斗定位信号的优先级、以及GPS定位信号与北斗定位信号信号质量选择合适的定位信号作为输入到数字频率综合器2的同步信号源。
进一步的,可以基于用户的手动操作指定选择同步信号源,不必按照同步源的优先级进行选择。
继续参考图2所示,数字频率综合器2包括:鉴频鉴相器201、环路滤波器202、频率调节字处理器203、内部锁相环204、直接数字式频率合成器205、时钟分配输出部分206。
鉴频鉴相器201,用于对所述同步信号源进行鉴频鉴相处理,生成所述同步信号源的偏差量。
具体来讲,通过定位模块1生成的同步信号源的频率为1PPS,作为鉴频鉴相器201的参考输入,该1PPS的同步信号源在鉴频鉴相器201内与直接数字式频率合成器205反馈生成的目标***时钟信号进行鉴频鉴相处理。具体的,目标***时钟信号的信号频率与同步信号源的信号频率相同,具体而言,目标***时钟信号的信号频率为1PPS。
环路滤波器202,用于对所述偏差量进行滤波处理,得到滤波后偏差量。
频率调节字处理器203,用于根据所述滤波后偏差量处理生成所述第一频率调节字。
内部锁相环204,用于对所述恒温晶体振荡器3提供的原始***时钟信号进行变频,生成目标***时钟信号,所述目标***时钟信号提供给所述鉴频鉴相器201,使得所述鉴频鉴相器201基于所述目标***时钟信号对所述同步信号源进行鉴频鉴相处理。
更具体来讲,将直接数字式频率合成器205的混合时钟信号反馈给反馈分频器207,由反馈分频器从直接数字式频率合成器205的混合时钟信号中分频获得信号频率为1PPS的目标***时钟信号,提供给鉴频鉴相器201。
直接数字式频率合成器205,用于:在未接收到所述定位信号之前根据所述预设频率调节字和所述目标***时钟信号生成混合时钟信号;在存在所述定位信号的时间段内,根据所述第一频率调节字和所述目标***时钟信号输出所述混合时钟信号,在所述定位信号不可用的时间段内,根据预测频率调节字和所述目标***时钟信号输出所述混合时钟信号。
时钟分配输出部分206,用于将所述直接数字式频率合成器205输出的混合时钟信号进行分配,获得向外输出的所述第一目标时钟信号,以及提供给所述现场可编程门阵列4的第二目标时钟信号。
在具体实施过程中,第一目标时钟信号为频率为10M,第二目标目标时钟信号的频率为1PPS。
具体的,内部锁相环204具体为DPLL(Digital Phase Locked Loop,数字锁相环)。
在具体实施过程中,由于将该1PPS的同步信号源的抖动降低到足够低的值需要将DPLL环路锁定在一个极低的带宽内,对于该锁定需求,数字频率综合器2的芯片内部所带有的DPLL的属性表来约束DPLL的特征,该属性表约束了输入数字频率综合器2的原始***时钟信号的电气与频率特性,锁相环带宽、相位裕量,以及鉴频鉴相器201的各项参数。
而数字频率综合器2内部带有8张同等大小的上述属性表,通过该表格可使用户自由地定义DPLL的各项特征。为了使DPLL环路能够锁定在极低的锁相环带宽内,基于数字频率综合器2内部的8张属性表来改变锁相环带宽的方式来逐级降低锁相环带宽。具体的方法为:将该8张属性表的输入信号的特征约束为同一参考的原始***时钟信号,而DPLL的相关的其余特性均相同,仅改变DPLL的锁相环带宽一项,逐级降低DPLL环路带宽。在同步时钟装置初始启动时,由于需要完成对于DPLL环路的快速捕获和锁定,因此采用高的带宽值约束环路,当DPLL环路稳定后降低环路带宽。
通过上述方法逐步使DPLL环路的带宽从0.05Hz一直锁定到0.007Hz。其中,当锁定带宽大于0.01Hz时,仅在锁定后10分钟便切换环路的带宽,但如果环路因为切换而导致失锁长达10分钟后便返回上一带宽值继续对环路跟踪。当环路已经低于0.001Hz时,由于此时DPLL环路的带宽已经非常低,如果过快地切换带宽容易引起DPLL环路的失锁,则采用当环路锁定20分钟后降低环路带宽的方法,DPLL环路因为切换而导致失锁长达20分钟后便返回上一带宽值继续对上一带宽环路跟踪,通过以上操作直至最终将DPLL环路锁定在0.007Hz带宽内。
通过上述使用锁相环带宽切换方法,能够灵活且稳定地使锁相环锁定在很小的带宽内,从而更高效地降低1PPS的GPS定位信号固有的抖动,提升同步性能。
将时钟在较短的时间内稳定地锁定在极低的带宽下,提高了同步时钟装置的输出时钟质量与稳定性,以及提高了同步时钟的灵活度与可靠性。
具体的,在所述同步信号源存在时,现场可编程门阵列4基于卡尔曼滤波算法模型对所述恒温晶体振荡器3的漂移行为进行学习,得到学习数据;在所述同步信号源丢失的时间段内,现场可编程门阵列4根据所述学习数据对所述恒温晶体振荡器3进行漂移预测,得到漂移预测结果;现场可编程门阵列4根据所述漂移预测结果控制输出所述预测频率调节字,现场可编程门阵列4根据预测频率调节字驱动所述直接数字式频率合成器205,直至重新找回所述同步信号源。
需要说明的是,预测频率调节字、第一频率调节字、预设频率调节字这三者仅仅用于对是由哪个部件提供频率调节字的区分命名,而不用于区分频率调节字的。
具体来讲,为了对恒温晶体振荡器3的频率漂移进行校正,结合前述实施方式,提供一种现场可编程门阵列4基于卡尔曼滤波算法模型进行校正的实施方式,具体说明如下:
参考图2所示,现场可编程门阵列4包括:第一低通滤波器401、第二低通滤波器402、减法器403、第三低通滤波器404、第一滑动平均单元405、第二滑动平均单元406、卡尔曼时间老化模型407、卡尔曼温度漂移模型408、滤波器延时补偿409、加法器410。
在所述同步信号源存在时,基于卡尔曼滤波算法模型对所述恒温晶体振荡器3的漂移行为进行学习,得到学习数据,具体为:所述第一低通滤波器401,用于在所述内部锁相环204稳定后,从所述直接数字式频率合成器205逐秒读取的所述第一频率调节字中,滤出所述恒温晶体振荡器3的频率随时间和温度变化的总变化值;所述第二低通滤波器402,用于从所述总变化值中滤出所述恒温晶体振荡器3的频率随时间老化的第一漂移值;
所述减法器403,用于将所述总变化值减去所述第一漂移值,得出所述恒温晶体振荡器3的频率随温度变化的第二漂移值;所述第三低通滤波器404,用于对所述第二漂移值进行滤波;所述第一滑动平均单元405,用于对所述第一漂移值进行滑动平均计算,得到第一平均后漂移值;所述第二滑动平均单元406,用于对滤波后的第二漂移值进行滑动平均计算,得到第二平均后漂移值;所述卡尔曼时间老化模型407,用于基于所述第一平均后漂移值进行训练,得到第一部分学***均后漂移值进行训练,得到第二部分学习数据。
根据所述学习数据对所述恒温晶体振荡器3进行漂移预测,得到漂移预测结果,具体为:在所述同步信号源丢失时,切断从所述直接数字式频率合成器205读取所述第一频率调节字的过程;所述滤波器延时补偿409,用于对所述第二部分学习数据进行延时补偿,得到延时补偿后学习数据;所述加法器410,用于将所述延时补偿后学习数据与所述第一部分学习数据、以及初始获得的第一频率调节字进行叠加,得到所述漂移预测结果。
温度传感器5,用于控制输入温度基准至所述卡尔曼温度漂移模型408,使得所述卡尔曼温度漂移模型408以所述基准温度进行所述第一平均后漂移值的训练。
所述卡尔曼时间老化模型407,具体用于:以所述第二目标时钟信号为时间基准,进行对所述第二平均后漂移值的训练。
所述目标***时钟信号的频率具体为:1PPS;所述第一目标时钟信号的频率具体为:10M;所述第二目标时钟信号的频率具体为:1PPS;所述同步信号源的频率具体为:1PPS。
所述卡尔曼时间老化模型407基于所述第一平均后漂移值进行训练的时长为2小时;所述卡尔曼温度漂移模型408基于所述第二平均后漂移值进行训练的时长为2小时。
由于该同步信号源的质量问题,所以定位模块1提供的同步信号源并不能用来直接作为***的同步时钟源,经过数字频率综合器2完成上述对1PPS的同步信号源锁定后,能够很好地降低1PPS的同步信号源的抖动幅度。
由于依靠GPS信号作为同步时钟源,存在接收定位信号不稳定导致GPS信号丢失的情况,因此对于定位信号丢失后的***保持过程,在GPS信号存在时,通过卡尔曼滤波算法模型对本地恒温晶体振荡器3随时间和温度的漂移行为进行学习,当GPS信号丢失后同步后通过卡尔曼滤波算法模型根据之前的学习数据对恒温晶体振荡器3的漂移情况进行预测进而控制直接数字式频率合成器205输出。由于恒温晶体振荡器3的漂移行为主要有两种,一个是恒温晶体振荡器3的频率随温度变化的漂移情况,一个是恒温晶体振荡器3的频率随时间的变化的老化漂移情况。
其中,由于频率随时间的漂移为为慢变化,随温度的变化为快变化。因此具体算法方案为,当DPLL稳定在0.007Hz带宽后,将直接数字式频率合成器205的第一频率调节字逐秒从数字频率综合器2中读取出来的,然后将读取出来的第一频率调节字依次送入由现场可编程门阵列4,由现场可编程门阵列4内600uHz的第一低通滤波器401滤出频率随时间和温度的总变化值,随后,由20uHz的第二低通滤波器402从总变化值中滤出频率随时间老化的第一漂移值,将上述的两个结果相减,得出频率随温度变化的第二漂移值。经过上述操作后已经分别滤除恒温晶体振荡器3的频率随时间和温度的漂移情况,随后将频率随时间老化的第一漂移值送入100点的第一滑动平均单元405,用于对第一漂移值对进行100点的滑动平均计算,得到第一平均后漂移值,频率随温度变化的第二漂移值进入600uHz的第三低通滤波器404,对所述第二漂移值进行滤波。滤波后的第二漂移值进入100点的第二滑动平均单元406,对滤波后的第二漂移值进行100点的滑动平均计算,得到第二平均后漂移值。以此来进一步降低卡尔曼时间老化模型407、卡尔曼温度漂移模型408输入抖动的方差,从而降低模块训练和学习漂移过程的时长以及降低***的不稳定度。
将100点的滑动平均计算后的第一平均后漂移值经过以时间为变量的卡尔曼时间老化模型407中进行训练,得到第一部分学***均计算后的第二平均后漂移值经过以温度为变量的卡尔曼温度漂移模型408中进行训练,得到第二部分学习数据。其中,温度以0.1摄氏度为基准进行训练。整个卡尔曼时间老化模型407和卡尔曼温度漂移模型408的训练的运行时长为2个小时。当训练完成后,如果定位信号丢失,则切断从数字频率综合器2中读取直接数字式频率合成器205的第一频率调节字。直接将卡尔曼时间老化模型407、卡尔曼温度漂移模型408分别自回环进行线性估计输出,将第二部分学习数据进行延迟3600s后与第一部分学习数据以及初始的第一频率调节字进行叠加,输出直接驱动数字频率综合器2的直接数字式频率合成器205进行输出。
进一步的,将数字频率综合器2生成的1PPS信号作为该现场可编程门阵列4内的卡尔曼时间老化模型407的时间漂移的时间基准,完成逐秒对直接数字式频率合成器205的频率调节字的读取与写入操作,和***内部时钟定时的时间基准,数据帧的同步的操作。
采用板卡附带的温度传感器5,反复读取当前板卡的温度并对该温度传感器5做100点的平均,从而消除温度传感器5的读取数值的抖动对卡尔曼温度漂移模型408准确度的影响。温度传感器5以0.1摄氏度为一个单位量输入至卡尔曼温度漂移模型408。
在优选的技术方案中,如果卡尔曼时间老化模型407、卡尔曼温度漂移模型408在训练过程当中出现定位信号丢失的情况时,将1PPSD的同步信号源存在时所记录的直接数字式频率合成器205的频率调节字的100点滑动平均值作为最终的保持结果,直至最终重新找回定位信号。
如果在100点滑动平均值未完全实现的过程中GPS信号丢失时,则采用100点滑动平均的最后计算的值作为保持阶段的直接数字式频率合成器205的频率调节字的值。
具体来讲,定位模块1从天线端接收下来北斗定位信号、GPS定位信号,并根据优先级、以及北斗定位信号与GPS定位信号的信号质量选择合适的定位信号作为同步信号源,定位模块1将接收下来的同步信号源1PPS传递给数字频率综合器2作为输入,DPLL在未接收到1PPS的同步信号源时,输出按照预设频率调节字进行输出,此时,数字频率综合器2工作在自由运行模式。当1PPS的同步信号源有效时,DPLL先按照最大的DPLL带宽0.05Hz进行操作,当DPLL环路稳定锁住10分钟后,DPLL切换至0.03Hz带宽,同样等待锁定并稳定10分钟切换0.02Hz带宽,同样的操作直至0.01Hz,当带宽小于0.01Hz后按照稳定锁定20分钟后带宽降低一档的规则进行操作,如果上述DPLL环路在切换带宽长时间失锁后切换至上一带宽。经过上述规则将带宽锁定在0.0067Hz后,环路稳定时间20分钟后,现场可编程门阵列4开始逐秒读取数字频率综合器2的预设频率调节字。并将该预设频率调节字送入现场可编程门阵列4内部进行滤波处理,分别滤出随温度和时间的变化数值。并依次对分出的两组数据进行100点滑动平均处理进一步降低信号的抖动的均方值。之后将滑动平均处理完成的数据送入卡尔曼滤波器中进行训练,训练时长2小时。当驯练完成后,若定位信号丢失,卡尔曼温度漂移模型408的输出结果延迟3600s后与卡尔曼时间老化模型407的输出和初始的第一频率调节字进行叠加后输出驱动数字频率综合器2的预测频率调节字。如果在训练过程中丢失定位信号时,则采用100点滑动平均的存在定位信号时的第一频率调节字作为运行值输入数字频率综合器2。
具体来讲,数字频率综合器2具体为采用AD9548数字频率综合器。
具体来讲,采用型号为AD9548的数字频率综合器2生成1PPS信号作为该卡尔曼时间老化模型407的时间漂移的时间基准,完成逐秒对直接数字式频率合成器205的频率调节字的读取与写入操作。
采用板卡附带的温度传感器5芯片作为温度的采集器,反复读取当前板卡的温度并对该温度传感器5做100点滑动平均,从而消除温度传感器5的读取数值的抖动对卡尔曼温度漂移模型408准确度的影响。温度传感器5以0.1摄氏度为一个单位量输入至卡尔曼温度漂移模型408。
如果在卡尔曼时间老化模型407、卡尔曼温度漂移模型408的训练的过程丢失1PPS的同步信号源,将1PPS的同步信号源存在时记录的直接数字式频率合成器205中的第一频率调节字进行100点滑动平均值计算的结果作为最终的预测频率调节字,保持该预测频率调节字直至最终重新找回定位信号。如果在100点滑动平均值未完全实现的过程中定位信号丢失,则采用100滑动平均的最后计算值作为保持阶段的预测频率调节字。
本发明实施例提供的一个或多个实施例,具体实现了如下技术效果或优点:
通过设置了现场可编程门阵列,用于在所述定位信号丢失的时间段内,输出驱动数字频率综合器中直接数字式频率合成器DDS的预测频率调节字,直至重新找回定位信号,数字频率综合器在未接收到同步信号源之前,根据预设频率调节字向外输出第一目标时钟信号,在存在同步信号源的时间段内,根据第一频率调节字向外输出第一目标时钟信号,以及在同步信号源不可用的时间段内,根据预测频率调节字向外输出第一目标时钟信号。从而能够保证了在定位信号丢失的时间段内,由现场可编程门阵列给出预测频率调节字,使得数字频率综合器在定位信号丢失的时间段内,根据预测频率调节字能够准确的输出第一目标时钟信号,而不是GPS信号丢失后则保持最后一次的操作值,因此提高了同步时钟的准确性。
进一步的,由于同时接收GPS定位信号与北斗定位信号,根据信号质量和优先级选择一个为同步信号源,由此提高了同步信号源的稳定度与可靠度,进而提高了同步时钟装置的可靠性。
进一步的,通过提出的改进卡尔曼滤波校正算法(卡尔曼时间老化模型+卡尔曼温度漂移模型)作为保持阶段的保持算法模型,还在卡尔曼时间老化模型、卡尔曼温度漂移模型的输入级均做100点滑动平均以降低输入信号的抖动的方差,从而提高了尔曼滤波校正的准确性和稳定性,进而提高了同步时钟装置在保持阶段的准确度和稳定性。
进一步的,通过切换集成数字频率综合器内部的DPLL配置表,逐级降低锁相环带宽,使内部锁相环能够在不失锁的情况下快速地锁定至极低的带宽内,使***能够快速地降低1PPS的固有抖动至极小范围,提高了同步性能,从而避免了现有技术中通过GPS的1PPS以及DAC控制OCXO的压控端的方法来校正OCXO的漂移情况时对于OCXO的锁定到稳定的带宽需要花费很长的时间的缺陷。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种同步时钟装置,其特征在于,包括:
定位模块,用于接收来自定位服务***的定位信号,基于所述定位信号生成同步信号源;
数字频率综合器,所述数字频率综合器内部带有DPLL属性表,基于所述DPLL属性表约束DPLL的特征,以锁定所述同步信号源;
恒温晶体振荡器OCXO,用于给所述数字频率综合器提供原始***时钟信号;
现场可编程门阵列,用于在所述定位信号丢失的时间段内,根据漂移预测结果控制输出驱动所述数字频率综合器中直接数字式频率合成器DDS的预测频率调节字,直至重新找回所述定位信号;其中,所述现场可编程门阵列包括:第一低通滤波器、第二低通滤波器、减法器、第三低通滤波器、第一滑动平均单元、第二滑动平均单元、卡尔曼时间老化模型、卡尔曼温度漂移模型、滤波器延时补偿、加法器;
在所述同步信号源存在时,所述第一低通滤波器,用于在内部锁相环稳定后,从所述DDS逐秒读取的第一频率调节字中,滤出所述OCXO的频率随时间和温度变化的总变化值;所述第二低通滤波器,用于从所述总变化值中滤出所述OCXO的频率随时间老化的第一漂移值;所述减法器,用于将所述总变化值减去所述第一漂移值,得出所述OCXO的频率随温度变化的第二漂移值;所述第三低通滤波器,用于对所述第二漂移值进行滤波;所述第一滑动平均单元,用于对所述第一漂移值进行滑动平均计算,得到第一平均后漂移值;所述第二滑动平均单元,用于对所述第二漂移值进行滑动平均计算,得到第二平均后漂移值;所述卡尔曼时间老化模型,用于基于所述第一平均后漂移值进行训练,得到第一部分学***均后漂移值进行训练,得到第二部分学习数据;
在所述同步信号源丢失时,切断从所述DDS读取所述第一频率调节字的过程;所述滤波器延时补偿,用于对所述第二部分学习数据进行延时补偿,得到延时补偿后学习数据;所述加法器,用于将所述延时补偿后学习数据与所述第一部分学习数据、以及初始获得的第一频率调节字进行叠加,得到所述漂移预测结果;
其中,在未接收到所述同步信号源之前,向所述DDS提供驱动所述DDS的预设频率调节字,在存在所述同步信号源的时间段内,在所述同步信号源的作用下输出驱动所述DDS的第一频率调节字;
所述数字频率综合器,还用于在未接收到所述同步信号源之前,根据所述预设频率调节字向外输出第一目标时钟信号,在存在所述同步信号源的时间段内,根据所述第一频率调节字向外输出所述第一目标时钟信号,以及在所述同步信号源不可用的时间段内,根据所述预测频率调节字向外输出所述第一目标时钟信号。
2.如权利要求1所述的同步时钟装置,其特征在于,所述定位模块包括:
M种定位服务***的接收机单元,用于同时接收所述M种定位服务***各自的定位信号,M为大于1的整数;
信号选择单元,用于根据优先级选择策略从所述M种定位服务***各自的定位信号中选择一个定位信号,确定为所述同步信号源。
3.如权利要求2所述的同步时钟装置,其特征在于,所述M种定位服务***的接收机单元包括:GPS信号接收单元和北斗信号接收单元;
所述GPS信号接收单元,用于接收GPS定位信号;
所述北斗信号接收单元,用于接收北斗定位信号;
所述信号选择单元,用于默认将所述GPS定位信号作为同步信号源,在接收到的所述GPS定位信号不可用时,切换至所述北斗定位信号作为同步信号源,直至所述GPS定位信号的信号质量回复至预设数值以上,且所述GPS定位信号的信号质量超过所述北斗信号接收单元所接收到的北斗定位信号的最大信号灵敏度时,则切换回所述GPS定位信号为所述同步信号源,如果所述GPS定位信号和所述北斗定位信号均不可用,则进入保持阶段直至满足退出保持阶段的条件。
4.如权利要求2所述的同步时钟装置,其特征在于,所述数字频率综合器,还包括:
鉴频鉴相器,用于对所述同步信号源进行鉴频鉴相处理,生成所述同步信号源的偏差量;
环路滤波器,用于对所述偏差量进行滤波处理,得到滤波后偏差量;
频率调节字处理器,用于根据所述滤波后偏差量处理生成所述第一频率调节字;
内部锁相环,用于对所述OCXO提供的原始***时钟信号进行变频,生成目标***时钟信号,所述目标***时钟信号提供给所述鉴频鉴相器,使得所述鉴频鉴相器基于所述目标***时钟信号对所述同步信号源进行鉴频鉴相处理;
所述DDS,用于:在未接收到所述定位信号之前根据所述预设频率调节字和所述目标***时钟信号生成混合时钟信号;在存在所述定位信号的时间段内,根据所述第一频率调节字和所述目标***时钟信号输出所述混合时钟信号,在所述定位信号不可用的时间段内,根据预测频率调节字和所述目标***时钟信号输出所述混合时钟信号;
时钟分配输出部分,用于将所述DDS输出的混合时钟信号进行分配,获得向外输出的所述第一目标时钟信号,以及提供给所述现场可编程门阵列的第二目标时钟信号。
5.如权利要求4所述的同步时钟装置,其特征在于,所述同步时钟装置还包括:
温度传感器,用于控制输入温度基准至所述卡尔曼温度漂移模型,使得所述卡尔曼温度漂移模型以所述基准温度进行所述第一平均后漂移值的训练。
6.如权利要求5所述的同步时钟装置,其特征在于,
所述卡尔曼时间老化模型,具体用于:以所述第二目标时钟信号为时间基准,进行对所述第二平均后漂移值的训练。
7.如权利要求4所述的同步时钟装置,其特征在于,
所述目标***时钟信号的频率具体为:1PPS;
所述第一目标时钟信号的频率具体为:10M;
所述第二目标时钟信号的频率具体为:1PPS;
所述同步信号源的频率具体为:1PPS。
8.如权利要求1所述的同步时钟装置,其特征在于,所述卡尔曼时间老化模型基于所述第一平均后漂移值进行训练的时长为2小时;
所述卡尔曼温度漂移模型基于所述第二平均后漂移值进行训练的时长为2小时。
CN201810228186.4A 2018-03-20 2018-03-20 一种同步时钟装置 Active CN108521324B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810228186.4A CN108521324B (zh) 2018-03-20 2018-03-20 一种同步时钟装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810228186.4A CN108521324B (zh) 2018-03-20 2018-03-20 一种同步时钟装置

Publications (2)

Publication Number Publication Date
CN108521324A CN108521324A (zh) 2018-09-11
CN108521324B true CN108521324B (zh) 2021-07-13

Family

ID=63433996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810228186.4A Active CN108521324B (zh) 2018-03-20 2018-03-20 一种同步时钟装置

Country Status (1)

Country Link
CN (1) CN108521324B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110430614B (zh) * 2019-08-06 2021-08-31 深圳前海中电慧安科技有限公司 基于gps信号的基站信号同步方法、装置、设备及存储介质
CN111245593B (zh) * 2020-01-03 2021-04-20 北京邮电大学 一种基于卡尔曼滤波的时间同步方法及装置
CN113460124B (zh) * 2020-03-30 2022-12-09 比亚迪股份有限公司 列车运行时长处理方法、装置、计算机设备及存储介质
CN112782725A (zh) * 2020-12-30 2021-05-11 华清瑞达(天津)科技有限公司 一种高精度gps同步保持模块
CN112821976B (zh) * 2020-12-31 2023-03-24 锐捷网络股份有限公司 一种本地时钟同步的保持方法及装置
CN113078900B (zh) * 2021-03-30 2022-07-15 中国核动力研究设计院 一种核电厂dcs平台时钟源性能提高***及方法
CN116318204A (zh) * 2023-03-31 2023-06-23 北京航天广通科技有限公司 一种适用于高功率射频***的信号源组合
CN116700094B (zh) * 2023-06-21 2024-03-01 哈尔滨博尼智能技术有限公司 一种数据驱动控制***

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201008145Y (zh) * 2007-02-16 2008-01-16 中国科学院武汉物理与数学研究所 一种铷原子频标数字锁相倍频器
US8675690B2 (en) * 2011-04-19 2014-03-18 Honeywell International Inc. Low latency and self-adjusting frame synchronization algorithm for data streaming applications
CN102436174A (zh) * 2011-10-26 2012-05-02 东莞市泰斗微电子科技有限公司 一种守时设备晶振频率驯服方法及相应装置
CN104765045B (zh) * 2015-04-27 2018-11-23 成都振芯科技股份有限公司 北斗地基导航网络地面监测站伪卫星及控制方法
CN106877963B (zh) * 2016-12-29 2018-10-09 河北远东通信***工程有限公司 一种具有学习功能的同步时钟保持***和方法
CN106980133A (zh) * 2017-01-18 2017-07-25 中国南方电网有限责任公司超高压输电公司广州局 利用神经网络算法补偿和修正的gps ins组合导航方法及***

Also Published As

Publication number Publication date
CN108521324A (zh) 2018-09-11

Similar Documents

Publication Publication Date Title
CN108521324B (zh) 一种同步时钟装置
CN110581742B (zh) 一种时钟同步方法、***及基站
CN101448315B (zh) 帧时钟同步方法和设备
AU737704B2 (en) Apparatus, and associated method, for calibrating a device
CN107135179B (zh) 一种设备频率校准方法及设备
US20140064744A1 (en) Reception device
CN101150330A (zh) 一种消除频偏的方法及移动终端
CN111954295B (zh) 考虑时间和精度的tdd-lte设备的同步保持方法及***
CN102158950A (zh) 时钟同步方法、***、装置及基站
WO2011053726A1 (en) Programmable digital clock control scheme to minimize spur effect on a receiver
EP0735715B1 (en) Radio communication terminal station
CN113972893A (zh) 一种时钟同步方法、装置、电子设备及存储介质
CN112087276A (zh) 一种时钟校准的方法及装置
CN101931481B (zh) 一种ieee 1588时钟输出装置和方法
CN101534152A (zh) 一种无线接入网的同步实现方法及装置
CN112821976B (zh) 一种本地时钟同步的保持方法及装置
CN102082658A (zh) 一种提高目的时钟频率稳定度的方法及装置
US7295821B2 (en) Multiple base station automatic frequency control architecture in wireless communication system
JP5115265B2 (ja) 情報処理装置およびタイミング同期方法
JP2014060682A (ja) 発振器制御方法、基準信号発生装置、及び恒温槽付発振器
CN111273538B (zh) 一种动态适配时钟噪声方法、装置及可读存储介质
JP2013153242A (ja) 基地局
CN115551069A (zh) 一种时钟优化方法及时钟设备
KR100287946B1 (ko) 타이밍/주파수 공급기의 클럭동기 장치 및 방법
JP2005277459A (ja) デジタル位相同期ループ回路及びこのデジタル位相同期ループ回路の制御方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant