CN108511317A - 外延晶圆的制造方法及外延晶圆 - Google Patents

外延晶圆的制造方法及外延晶圆 Download PDF

Info

Publication number
CN108511317A
CN108511317A CN201710113141.8A CN201710113141A CN108511317A CN 108511317 A CN108511317 A CN 108511317A CN 201710113141 A CN201710113141 A CN 201710113141A CN 108511317 A CN108511317 A CN 108511317A
Authority
CN
China
Prior art keywords
atoms
monocrystalline silicon
epitaxial wafer
wafer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710113141.8A
Other languages
English (en)
Other versions
CN108511317B (zh
Inventor
浅山英
浅山英一
宝来正隆
村上浩纪
久保高行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to CN201710113141.8A priority Critical patent/CN108511317B/zh
Publication of CN108511317A publication Critical patent/CN108511317A/zh
Application granted granted Critical
Publication of CN108511317B publication Critical patent/CN108511317B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种能够发挥由结晶缺陷带来的吸杂能力且外延层表面的缺陷密度为102个/cm2以下的外延晶圆的制造方法。该外延晶圆的制造方法的特征在于,具备:单晶硅生长工序,通过切克劳斯基单晶提拉法生长掺杂有1011atoms/cm3~4.5×1015atoms/cm3的氮的单晶硅;单晶硅切取工序,从所述单晶硅切取硅晶圆;及外延层形成工序,以上述硅晶圆为基板,通过气相生长在所述基板上形成单晶硅层即外延层,在所述外延层形成工序中,所述外延层在1050℃至1200℃的范围内形成。

Description

外延晶圆的制造方法及外延晶圆
技术领域
本申请发明涉及一种表面缺陷密度较低的高品质晶圆即外延晶圆的制造方法及外延晶圆。
背景技术
随着包括智能手机等可携带通信终端的普及,硅半导体的集成电路元件(电源器件)的集成高密度化呈逐年变快趋势,对形成电源器件的硅晶圆的品质的要求越来越严格。即,集成越高密度化电路变得越纤细,因此在利用晶圆形成电源器件的所谓电源器件活性区域,比以往更加严格限制成为泄漏电流的增大和载流子的存在期缩短的原因的变位等结晶缺陷及掺杂剂以外的金属系元素的杂质。
一直以来,使用通过电源器件用CZ法(切克劳斯基单晶提拉法)从单晶硅切取的基板(晶圆)。该晶圆中通常包含1018atoms/cm3左右的氧。众所周知,氧虽然具有通过防止变位来提高晶圆强度和吸杂的效果等有效的效果,但另一方面因成为氧化物而析出且在形成电源器件时的热史而造成变位和层错等结晶缺陷。但是,在制造电源器件的过程中,在通过场氧化膜的LOCOS(local oxidation of silicon)进行形成和形成阱扩散层时,在1100~1200℃的高温下保持几个小时,因此在晶圆表面附近因氧的向外扩散而形成厚度为几十μm左右的无结晶缺陷的DZ层(denuded zone)。该DZ层成为电源器件活性区域,因此自然就造成结晶缺陷较少的状态。
然而,随着集成的高密度化,在阱形成中采用高能量离子注入法,若电源器件的制造在1000℃以下进行处理,则氧的扩散会变慢,因此无法充分地形成上述DZ层。因此,虽然促进了基板的低氧化,但无法充分地抑制结晶缺陷,且因氧的减少而产生晶圆的性能劣化,而未能获得满意的结果。因此,逐步开发出在成为晶圆基板的硅片上生长几乎不包含结晶缺陷的Si的外延层的外延晶圆,并将其广泛地用到高集成度电源器件。
如此一来,能够通过外延晶圆的采用来提高完全消除晶圆表面的电源器件活性区域的结晶缺陷的这一可能性。但是,集成越是高密度化,则工艺也就变得越复杂,因金属系元素的杂质引起污染的机会也增加,其影响也变得越来越大。排除污染的对策基本在于工艺环境及使用材料的洁净化,但在电源器件制造过程中难以完全消除,作为其对策方法有吸杂。这是一种将因污染侵入进来的杂质元素聚集到电源器件活性区域外的场所而进行无害化的方法。
金属系杂质元素在较低温度下侵入并固溶于Si结晶中,通常该金属系杂质元素在Si中的扩散速度较快。而且,若存在变位和因微细析出物引起的畸变等结晶的缺陷,则能量上比存在于晶格中时还稳定,因此该金属系杂质元素有聚集到这些结晶的缺陷的趋势。因此,反过来利用该性质,刻意导入结晶缺陷,从而能够从中捕获并封堵金属系杂质元素。将捕获该杂质的场所称为槽。制作槽的方法即吸杂有外部吸杂和内在吸杂这两种。外部吸杂通过喷砂、磨削、激光照射、离子注入或Si3N4膜和多结晶Si膜的生长等外在因素对形成晶圆的电源器件的面的背面侧赋予畸变并导入结晶缺陷。与此相对,内在吸杂中,若对由含有氧的CZ法单晶制作的晶圆反复实施低温和高温的热处理,则会产生很多可能因氧导致的微小的缺陷,将该缺陷用作槽。
然而,为外部吸杂时,存在如下问题:随着工序数的增加而导致成本上升,另一方面从赋予畸变的部分开始出现微粒、因实施处理而引起晶圆的翘曲等。另一方面,内在吸杂需要含有一定程度的氧,但这可能会产生有害于电源器件形成的缺陷。此外还需要用于有效制作槽的热处理,这也会增加工作量。此外,为外延晶圆时,在外延层形成的工序中,成为1050~1200℃的高温,因此本该成为晶圆基板中的微小缺陷的核的氧析出物将缩小、消失,并导致很难在后续的热处理中形成槽。因此,无法有效地利用现有内在吸杂的方法。
发明内容
本申请发明涉及一种高密度集成度电源器件用外延晶圆的制造方法及外延晶圆,其目的在于提供一种能够在较短的工序中制造出充分发挥吸杂能力的外延晶圆的外延晶圆的制造方法及外延晶圆。
因含氧而引起的结晶的微细缺陷中存在氧化诱生层错(Oxidation-inducedstacking fault:以下简称为“OSF”)。这是在电源器件制造工艺中进行高温氧化处理时在氧化膜的基础结晶产生的层错,OSF的产生与Si结晶中的氧量具有正相关,该缺陷使氧析出物发展成核。若在1000~1200℃下对通过CZ法制造的Si单晶的晶圆实施1~20小时热氧化处理,则会产生以单晶的提拉轴为中心的环状的OSF(以下称为“OSF环”)。据了解,若在包含OSF环的基板的上方形成Si的外延层,则环区域的氧析出物核不会消失,而在外延形成后的的电源器件制造过程中,作为有效的吸杂位点而发挥功能。
通常,OSF环的宽度为几mm到几十mm,与其他区域的界限极其清晰。并且,若加快提拉速度,则环的直径就变大,进而接近晶圆外周,若减慢速度,则会收缩,进而消失不见。
本申请发明人着眼于由该OSF环区域的结晶缺陷带来的吸杂效果,对扩大环的宽度的条件进行了各种研究。其结果发现,采用CZ法进行单晶生长时,能够通过掺杂氮来扩大环的宽度。
并且,除OSF缺陷之外,硅晶圆的表面缺陷中有一种COP(Crystal OriginatedParticle)。该COP缺陷为因空孔的凝聚而在单晶中产生的约0.1μm左右以下的正八面体的空洞缺陷。在COP缺陷的内表面形成有SiO2
本申请发明人还着眼于由COP缺陷带来的吸杂效果,对产生适当尺寸及密度的COP缺陷的条件进行了各种研究。其结果发现,利用CZ法进行单晶生长时,掺杂氮并适当地调整提拉速度,从而能够形成与赋予充分的吸杂能力相适应的提拉中的空孔占主导的COP区域。
众所周知,以往作为利用CZ法在单晶中掺杂氮的效果有强化结晶(日本特公平7-76151号公报)、抑制伴随热应力产生的变位和变位的运动(日本特开昭60-251190号公报)、抑制产生于晶圆的腐蚀坑的产生及防止电源器件的氧化膜耐压性的下降(日本特开平5-294780号公报)等。然而,关于对吸杂的效果,对OSF环的形状带来的效果及对所形成的COP区域带来的影响完全不明。
因此,对扩大OSF环的宽度并将由此产生的结晶缺陷均匀地产生在晶圆整体上的条件进行了研究,并对吸杂效果的有效性也进行了调查。其结果获知,若将掺杂的氮的量设为1013atoms/cm3以上,则能够在晶体整体均匀地分散对吸杂有效的OSF的核,若将通过该单晶获得的切片作为基板而在表面形成Si外延层,则能够制造出表面缺陷极少并且在电源器件制造工序中具有有效的吸杂作用的晶圆。
并且,获知即使将掺杂的氮的量设为1011atoms/cm3至4.5×1015atoms/cm3,只要更细致地控制单晶的提拉速度和硅晶圆的热处理条件等,则同样也能够制造出表面缺陷极少并且在电源器件制造工序中具有有效的吸杂作用的晶圆。
该吸杂法使得外延层的形成工序对容易消去槽形成的析出核的p-、n-或n+的电源器件用晶圆尤其有效,为掺杂硼且Fe被硼吸去的掺杂高浓度硼的p+晶圆(例如,添加有1019cm-3以上(9mΩcm以下)的晶圆)时,对Fe以外的元素也有效。掺杂高浓度硼的p+晶圆中由高浓度硼而带来的Fe和Cu元素的吸杂效果较强,因此认为无法与由本申请发明中公开的吸杂法带来的效果进行明确的区分,但至少也存在Fe和Cu的本申请吸杂效果。
本申请发明中,硼(B)浓度为p+类型是指电阻率相当于5mΩcm~100mΩcm的浓度,p类型或p-类型是指电阻率相当于0.1~100Ωcm的浓度,磷(P)或锑(Sb)浓度为n-是指电阻率相当于0.1~100Ωcm的浓度,n+是指相当于10至100mΩcm的浓度。并且,例如p/p-类型是指在p-类型基板的上方层叠有p类型的外延层的晶圆。该吸杂法适合于n/n-、n/n+结构外延晶圆的制造方法,还对基板比电阻8~100mΩcm的p/p+结构外延晶圆的制造方法有效。
并且,该吸杂法不仅在将现有的直径150mm的硅晶圆作为基板的情况下,而且在将直径为200mm~450mm的硅晶圆(例如,直径为200mm、300mm及450mm)作为基板的情况下,也不会使制造出来的外延晶圆产生翘曲等而有效。
形成该外延层的晶圆的吸杂效果通过MOS的产生存在期进行评价。如此掺杂氮,对可获得优异效果的晶圆进行了更加详细的调查,结果获知热氧化处理之后在表面产生了102个/cm2以上OSF或产生了10个/cm2以上COP(为COP时,氧化热处理不是必须要进行的)。即,为OSF时,认为在单晶的状态下有如通过热氧化处理产生一定程度以上的OSF的缺陷核,这带来了优异的吸杂效果。为COP时,认为虽说单独以COP产生的应变场较少,但在掺杂有氮的单晶的状态下有如产生一定程度以上的COP的硅晶格的空孔,这带来了优异的吸杂效果。
并且,优选在氢气气氛中以1000℃以上加热晶圆来进行外延层的形成。更优选在1050℃至1200℃的范围内。因此,对从掺杂有1013atoms/cm3以上该氮的单晶切取的晶圆实施与外延层的形成相同的1100℃以上的热处理,结果在截面观察到5×103/cm2以上的缺陷。这种缺陷作为吸杂的槽而发挥作用且提高晶圆的吸杂效果,并通过掺杂氮而产生的单晶内的缺陷核而获得。
并且,形成外延层之前,可以进行预退火处理。
本申请发明具有以下方式。
(1)一种外延晶圆的制造方法,所述外延晶圆能够发挥由结晶缺陷带来的吸杂能力且外延层的表面的缺陷密度为102个/cm2以下,该外延晶圆的制造方法的特征在于,具备:单晶硅生长工序,通过切克劳斯基单晶提拉法生长掺杂有1011atoms/cm3~4.5×1015atoms/cm3的氮的单晶硅;单晶硅切取工序,从所述单晶硅切取硅晶圆;及外延层形成工序,以上述硅晶圆为基板,通过气相生长在所述基板上形成单晶硅层即外延层,在所述外延层形成工序中,所述外延层在1050℃至1200℃的范围内形成。
(2)所述(1)中记载的外延晶圆的制造方法,其特征在于,掺杂于在所述单晶硅生长工序中生长的所述单晶硅中的氮量为1013atoms/cm3~4.5×1015atoms/cm3,所述外延晶圆的制造方法还具备在700℃~1200℃下对所述硅晶圆进行30分钟~20小时的热氧化处理的工序,所述结晶缺陷为导入到所述单晶硅的晶格间硅通过所述热氧化处理被氧化而形成的氧化诱生层错,所述基板上的所述氧化诱生层错的密度在所述整个基板中为102个/cm2以上。
(3)所述(2)中记载的外延晶圆的制造方法,其特征在于,所述单晶硅生长工序中,在所述单晶硅中还掺杂有0.01×1016atoms/cm3~5×1016atoms/cm3的碳。
(4)所述(2)或(3)中记载的外延晶圆的制造方法,其特征在于,所述单晶硅的氧浓度在2×1017atoms/cm3~15×1017atoms/cm3的范围内。
(5)所述(1)中记载的外延晶圆的制造方法,其特征在于,掺杂于在所述单晶硅生长工序中生长的所述单晶硅中的氮量为1011atoms/cm3~1013atoms/cm3,所述结晶缺陷为因导入于所述单晶硅的空孔引起的硅结晶诱起表面缺陷即COP缺陷,所述基板上的所述COP缺陷的密度在所述整个基板中为10个/cm2以上。
(6)所述(5)中记载的外延晶圆的制造方法,其特征在于,所述单晶硅生长工序中,在所述单晶硅中还掺杂有0.01×1016atoms/cm3~5×1016atoms/cm3的碳。
(7)所述(5)或(6)中记载的外延晶圆的制造方法,其特征在于,所述单晶硅的氧浓度在11×1017atoms/cm3~13.5×1017atoms/cm3的范围内。
(8)一种外延晶圆,通过所述(1)~(7)中记载的外延晶圆的制造方法而制造,所述外延晶圆的特征在于,所述外延晶圆的直径为200mm~450mm。
(9)所述(8)中记载的外延晶圆,其特征在于,所述外延晶圆的直径为300mm~450mm。
发明效果
根据本申请发明,无需增加工序和成本的外部和内在的吸杂效果增大处理,就能够获得成为具有在外延层形成等高温处理工序中也不易消失的缺陷核的外延晶圆用母材的单晶硅,利用该单晶进行制造,从而能够获得电源器件活性区域中没有缺陷且吸杂效果极高的高密度集成度电源器件用外延晶圆。
附图说明
图1为表示OSF的晶圆内密度分布随着氮掺杂量的增加而变化的图。
图2为表示OSF密度的单晶轴向的分布随着氮掺杂量的增加变高且变均匀的图。
图3为表示所获得的外延晶圆的表面与内部(截面)的结晶缺陷的分布的图。
图4为相当于为了评价晶圆的吸杂能力而使用的电源器件制造工序的温度变化规律的图。
图5为通过氮掺杂量不同的晶圆来测定随着产生存在期的制造工序而发生的变化结果的图。
具体实施方式
向外延晶圆赋予由OSF缺陷带来的吸杂能力的情况下,之所以将单晶硅的氮掺杂量设为1013atoms/cm3以上,是因为若氮量少于上述量,则OSF环的宽度的扩大得不够充分,而无法在吸杂槽的晶圆内均匀分散。并且,掺杂量的上限没有特别限定,如果过多,则容易变成多晶,因此优选设为4.5×1015atoms/cm3左右。
向外延晶圆赋予由COP缺陷带来的吸杂能力的情况下,之所以将单晶硅的氮掺杂量设为1011atoms/cm3以上1013atoms/cm3以下,是因为若超出该范围,则即使在单晶硅内存在硅晶格的空孔,也不会产生外延表面的缺陷,且无法将充分的COP缺陷形成为对吸杂有效的位点。
作为掺杂的方法,只要能够掺杂所需浓度的氮,则任何方法均可,可举出在原料中或熔液中混合氮化物、将添加有氮的FZ硅结晶和在表面形成有氮化硅膜的晶圆混合到原料中、一边向炉内导入氮或氮化合物气体一边进行单晶生长、在熔融前的高温下向多晶硅喷吹氮或氮化合物气体及氮化物制坩埚的使用等。
除了氮以外,也能够根据需要在单晶硅中掺杂碳、硼和/或磷。通过掺杂这些碳、硼和/或磷,例如能够调节所获得的硅晶圆基板的比电阻率,或进一步增强吸杂能力等。
碳掺杂的优选范围为1.0×1014atoms/cm3~1.0×1016atoms/cm3,进一步优选为导入小于1×1014atoms/cm3以上~1×1015atoms/cm3的微量碳。碳测定方法不仅有SIMS和GFA,为微量碳时还有基于PL或DLTS的方法。
硼掺杂的优选范围为3×1017atoms/cm3~1×1019atoms/cm3(若通过ASTM换算,则以比电阻计为8.9mΩcm~93mΩcm)。
磷掺杂的优选范围为4×1014atoms/cm3~5×1015atoms/cm3(若通过ASTM换算,则以比电阻计为0.98Ωcm~10.9Ωcm)。
并且,单晶硅及从单晶硅切取的硅晶圆的氧浓度(旧ASTM规格:1979)只要在11×1017atoms/cm3~13.5×1017atoms/cm3的范围内即可。
切割掺杂有上述氮的单晶,将表面抛光清洁之后,形成外延层,制作出晶圆,但只要是气相生长法的热分解法等形成没有结晶缺陷的外延层的方法,则任何方法均可。如此在1011atoms/cm3~4.5×1015atoms/cm3的范围内掺杂氮,并设定与最终导入的结晶缺陷的类型相应的其他条件,从而能够将成为吸杂槽的稳定的缺陷均匀地分散到晶圆整体。该缺陷的个数受氧和其他杂质量或单晶生长条件的影响。外延晶圆中,能够在外延层确保电源器件活性化区域,因此需要在晶圆基板中充分确保缺陷密度。出于这种观点而调查缺陷个数的结果获知,为了获得更加稳定的吸杂效果,优选在赋予由OSF缺陷带来的吸杂能力的情况下,使用进行了热氧化处理时如在表面产生102个/cm2以上OSF的晶圆。在赋予由COP缺陷带来的吸杂能力的情况下,使用如在表面产生10个/cm2以上且少于1×105个/cm2的COP的晶圆。
进行硅晶圆的表面检查时,例如能够使用KLA Tencor corporation制SurfscanSP1、SP2和SP3。测定基板的表面的结晶缺陷的个数时,将至少其尺寸为130nm~65nm的计为一个。此外,测定外延层表面的结晶缺陷的个数时,将尺寸为130nm以上的计为1个。
例如,对OSF缺陷的个数进行计数的情况下,对外延层生长优选实施1100℃以上的热处理之后,观察到5×103个/cm2以上的缺陷即可。
并且,作为这种优选的缺陷数的检测手段的其他方法,也能够在形成外延层之后对晶圆截面进行观察。外延生长后进行截面观察的方法有,在OSF中以选择蚀刻进行1μm~5μm蚀刻之后对缺陷进行计数的方法、COP中通过例如RAYTEX CORPORATION制的结晶缺陷检查装置MO441、MO601实施的缺陷测定方法。
本申请发明的外延晶圆的制造方法中,优选利用单晶片炉逐片外延生长出硅晶圆,进一步优选在外延生长的工艺中进行高速升降温。具体而言,将900至生长温度为止的升温速度设为450度/分钟以上、将外延生长温度至900度为止的降温速度设为800度/分钟以上,从而能够将多个析出核残留在基板(晶圆)。并且,也可以包含外延生长工序前在700℃至900℃的温度范围内进行20分钟以上1小时以内的电源器件工序中的低温热处理工序。或者,也可以包含外延生长后在1000℃至1150℃的温度范围内进行60分钟以上的高温热处理工序。
外延层的厚度为1~20μm的外延生长较为合适,进一步优选形成1~6μm的比较薄的外延层的情况。
[实施例]
〔实施例1〕
为了验出氮掺杂的效果进行了下列2种实验。将单晶生长条件设为,在石英坩埚中熔融50kg高纯度多晶硅,将硼作为掺杂剂,将直径150mm的结晶取向<100>的单晶的提拉速度设为了0.6mm/min。
首先,第一步为了突显氮的添加效果,在单晶生长至右下方300mm的阶段,以10L/min将氮气流放到炉内以此状态继续生长,并增加单晶中的氮。接着,为便于估算出氮掺杂量,在提拉中不以气体形态进行氮添加,而将形成氮化膜的氮量明确的硅晶圆与原料的高纯度多晶硅一起进行熔融,从而生长氮掺杂量为1012、1013或1014atoms/cm3的分别不同的3种单晶。
与结晶轴垂直的面平行地从这些生长后的单晶切取晶圆状的试验片,在氧气气氛中以1100℃实施了16小时的热氧化处理。之后,用光蚀刻液进行5分钟的选择蚀刻,用光学显微镜测定了OSF密度。
图1中示出通过氮气导入改变掺杂量的单晶的、试验片切断位置上的试验片面内的OSF密度的分布的调查结果。该图表示从单晶的中心向外周画出的线上的OSF密度分布,OSF通常呈与单晶的中心轴同轴的大致环状。右下方100mm位置的试验片还未导入氮气,随着右下方位置下到400mm、700mm,氮掺杂量逐渐增加。据此可知,若增加氮掺杂量,则OSF环的宽度增加,在试验片整体分布OSF,且密度的级别也增大。
图2中示出测定将改变氮掺杂量的等级来生长的单晶沿结晶生长轴进行采样的试验片的OSF密度的结果。该情况下,纵轴为在试验片的中心位置及从中心向试验片的外周方向隔有10mm的位置测定的OSF密度的平均值。据此可知,若单晶在氮掺杂量为1012atoms/cm3时生长,则导致OSF密度减少,但即使减少到1013atoms/cm3,也维持相当高的OSF密度,为1014atoms/cm3时,轴向上也可获得均匀且较高的OSF密度。并且,为1014atoms/cm3的单晶时,OSF均匀地分布于试验片整体。
〔实施例2〕
实施例1中,对于从掺杂有1014atoms/cm3的氮的单晶获得的晶圆,在堆积温度1150℃下形成了厚度约5μm的外延层。对于所获得的晶圆试验片,利用光蚀刻液进行5分钟的选择蚀刻,通过光学显微镜测定了外延层表面的缺陷密度及截面的缺陷密度。
图3中示出从试验片的中心向外周方向的位置上的、表面与截面的缺陷的密度测定结果。据此可知,由掺杂有该氮的单晶制作的晶圆在形成外延层之后,在下层的单晶的截面已经观察到104个/cm2左右的缺陷,确认到形成高温的外延层时,氧析出物也不易消失。并且,还能够确认到在外延层表面及外延层的截面没有观察到缺陷,在成为电源器件活性区域的外延层没有产生下层单晶部的缺陷的穿透。
〔实施例3〕
以电阻率为10Ωcm或0.008Ωcm的、高电阻或低电阻这两种p型晶圆基板为对象,制作出分别未掺杂氮的单晶、掺杂有1012、1013或1014atoms/cm3氮的8种单晶,从各单晶切取晶圆基板并在堆积温度1150℃下形成厚度5μm的外延层,作为外延晶圆。
在3ppm的Cu(NO3)2水溶液中使用旋涂机将这些晶圆表面进行污染之后,在干燥氧中进行电源器件制造工序中假定的模式热处理,调查了伴随热处理的进行而产生的吸杂效果的变化。
图4表示模式热处理的温度和时间条件。图的工序中,在作为A、B、C示出的3个时点取出晶圆,查看了伴随热处理的进行而产生的吸杂的效果。吸杂的效果通过用氢氟酸去除热氧化膜之后,在干燥氧气气氛中以1000℃氧化2小时,形成约75nm的吸杂氧化膜,将500nm厚度的Al膜蒸镀之后,在450℃下进行30分钟的烧结,制作出具有栅电极的1mm角度的栅电极,通过测定使用该电极的MOS的产生存在期来进行了评价。
图5中示出测定产生存在期的结果。由未掺杂氮的单晶制作的晶圆,刚形成外延层之后的产生存在期较短,随着热处理的进行逐渐变长,但不够充分。而由掺杂有1013或1014atoms/cm3的氮的单晶制作的晶圆中,自电源器件制造工序开始到结束为止可获得几乎恒定的较长存在期。掺杂量为1012atoms/cm3的情况下,显示出类似于未掺杂的情况的趋势。而1013atoms/cm3时,如实施例1的图2所示,OSF密度与氮掺杂量1014atoms/cm3的单晶相比较低,尽管如此吸杂能力大致等同于1014atoms/cm3的情况。推定其原因在于,若氮掺杂量为1013atoms/cm3以上,则形成足够进行吸杂的槽。此外,认为p/p与p/p+的吸杂效果差距不是很大,因此通过掺杂有氮的单晶获得的外延晶圆的吸杂能力与晶圆的电阻率关系不大,至少电阻率为10Ωcm至0.008Ωcm时可获得充分的吸杂效果。
〔实施例4〕
实施例4中,将掺杂到单晶硅中的氮掺杂量设为1012atoms/cm3,将氧浓度设为12×1017atoms/cm3(ASTM1979),将硅晶圆类型设为p+类型,将单晶硅的提拉速度设定为实施例1的2倍,而制造出了外延晶圆。
其结果,作为所获得的单晶硅晶圆的基板中的COP缺陷的密度在整个基板面上为10个cm2以上。
而且,用与实施例1~3相同的方法进行MOS的产生存在期的测定,并进行了吸杂能力的评价。
其结果,在实施例4中也与实施例1~3的情况同样地,自电源器件制造工序开始到结束为止获得了几乎恒定的较长的存在期。
产业上的可利用性
能够在较短的工序中有效地制造出充分发挥由结晶缺陷带来的内在吸杂能力的外延晶圆。

Claims (9)

1.一种外延晶圆的制造方法,所述外延晶圆能够发挥由结晶缺陷带来的吸杂能力且外延层表面的缺陷密度为102个/cm2以下,该外延晶圆的制造方法的特征在于,具备:
单晶硅生长工序,通过切克劳斯基单晶提拉法生长掺杂有1011atoms/cm3~4.5×1015atoms/cm3的氮的单晶硅;
单晶硅切取工序,从所述单晶硅切取硅晶圆;及
外延层形成工序,以上述硅晶圆为基板,通过气相生长在所述基板上形成单晶硅层即外延层,
在所述外延层形成工序中,所述外延层在1050℃至1200℃的范围内形成。
2.根据权利要求1所述的外延晶圆的制造方法,其特征在于,
掺杂于在所述单晶硅生长工序中生长的所述单晶硅中的氮量为1013atoms/cm3~4.5×1015atoms/cm3
所述外延晶圆的制造方法还具备在700℃~1200℃下对所述硅晶圆进行30分钟~20小时的热氧化处理的工序,
所述结晶缺陷为导入到所述单晶硅的晶格间硅通过所述热氧化处理被氧化而形成的氧化诱生层错,
所述基板上的所述氧化诱生层错的密度在所述整个基板中为102个/cm2以上。
3.根据权利要求2所述的外延晶圆的制造方法,其特征在于,
所述单晶硅生长工序中,在所述单晶硅中还掺杂有0.01×1016atoms/cm3~5×1016atoms/cm3的碳。
4.根据权利要求2或3所述的外延晶圆的制造方法,其特征在于,
所述单晶硅的氧浓度在2×1017atoms/cm3~15×1017atoms/cm3的范围内。
5.根据权利要求1所述的外延晶圆的制造方法,其特征在于,
掺杂于在所述单晶硅生长工序中生长的所述单晶硅中的氮量为1011atoms/cm3~1013atoms/cm3
所述结晶缺陷为因导入于所述单晶硅的空孔引起的硅结晶诱起表面缺陷即COP缺陷,
所述基板上的所述COP缺陷的密度在所述整个基板中为10个/cm2以上。
6.根据权利要求5所述的外延晶圆的制造方法,其特征在于,
所述单晶硅生长工序中,在所述单晶硅中还掺杂有0.01×1016atoms/cm3~5×1016atoms/cm3的碳。
7.根据权利要求5或6所述的外延晶圆的制造方法,其特征在于,
所述单晶硅的氧浓度在11×1017atoms/cm3~13.5×1017atoms/cm3的范围内。
8.一种外延晶圆,通过权利要求1至7中任一项所述的外延晶圆的制造方法而制造,所述外延晶圆的特征在于,所述外延晶圆的直径为200mm~450mm。
9.根据权利要求8所述的外延晶圆,其特征在于,
所述外延晶圆的直径为300mm~450mm。
CN201710113141.8A 2017-02-28 2017-02-28 外延晶圆的制造方法及外延晶圆 Active CN108511317B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710113141.8A CN108511317B (zh) 2017-02-28 2017-02-28 外延晶圆的制造方法及外延晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710113141.8A CN108511317B (zh) 2017-02-28 2017-02-28 外延晶圆的制造方法及外延晶圆

Publications (2)

Publication Number Publication Date
CN108511317A true CN108511317A (zh) 2018-09-07
CN108511317B CN108511317B (zh) 2021-10-22

Family

ID=63373275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710113141.8A Active CN108511317B (zh) 2017-02-28 2017-02-28 外延晶圆的制造方法及外延晶圆

Country Status (1)

Country Link
CN (1) CN108511317B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11189493A (ja) * 1997-12-25 1999-07-13 Sumitomo Metal Ind Ltd シリコン単結晶およびエピタキシャルウェーハ
CN1545725A (zh) * 2001-08-23 2004-11-10 信越半导体株式会社 外延晶片及其制造方法
JP2007235153A (ja) * 2002-04-26 2007-09-13 Sumco Corp 高抵抗シリコンウエーハ及びその製造方法
JP2011222842A (ja) * 2010-04-13 2011-11-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11189493A (ja) * 1997-12-25 1999-07-13 Sumitomo Metal Ind Ltd シリコン単結晶およびエピタキシャルウェーハ
CN1545725A (zh) * 2001-08-23 2004-11-10 信越半导体株式会社 外延晶片及其制造方法
JP2007235153A (ja) * 2002-04-26 2007-09-13 Sumco Corp 高抵抗シリコンウエーハ及びその製造方法
JP2011222842A (ja) * 2010-04-13 2011-11-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法

Also Published As

Publication number Publication date
CN108511317B (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
US6641888B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer.
JP3516200B2 (ja) シリコン単結晶およびエピタキシャルウェーハ
US6478883B1 (en) Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them
CN104781918B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
JP4670224B2 (ja) シリコンウェーハの製造方法
JP2000044389A (ja) エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ
US6878451B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
KR20010101189A (ko) 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
KR20000057350A (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
KR20160089461A (ko) 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼
CN110603350B (zh) 外延硅晶片的制造方法及外延硅晶片
KR100625822B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
US20010021574A1 (en) Method of manufacturing silicon epitaxial wafer
US11639558B2 (en) Method for producing a semiconductor wafer composed of monocrystalline silicon
JP4510997B2 (ja) シリコン半導体基板およびその製造方法
JPH09283529A (ja) 半導体基板の製造方法およびその検査方法
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
CN108511317A (zh) 外延晶圆的制造方法及外延晶圆
KR100774070B1 (ko) 실리콘 에피텍셜 웨이퍼의 제조방법
JP2014078667A (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
JP2003100760A (ja) エピタキシャルシリコンウェハおよびその製造方法
JPH11283987A (ja) シリコンエピタキシャルウェーハとその製造方法
JP4683171B2 (ja) 半導体ウェーハの評価方法
CN116072514A (zh) 硅晶片和外延硅晶片
KR100386230B1 (ko) 에피택셜층 적층용 실리콘 웨이퍼 및 에피택셜 웨이퍼 및그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant