CN108496250A - 多芯片组件的制造 - Google Patents

Abstract

本发明涉及一种用于制造可表面安装的多芯片组件（101；102；103；104；105）的方法。该方法包括提供芯片组装体的步骤。芯片组装体具有在后侧上的暴露的金属导体结构（110）、多个半导体芯片（150）和壳体材料（160）。该方法还包括在所提供的芯片组装体的后侧上形成阻焊涂层（170）的步骤。所述阻焊涂层（170）分离导体结构（110）的连接区域（121）。本发明还涉及一种可表面安装的多芯片组件（101；102；103；104；105）。

Description

多芯片组件的制造

技术领域

本发明涉及一种用于制造可表面安装的多芯片组件的方法。本发明还涉及一种可表面安装的多芯片组件。

本专利申请要求德国专利申请10 2016 101 526.1的优先权，其公开内容通过引用并入于此。

背景技术

可以以包括多个半导体芯片的多芯片组件的形式实现电子组件，诸如例如用于生成光辐射的光电子组件。该组件可以是适合于通过焊接进行表面安装的QFN组件（QuadFlat No Leads，四方扁平无引线）。在这种设计的情况下，该组件可以包括导体结构，该导体结构包括多个导体部分，半导体芯片和壳体材料被布置在该导体结构上。在后侧上，该导体结构可以包括可焊接连接焊盘（焊盘）。

该导体结构可以由引线框架构成，该引线框架可以通过在两侧蚀刻金属初始层来产生。在这种情况下，借助不同的前侧和后侧半蚀刻，可以限定被提供用于布置和连接半导体芯片的在前侧的安装和连接焊盘（芯片焊盘）以及被提供以用于焊接的在后侧的连接焊盘的几何形状。引线框架的各部分可以借助完全的穿透蚀刻而彼此分开，使得所述部分可以用作例如阴极和阳极。

取决于需要，引线框架可以具体具有不同的厚度。较大厚度的引线框架例如促进在多芯片组件的操作期间的热管理。在这种配置的情况下，在下面的初始层的图案化期间产生深而宽的蚀刻沟槽。这导致半导体芯片可以仅以彼此间隔很远的距离而进行布置。相反，为了实现半导体芯片的紧密定位，需要薄的引线框架。引线框架或初始层的厚度限定了蚀刻沟槽的最小宽度，并因此限定了前侧安装焊盘与布置在前侧安装焊盘上的半导体芯片之间的最小可能距离。

然而，使用薄的引线框架会对制造方法中的引线框架处理产生不利影响。进一步的要求是使后侧连接焊盘之间的距离尽可能大，这与前侧安装焊盘相反，从而避免了在表面安装期间的短路。可为此目的而提供的安装焊盘的大面积底切使得芯片安装更加困难。

发明内容

本发明的目的是详细说明一种用于制造可表面安装的多芯片组件的改进方法。此外，本发明的目的是提供一种改进的可表面安装的多芯片组件。

该目的借助独立专利权利要求的特征来实现。本发明的另外的有利实施例在从属权利要求中加以详细说明。

根据本发明的一个方面，提出了一种用于制造可表面安装的多芯片组件的方法。该方法包括提供芯片布置。该芯片布置包括在后侧处暴露的金属导体结构、多个半导体芯片和壳体材料。该方法此外还包括在所提供的芯片布置的后侧上形成阻焊涂层。阻焊涂层将导体结构的连接区域分离开来。

借助于该方法制造的多芯片组件可以是QFN组件（Quad Flat No Leads，四方扁平无引线）。在组件的后侧处形成的阻焊涂层（所述后侧被提供用于表面安装）可以造成由导体结构构成并存在于后侧处的连接区域之间的电绝缘。连接区域可以是导体结构的暴露表面区域，由于阻焊涂层，连接区域可以包括相对于彼此的相对大的距离。因此，在通过焊接对组件进行表面安装期间，可以防止多个后侧连接区域被焊料共同覆盖或润湿并从而短路的情形。类似于壳体材料可以被布置在导体结构上的半导体芯片可以被定位为彼此相距较小或相对较小的距离。

下面给出对针对该方法和针对根据该方法制造的多芯片组件而可能考虑的另外可能的实施例和细节的描述。

在一个实施例中，多芯片组件与在组装体中在结构上相同地体现的其他多芯片组件一起制造。在这种情况下，芯片布置可以被提供有作为组装体制造的多个组件的对应尺寸和数量的组件零件。随后形成在芯片布置的后侧上的阻焊涂层可以将所有组件的连接区域分离开来。以这种方式构成并且包括阻焊涂层的组件组装体可以随后被单体化成单独的组件。主要涉及个体多芯片组件的制造的以下描述可以应用于在组装体中共同制造的所有组件。

在另一个实施例中，在形成阻焊涂层的过程期间，导体结构部分地被阻焊涂层覆盖。在该实施例中，可以借助于阻焊涂层来限定多芯片组件的后侧连接区域的距离和/或尺寸。结果，可以以简单的方式实现连接区域之间的大距离，以便防止在组件的表面安装期间发生短路。

在此情境中，还可以考虑以下实施例，其中相对于后侧视图，阻焊涂层形成为具有封闭连接区域的形状。举例来说，阻焊涂层可以以网格形状来产生。以这种方式，也可以实现后侧连接区域之间的大距离。

可以例如以这样的方式制造多芯片组件：使得后侧连接区域包括大于100μm的距离，例如多个100μm的距离。一个可能的示例性实施例是300μm的距离。这种配置促进组件的可靠表面安装，而不会发生短路。可以为半导体芯片提供小于100μm的距离，例如50μm的距离。

所提供的芯片布置的导体结构可以包括对应的导体部分，如下面进一步更详细解释的。在形成阻焊涂层的过程期间可以部分地被阻焊涂层覆盖的导体部分可以构成后侧连接区域。

阻焊涂层可以包括不可被焊料润湿的材料。以这种方式，可以保护被阻焊涂层覆盖的位置免受焊料润湿。这种属性促进了多芯片组件的可靠表面安装，而不会发生短路。

阻焊涂层可以包括塑料材料。在一种配置中，阻焊涂层包括阻焊抗蚀剂（阻焊剂）。阻焊抗蚀剂可以例如是环氧树脂或包含环氧树脂。阻焊涂层也可以包括一些其他塑料材料，诸如例如硅树脂材料或聚酰亚胺。

在另一个实施例中，形成阻焊涂层包括在所提供的芯片布置的后侧上印刷阻焊涂层的材料。在这种情况下，可以以预定义用于阻焊涂层的结构来印刷阻焊涂层的材料。通过印刷（例如在包括阻焊抗蚀剂的阻焊涂层的配置中可以考虑印刷），可以简单且成本低廉地执行该方法。例如可以执行丝网印刷方法或模版印刷方法。

在另一个实施例中，形成阻焊涂层包括在所提供的芯片布置的后侧上平面地施加阻焊涂层的材料并随后图案化，使得以预定义结构来产生阻焊涂层。在这种情况下，可考虑例如包含光敏或可光图案化的材料（诸如阻焊抗蚀剂）的阻焊涂层的配置。材料或阻焊抗蚀剂可以例如通过印刷的方式被平面地施加，然后通过选择性曝光和随后的显影被图案化。也可以以某种其他方式执行图案化，例如通过使用合适的蚀刻或光致抗蚀剂掩模进行蚀刻。

此外，形成阻焊涂层可以以这样的方式被执行：使得以膜的形式在所提供的芯片布置的后侧上施加阻焊涂层或阻焊涂层的材料。举例来说，对膜进行层压是可能的。膜可以包含上面提及的材料中的一种。此外，膜可以被提供有预定义用于阻焊涂层的结构和形状，或者可以以未图案化的形式被提供，并且在被施加到芯片布置上之前形成这样的形状。施加未图案化的膜以及然后在该施加之后对膜进行图案化也是可能的。在膜包含光敏或可光图案化材料的一种可能配置中，例如，如上面所指示的，可以通过选择性曝光和随后的显影来执行图案化。以其他方式进行图案化也是可能的，例如通过借助于蚀刻掩模进行蚀刻。

在另一实施例中，借助于该方法制造的多芯片组件是光电子组件。在该实施例中，所提供的芯片布置的半导体芯片是光电子半导体芯片。光电子半导体芯片可以被配置用于生成电磁辐射或光辐射。举例来说，发光二极管芯片或LED芯片可以被用作发射辐射的半导体芯片。

通过使用发射辐射的半导体芯片，半导体芯片的紧密定位提供了在多芯片组件的操作期间以高均匀性发射辐射的可能性。例如，在上面提及的芯片到芯片之间的距离小于100μm的情况下就是这种情况。

半导体芯片可以包括前侧接触部和后侧接触部。在这种情况下，可以以这样的方式提供芯片布置：使得半导体芯片借助于后侧接触部而被布置在导体结构上，并且在该位置处经由电传导连接材料（例如导电粘合剂或焊料）连接到导体结构。半导体芯片的前侧接触部可以经由接合导线连接到导体结构。

在作为辐射发射组件的多芯片组件的一种配置中，可以考虑至少部分地转换由半导体芯片发射的辐射。结果，可以生成具有预定义颜色和预定义颜色轨迹的光辐射，例如白光辐射。为此目的，芯片布置可以被提供有合适的转换材料。

可以例如以这样的方式提供芯片布置：使得在半导体芯片上布置用于辐射转换的相应转换元件。因此，在该实施例中，所提供的芯片布置包括布置在导体结构上的多个芯片堆栈，并且每个芯片堆栈包括半导体芯片和布置在该半导体芯片上的转换元件。

在另一实施例中，以这样的方式提供芯片布置：使得壳体材料被布置在导体结构上并与半导体芯片毗连。如果芯片布置包括包含半导体芯片和转换元件的芯片堆栈，则可以以与芯片堆栈毗连的方式形成壳体材料。此外可以以这样的方式形成壳体材料：使得壳体材料横向封闭半导体芯片或芯片堆栈。而且，可以以延伸至半导体芯片或芯片堆栈的前侧的方式形成壳体材料，使得前侧可以被暴露并用于辐射发射。借助于壳体材料，多芯片组件可以包括高机械稳定性。

壳体材料可以是塑料材料或包含塑料材料。可能的示例是环氧树脂材料或硅树脂材料。壳体材料此外例如还可以包括嵌入其中的散射颗粒和/或另外的填料。由于散射颗粒，壳体材料可以包括白色。

在另一实施例中，提供芯片布置包括提供金属初始层，将半导体芯片布置在初始层上，以及将壳体材料施加在初始层上。此外还提供了：通过产生切割初始层的切口来形成导体结构。形成导体结构是在布置半导体芯片并施加壳体材料之后执行的。以这种方式构成的导体结构可以包括导体部分，在这些导体部分之间存在切口。

可以按照所指示的顺序执行上面提及的方法步骤。在初始层上布置半导体芯片可以除了在初始层上安装或固定半导体芯片之外还包括例如将接合导线连接到半导体芯片的前侧接触部以及连接到初始层，其中可以通过粘合剂接合或焊接来在初始层上安装或固定半导体芯片。如果提供的话，转换元件可以进一步被布置或粘合地接合在半导体芯片上，使得在初始层上提供对应的芯片堆栈。随后将壳体材料施加在初始层上可以以这样的方式被执行：使得壳体材料以与半导体芯片或芯片堆栈毗连的方式来形成，如上所指示的。这可以实现如下。

举例来说，在被提供有半导体芯片或芯片堆栈的初始层上施加壳体材料可以借助于也被称为模具过程的模塑过程来执行。在该实施例中，壳体材料可以被称为模塑料（模具料）。模塑过程可以借助于包括合适腔体结构的模塑或模具工具来进行。对于模塑过程，被提供有半导体芯片或芯片堆栈的初始层可以被容纳在模塑工具中，并且可以借助于腔体结构在初始层上用预定义模具施加模塑料。

在另一个实施例中，模塑过程是传递模塑过程。在这种情况下使用传递模塑工具。在传递模塑期间，可以借助于灌塞将模塑料注入传递模塑工具的腔体结构中。

例如，执行膜辅助传递模塑（FAM）过程是可能的。在这种情况下，可以在传递模塑工具的工具零件上布置包含塑料材料的膜。在传递模塑过程中，可以将具有膜的相关工具零件压到半导体芯片或芯片堆栈的前侧上。以这种方式，可以以延伸到半导体芯片或芯片堆栈的方式形成模塑料，并且可以可靠地防止半导体芯片或芯片堆栈的前侧被模塑料覆盖。

在另一个实施例中，通过浇注来将壳体材料施加在被提供有半导体芯片或芯片堆栈的初始层上。在该实施例中，壳体材料可以被称为浇注材料。在这种情况下，在布置半导体芯片的过程之前或之后，可以在初始层上形成也被称为坝的框架，并且可以用浇注材料填充由框架封闭的区域。以这种方式，可以以延伸到半导体芯片或芯片堆栈的方式形成浇注材料。在这种情况下，也可以防止半导体芯片或芯片堆栈的前侧被覆盖。可以例如借助于模塑或传递模塑过程在初始层上形成框架。也可以分开产生框架并将框架布置在初始层上。

可以以各种方式执行上面提及的为了形成导体结构的目的在初始层中形成切口的过程。举例来说，蚀刻是可能的，这可以借助于预先在初始层上产生的蚀刻或光致抗蚀剂掩模来执行。另外的过程是借助于例如锯切或激光切割的机械图案化。取决于该过程，不仅可以切割初始层，而且如果合适的话，也可以切割或去除初始层的区域中的一部分壳体材料。

通过产生切口而构成的导体结构——所述导体结构承载半导体芯片——包括对应的导体部分。后者可以是单独的导体部分。关于将多个多芯片组件作为组装体的制造，可以通过产生切割初始层的切口以对应的方式形成仅被分配给相应组件的单独的导体部分。

可以考虑用于将多个多芯片组件作为组装体制造的另一方法变体在于，通过产生切割初始层的切口来形成被分配给多个组件的导体部分。在单体化组件组装体的情境中，导体部分可以被切割，并从而仅获得为个体多芯片组件所提供的形状。

使用在布置半导体芯片并通过产生切口来将壳体材料施加到导体结构中之后被图案化的金属初始层提供以下优点。

在半导体芯片的区域中施加壳体材料的过程期间，可以关闭初始层。这使得能够防止作为模塑料或浇注材料而被施加的壳体材料能够到达初始层的后侧并因此污染初始层和连接区域。因此可以避免在使用引线框架时可能发生的并且也可以被称为模具料渗开或渗出的这种类型的后侧污染。

此外，可以在未图案化的初始层上并且因此在固体材料上布置半导体芯片。结果，可以实现可靠的芯片安装。

只在布置半导体芯片并施加壳体材料之后对初始层进行图案化的过程进一步使得能够为初始层提供相对较小的厚度。在借助蚀刻过程产生切割初始层的切口的情况下，以这种方式提供了形成具有较小宽度的切口的可能性。

较小厚度的初始层的另一个优点在于，与在包括较大厚度的引线框架上焊接半导体芯片相比，基于不同热膨胀系数的机械应力在将半导体芯片焊接在初始层上时可能显著较低。以相同的方式，半导体芯片的较小的翘曲（芯片翘曲）可能发生，作为其结果，布置在半导体芯片上的转换元件（如果存在的话）的脱离和与之相关联的颜色轨迹偏移（颜色偏移）的风险可能会减少。

上面提及的优点可以在另一个实施例中清楚地表现出来，在该另一个实施例中所提供的初始层包括小于150μm的厚度。初始层可以包括例如100μm或甚至更小的厚度。

在另一个实施例中，在形成阻焊涂层的过程期间，芯片布置的后侧至少在切口的区域中被阻焊涂层覆盖。其中切口可以被阻焊涂层填充的这个实施例促进了后侧连接区域之间的可靠电绝缘。

在另一个实施例中，所提供的初始层包括在前侧处或在后侧处的凹陷。凹陷可以借助蚀刻过程产生。凹陷可以是半蚀刻。可以在这种凹陷的区域中形成用于形成导体结构的切口。以这种方式可以实现形成切口的简单且快速的过程。

在另一个实施例中，通过产生切割初始层的切口而在局部区域中暴露半导体芯片的后侧并且随后用阻焊涂层覆盖所述后侧。为此目的，可以将阻焊涂层引入到切口中。还是在该实施例中，半导体芯片可以被定位为彼此相距较小的距离。借助于可以以相对宽的方式体现的切口，可以相反地实现导体部分之间以及因此后侧连接区域之间的较大距离。

在另一个实施例中，提供芯片布置包括提供构成导体结构的金属引线框架，将半导体芯片布置在引线框架上，以及将壳体材料施加在引线框架上。可以按照所指示的顺序执行这些方法步骤。为了布置半导体芯片并将壳体材料施加在引线框架上，可以相应地应用上面已经与使用金属初始层相关联地解释的细节。

举例来说，布置半导体芯片可以除了在引线框架上安装或固定半导体芯片之外还例如包括将接合导线连接到半导体芯片的前侧接触部以及连接到引线框架，其中可以借助粘合剂接合或焊接来在引线框架上安装或固定半导体芯片。如果提供的话，转换元件可以被布置或粘合地接合在半导体芯片上，使得在引线框架上提供对应的芯片堆栈。

例如可以借助于模塑过程（例如传递模塑过程）来执行在引线框架上施加壳体材料的后续过程，其中，如上所指示，可以以与半导体芯片或芯片堆栈毗连的方式形成壳体材料。在这种情况下，被提供有半导体芯片或芯片堆栈的引线框架可以被容纳在模塑工具中，并且模塑料可以以预定义形状被施加在引线框架上。此外，可以执行膜辅助传递模塑过程。在这种情况下，可以在传递模塑工具的工具零件上布置包含塑料材料的膜，可以将具有该膜的相关工具零件压到半导体芯片或芯片堆栈的前侧上。

引线框架可以包括多个导体部分和连接导体部分的连接腹板。关于多个多芯片组件作为组装体的制造，可以经由连接腹板仅连接不同组件的导体部分。在单体化组件组装体的情境中，可以切割连接腹板，使得个体组件的导体部分不再通过引线框架的材料连接，并且因此不再短路。

可以在所提供的芯片布置的后侧上以连续涂层的形式形成阻焊涂层。在这种情况下，如上所指示的，阻焊涂层可以形成为具有封闭连接区域的形状，例如具有网格形状。这也适用于多个多芯片组件作为组装体的制造。在单体化期间，可以以这样的方式切割阻焊涂层：使得个体组件处的阻焊涂层仍然包括连续结构或封闭连接区域的结构，例如网格状结构。

在所提供的芯片布置的后侧上形成非连续的阻焊涂层也是可能的，该非连续的阻焊涂层包括多个单独的局部部分。在单体化期间，可以切割局部部分。以这种方式构成的多芯片组件可以包括被细分为单独的局部部分的阻焊涂层，其中阻焊涂层的局部部分可以被布置在后侧连接区域之间并且可以将后者分离开来。这种配置也可以在单体化期间通过以连续的方式初始形成的阻焊涂层以如下方式来实现：使得多芯片组件包括包含单独的局部部分的阻焊涂层。

根据本发明的另一方面，提出了一种可表面安装的多芯片组件。该组件包括在后侧处可接近的导体结构、多个半导体芯片、壳体材料和形成在后侧处的阻焊涂层。阻焊涂层分离导体结构的连接区域。

多芯片组件可以根据上面所解释的方法或根据该方法的一个或多个上述实施例来制造。对于该组件，可以设想到的配置和可以考虑的优点与上面关于该方法所解释的那些相同。

举例来说，阻焊涂层可以在后侧连接区域之间造成电绝缘，并且由于阻焊涂层，连接区域可以包括相对于彼此的相对大的距离。因此，可以在没有连接区域短路的情况下执行组件的表面安装。类似于壳体材料可以被布置在导体结构上的半导体芯片可以被定位为彼此相对接近。

此外，举例来说，可以存在来自以下配置之中的个体或多个配置。多芯片组件的导体结构可以包括多个单独的导体部分。切口可以位于导体部分之间。切口可以形成在导体结构的凹陷的区域中。阻焊涂层可以部分地覆盖导体结构或导体部分。阻焊涂层可以包括封闭连接区域的形状。阻焊涂层可以包括阻焊抗蚀剂。例如，多芯片组件可以是光电子组件，并且半导体芯片可以是被配置用于生成辐射的光电子半导体芯片。可以在半导体芯片上布置用于辐射转换的相应转换元件，作为其结果，多芯片组件可以包括包含半导体芯片和转换元件的对应芯片堆栈。半导体芯片可以串联电连接。半导体芯片可以布置在导体结构上。壳体材料可以布置在导体结构上并且与半导体芯片或芯片堆栈毗连。在这种情况下，可以暴露半导体芯片或芯片堆栈的前侧。连接区域可以包括大于100μm的距离，并且半导体芯片可以包括小于100μm的距离。

以上解释的和/或从属权利要求中概述的本发明的有利实施例和发展可以各个地应用或者彼此任意组合地应用——除了例如在明显依赖性或不兼容的替代方案的情况下之外。

附图说明

本发明的上述属性、特征和优点及其实现方式将结合以下结合示意图更详细解释的示例性实施例的描述而变得更清楚并且被更清楚地理解，在附图中：

图1至图4基于横向截面图示示出了用于制造多芯片组件的一种可能的方法序列，其中半导体芯片被布置在金属初始层上，壳体材料被施加在初始层上，在初始层中产生切口以形成导体结构，并且在后侧上形成阻焊涂层，所述阻焊涂层分离导体结构的连接区域；

图5至图7以前侧视图示出了方法序列的步骤；

图8和图9以后侧视图示出了方法序列的步骤；

图10至图12基于横向截面图示示出了用于制造多芯片组件的另一方法序列，其中使用了包括后侧凹陷的金属初始层；

图13至图15基于横向截面图示示出了用于制造多芯片组件的另一方法序列，其中使用了包括前侧凹陷的金属初始层；

图16和图17基于横向截面图示示出了用于制造多芯片组件的另一方法序列，其中使用了引线框架；和

图18和图19基于横向截面图示示出了用于制造多芯片组件的另一方法序列，其中使用金属初始层并且在初始层中产生切口，半导体芯片通过所述切口在后侧处被暴露。

具体实施方式

参考以下示意图描述用于制造以QFN封装（Quad Flat No Leads，四方扁平无引线）形式实现的可表面安装的多芯片组件的方法的可能配置。在该方法中，可以执行由半导体技术和电子组件制造已知的过程，并且可以使用这些领域中的常规材料，因此将仅部分地讨论它们。以相同的方式，除了所示出和描述的过程之外，可以执行进一步的过程，并且除了所示出和描述的组件零件之外，还可以用其他组件零件和结构来制造组件。此外，需要指出的是，这些附图性质上只是示意性的，并不是真实比例。在这个意义上，可以以夸大的尺寸或尺寸减小来图示出附图中所示的组件零件和结构，以便提供更好的理解。

该方法用于并行制造多个结构相同的多芯片组件。在这种情况下，制造连续组件组装体，然后将其单体化成单独的组件。在这个意义上，附图部分地示出了来自所制造的组件之一的区域中的制造组装体中的节选，并且这里所示出的条件在组装体中以多次重复的方式存在。以下描述适用于作为组装体而被制造的所有组件。

图1至图4基于横向截面图示示出了用于制造包括多个半导体芯片150的可表面安装的多芯片组件101的一种可能的方法。作为补充，图5至图7以前侧视图图示出了条件，图8和图9以后侧视图图示出了条件。多芯片组件101是用于发射光辐射的光电子组件。因此，半导体芯片150是被配置用于生成辐射的光电子半导体芯片。

在该方法的过程中，提供图3中所示并且包括在后侧处暴露的金属导体结构110的芯片布置，并且然后在后侧上形成阻焊涂层170，如图4中所示。在当前情况下，通过将金属初始层130图案化来形成导体结构110，如下面更详细地解释的。

在该方法的开始时，提供金属初始层130，在金属初始层130上，如图1中的横截面以及图5中的前侧视图所示，在前侧上布置多个半导体芯片150。半导体芯片150可以包括120μm的厚度。在此处所示的配置中，多芯片组件101被制造为具有三个半导体芯片150。半导体芯片150此外彼此并排并且彼此以相对较小的距离定位。两个相邻半导体芯片150之间的距离可以小于100μm，例如50μm。

例如，金属初始层130可以是铜层。此外，初始层130可以包括金属涂层（未示出），作为其结果，初始层130是可焊接的并且适合于连接接合导线157。初始层130至少在半导体芯片150的区域中未被图案化，使得半导体芯片150被布置在初始层130的固体材料上。以这种方式可以实现可靠的芯片安装。

如上面已经指出的，半导体芯片150是发射辐射的光电子半导体芯片。举例来说，发光二极管芯片或LED芯片形式的配置是可能的。

半导体芯片150包括前侧接触部和后侧接触部（未图示）。在将半导体芯片150布置在初始层130上的过程中，半导体芯片150经由后侧接触部和导电连接层（未示出）而被电连接和机械连接到初始层130，所述导电连接层例如是焊料层或导电粘合剂层。此后，半导体芯片150的前侧接触部经由接合导线157而被连接到初始层130，如图5中所示。

此外，如图1和图5中所图示，在每个半导体芯片150上提供用于辐射转换的层状转换元件155，使得在初始层130上提供多个芯片堆栈或三个芯片堆栈，其各自包括半导体芯片150和转换元件155。转换元件155被配置为将由半导体芯片150生成的初级光辐射至少部分地转换成一个或多个次级光辐射。举例来说，可以以这种方式生成白光辐射。可以使用透明粘合剂（未示出）将转换元件155固定在半导体芯片150的前侧上。在半导体芯片150上布置转换元件155可以在连接接合导线157之前或之后执行。

转换元件155包括这样的尺寸或以这样的方式被布置在半导体芯片150上：使得半导体芯片150的前侧接触部不被转换元件155所覆盖。

关于多个多芯片组件101作为组装体的制造，以这种方式执行这里所示的配置中的芯片安装：使得对于每个组件101，在金属初始层130上提供根据图1和图5的包括半导体芯片150和转换元件155的三个芯片堆栈。

此后，如图2中的截面图中和图6中的前侧视图中所示，将壳体材料160施加在配备有芯片堆栈的初始层130上。壳体材料160封闭芯片堆栈并延伸远至芯片堆栈的前侧，在当前情况下，芯片堆栈的前侧由转换元件155构成。结果，芯片堆栈的前侧仍然可用于发射辐射。如图6中所指示，接合导线157可以被完全嵌入壳体材料160中。

施加壳体材料160可以包括例如执行传递模塑过程，该传递模塑过程涉及使用包括合适腔体结构的传递模塑工具（未示出）。在这种情况下，壳体材料160可以被称为模塑料（模具料）。对于该过程，将被提供有芯片堆栈的初始层130容纳在模塑工具中，并且借助于灌塞将壳体材料160注入到腔体结构中。

传递模塑过程可以是膜辅助传递模塑（FAM，膜辅助传递模塑）过程。在这种情况下，用于密封的膜被布置在传递模塑工具的工具零件上。在传递模塑过程中，具有膜的所述工具零件被压到芯片堆栈上或压到前侧转换元件155上。结果可以可靠地实现的是，壳体材料160被施加在初始层130上而没有覆盖芯片堆栈的前侧。

壳体材料160可以包括塑料材料，例如环氧树脂材料或硅树脂材料。此外，壳体材料160可以包括（未图示出的）包含在塑料材料中的至少一种另外的材料，例如无机填充物材料。这可能涉及例如包含TiO2的散射颗粒，作为其结果，壳体材料160可以包括白色。如果合适的话，塑料材料还可以包含至少一种着色剂，作为其结果，壳体材料可以包括不同的颜色。例如，为了提供黑色，使用炭黑是可能的。

关于多个多芯片组件101作为组装体的制造，施加在初始层130上的壳体材料160在组装体中制造的所有组件101的区域上延伸。

此后，如图3中所示并且在图6中也被指示，在施加壳体材料160之后存在的芯片布置的后侧处，产生线状切口135，所述线状切口切割金属初始层130。以这种方式提供包括多个导体部分111的导体结构110，其中切口135位于这些导体部分之间。在前侧视图或后侧视图中，切口135在彼此平行的方向上并且在半导体芯片150旁边或在半导体芯片150之间的区域中延伸。

产生切口135可以机械地执行——例如通过锯切。另一种可能的方法是借助于激光来切割初始层130。通过应用这样的过程，所产生的切口135可以部分地延伸到壳体材料160中，如图3中所指示的。可替代地，可以通过使用在初始层130上预先形成的蚀刻或光致抗蚀剂掩模在后侧上进行蚀刻来产生切口135。与图3不同，以这种方式可以仅切割初始层130。

关于多个多芯片组件101作为组装体的制造，图6补充指示了分离线190，在该方法结束时沿着该分离线190将组装体单体化，并且所示的多芯片组件101因此与其他组件101分开。此外，指示出了以下配置，在该配置中切口135不限于一个组件101的几何区域，而是在多个组件101上延伸。因此，导体部分111最初还被分配给多个组件101。在单体化组件组装体的情境中，导体部分111被切割并且因此首先获得其在组件101的情况下提供的最终几何形状。

在产生切口135之后存在的并且包括导体结构110的芯片布置随后在后侧上被提供有阻焊涂层170，如图4中的截面中以及图8中的后侧视图中所示。阻焊涂层170包括网格形状。在这种情况下，导体结构110的一部分被阻焊涂层170覆盖，而导体结构110的导体部分111的在后侧视图中被阻焊涂层170封闭的后侧表面区域121被暴露。在切口135的区域中形成阻焊涂层170，使得用阻焊涂层170填充切口135，并且阻焊涂层170相对于切口135横向地覆盖导体结构110。由于网格形状，阻焊涂层170还形成在导体结构110上的切口135外部和切口135之间的其他区域中。

借助于暴露区域121可以执行已完成的多芯片组件101的表面安装，暴露区域121在下文中被称为连接区域121或连接焊盘121。针对所示的多芯片组件101提供了包括四个连接区域121的配置，所述四个连接区域121以与相对侧上的半导体芯片150相对应的方式彼此并排地连续布置。

在本方法序列中，借助于部分地覆盖导体结构110的阻焊涂层170来限定横向形状和尺寸以及多芯片组件101的后侧连接区域121的距离。结果，如图4中所示，可以实现连接区域121之间的距离，所述距离大于半导体芯片150之间的距离。举例来说，相邻的连接区域121可以包括大于100μm的距离，例如300μm的距离。

阻焊涂层170由不能用焊料润湿的材料形成。以这种方式，可以在被阻焊涂层170掩蔽的位置处防止用焊料润湿。举例来说，在这种情境下可以考虑阻焊涂层170包括阻焊抗蚀剂的配置。所述抗蚀剂可以是环氧树脂或包含环氧树脂。

阻焊涂层170也可以由不同的材料或塑料材料形成。后者包括例如硅树脂材料或聚酰亚胺。

例如，在芯片布置的下侧上施加阻焊涂层170可以包括执行印刷方法。在这种情况下，可以用图4和图8中所示的结构印刷阻焊涂层170。举例来说，可以执行丝网印刷方法或模版印刷方法。

用于形成阻焊涂层170的另一可能的过程在于，阻焊涂层170的材料例如借助印刷首先被施加在芯片布置的后侧上的大面积上，然后被图案化。在这种情境下，举例来说，可以使用光敏阻焊抗蚀剂，并且可以通过选择性曝光和随后的显影来执行用于提供期望形状的阻焊涂层170的图案化。

取决于所使用的阻焊涂层170的材料，也可以以某种其他方式执行图案化。举例来说，使用合适的蚀刻或光致抗蚀剂掩模进行蚀刻是可能的。

此外，可以考虑例如通过层压，在芯片布置的后侧上以膜的形式施加阻焊涂层170或阻焊涂层170的材料。可以由上面提及的材料之一形成膜。可以以这样的方式提供膜：使得在被施加到芯片布置上之前，膜已经包括对应于图4和图8的结构。此外，可以施加未图案化的膜，其随后被图案化以便提供期望形状的阻焊涂层170。在这种情况下可以采用上面提及的过程之一，例如曝光和显影。

关于多个多芯片组件101作为组装体的制造，以这样的方式形成阻焊涂层170：使得网格形状延续超过图8中所图示的区域，并且因此每个组件101获得所示的包括四个彼此并排连续布置的连续区域121的配置。

随后将在施加阻焊涂层170之后存在的组件组装体单体化。该过程包括沿着分离线190切割壳体材料160、导体结构110和阻焊涂层170，如图6和图8中所指示的。切割可以例如借助于锯切过程来执行。结果，提供了包括图4中以截面所示的构造的分离的多芯片组件101。作为补充，图7图示出了单体化组件101的前侧视图并且图9图示出了单体化组件101的后侧视图。仍然被分配给组装体中的多个组件101的导体部分111在单体化期间被切割，并且由此获得如图7和9中所示的它们的最终形状。

以这种方式制造的多芯片组件101包括三个半导体芯片150和导体结构110，该导体结构110包括各自包括后侧连接焊盘121的四个单独的导体部分111。包括半导体芯片150和转换元件155的相应的半导体芯片150或芯片堆栈布置在三个导体部分111上。借助于分别连接到半导体芯片150的前侧接触部和相邻导体部分111的导体部分111和接合导线157，半导体芯片150串联电连接。作为相对于这排导体部分111的外部导体部分并且布置在图4和图7中右侧上的导体部分111不承载半导体芯片150，并且经由接合导线157连接到布置在相邻导体部分111上的半导体芯片150的前侧接触部。

多芯片组件101适合于通过焊接进行表面安装（SMT，Surface MountingTechnology，表面安装技术）。在这种情况下，组件101的四个连接焊盘121可以经由焊料电连接（未图示出）到另一个器件（例如电路板）的连接焊盘。

经由两个外部连接焊盘121，可以将用于生成辐射的电能量添加到多芯片组件101并因此添加到半导体芯片150。如上所指示的，可以借助于转换元件155至少部分地转换半导体芯片150的初级辐射。可以从转换元件155暴露的前侧发射包括可能存在的未转换辐射部分的已转换辐射。两个内部连接焊盘121可以用于机械地固定以及用于散发来自组件101的热量。

阻焊涂层170提供连接焊盘121的分离并因此提供连接焊盘121的可靠电绝缘，由于阻焊涂层170，所述连接焊盘121可以包括相对于彼此的相对较大的距离。如上所指示的，该距离可能在300μm的区域内。因此，在多芯片组件101的表面安装过程中，可以可靠地防止多个连接焊盘121被焊料共同浸湿并由此短路。

与此相反，半导体芯片150例如包括较小的距离—如上所指示的—在50μm的区域内。因此，这相应地适用于被布置在半导体芯片150上的转换元件155，在组件101的操作期间从所述转换元件的前侧发射辐射。由于距离小，以高均匀性来进行辐射发射是可能的。

由于使用仅在芯片安装之后以及在施加壳体材料160之后被图案化到导体结构110中的金属初始层130而产生了另外的优点。以这种方式，可靠的芯片安装是可能的，并且可以防止连接焊盘121在其施加过程期间在后侧上被壳体材料160污染。

此外，提供了使用包括相对小的层厚度的初始层130的可能性。举例来说，可以想到小于150μm的厚度，例如100μm的厚度。在这种情况下，初始层130可以是膜。在通过焊接在初始层130上布置半导体芯片150的过程期间，由半导体芯片150和初始层130的不同热膨胀系数引起的机械应力的发生可以借助于小的层厚度而被保持为很小。以这种方式，在焊接过程之后可能存在的半导体芯片150的翘曲（芯片翘曲）可以是尽可能的小或者可忽略不计。因此，转换元件155从半导体芯片150脱离以及与之相关联的颜色轨迹偏移（颜色偏移）的风险很低。

以下将描述参考图1至图9解释的方法的可能变型和修改。下面将不再详细描述对应的方法步骤和特征以及相同的和等同作用的组件零件。关于其细节，改为参考上面的描述。此外，关于一个方法变型而提到的各方面和细节也可以关于另一方法变型而被应用，并且两个或更多配置的特征可以彼此组合。

一种可能的修改例如在于：通过产生切割初始层130的切口135来形成单独的导体部分111，关于多个多芯片组件101作为组装体的制造，所述导体部分未被分配到多个组件101，而是仅仅被分配到个体组件101。在这种情况下，可以在半导体芯片150旁边或在半导体芯片150之间的区域中以连续网格结构的形式产生切口135。阻焊涂层170可以在相关芯片布置的后侧上的切口135的区域中以与其协调的方式来形成。

在进一步的修改中，可以用不同数量的半导体芯片150或芯片堆栈制造多芯片组件。例如，对于参考以下附图解释的方法序列就是这种情况，其中多芯片组件用两个而不是三个半导体芯片150来制造。这里所描述的方法此外还可以以这样的方式实现：使得用更多数量的半导体芯片150形成多芯片组件。

在进一步的修改中，使用包括凹陷的图案化的金属初始层130。在此意义上执行的用于制造可表面安装的多芯片组件102的方法序列在图10至图12中的横向截面图示的基础上被示出。在此情况下，提供包括后侧凹陷131的初始层130，并且如图10中所示，初始层130随后在前侧上被提供有包括半导体芯片150和转换元件155的芯片堆栈并且还被提供有封闭芯片堆栈的壳体材料160。

可以通过使用在初始层130上形成的蚀刻或光致抗蚀剂掩模的蚀刻过程来产生凹陷131。凹陷131可以包括初始层130的厚度量的大约一半的深度，并且因此构成半蚀刻。假定初始层130的厚度为100μm，则初始层130可以在凹陷131的区域中包括大约50μm的材料厚度。

类似于稍后产生的切口135，可以以在一个方向上相互平行地延伸的方式形成凹陷131，也就是说垂直于图10至图12中的图平面。关于多个多芯片组件102作为组装体的制造，也类似于稍后形成的切口135，凹陷131可以在待制造的多个组件102的区域上延伸。

以这样的方式执行在被提供有凹陷131的初始层130上的芯片安装：使得初始层130在凹陷131之间的区域中配备有半导体芯片150。如图10中所示，半导体芯片150可以在边缘处部分地叠加相关的凹陷131。此外，接合导线（未示出）连接到初始层130并且连接到半导体芯片150的前侧接触部。在芯片安装之后，从上面看，可以存在包括与图5相当的两个芯片堆栈的布置。

关于多个多芯片组件102作为组装体的制造，对于每个组件102，在初始层130上提供两个芯片堆栈。此后，在初始层130上施加为所有组件102提供的壳体材料160。

在施加壳体材料160之后，在相关芯片布置的后侧处产生切口135，如图11中所示，所述切口切割初始层130。以这种方式提供包括多个导体部分111的导体结构110。切口135可以在一个方向上彼此平行地并在半导体芯片150旁边或在半导体芯片150之间的区域中延伸。在初始层130的凹陷131的区域中执行切口135的形成，作为其结果，可以简单而迅速地执行该步骤。与凹陷131相比，切口135形成为具有较小的宽度。此外，如图11中所示，切口135可以各自形成在相关联的凹陷131的中心。通过产生切口131所构成的导体部分111最初仍然可以被分配给多个组件102。

如图12中所示，在产生切口135之后存在的芯片布置随后在后侧上被提供有阻焊涂层170。阻焊涂层170可以包括网格形状，并且在后侧视图中封闭导体结构110的导体部分111的暴露的连接区域121。为多芯片组件102提供包括彼此并排连续布置的三个连接区域121的配置。在此意义上，从下面看，可以存在包括与图8相当的三个连接区域121的结构。

在凹陷131和切口135的区域中形成阻焊涂层170，使得如图12中所示的那些凹陷131和切口135填充有阻焊涂层170。在这些位置处，阻焊涂层170可以与连接焊盘121齐平地终止。由于网格形状，在导体结构110上施加阻焊涂层170也可以在凹陷131和切口135之外和之间的其他区域中执行。阻焊涂层170覆盖导体结构110的一部分，使得借助于阻焊涂层170限定后侧连接区域121的形状和距离。如图12中所示，可以实现比半导体芯片150之间的距离大的连接区域121之间的距离。

关于多个多芯片组件102作为组装体的制造，可以以在所有待制造的组件102上延伸的方式形成阻焊涂层170，使得每个组件102获得包括三个连接区域121的配置。此外，在施加阻焊涂层170之后存在的组件组装体被单体化，作为其结果，提供包括图12中所示构造的单独的多芯片组件102。可以在单体化期间切割仍然被分配给组装体中的多个组件102的导体部分111。

以这种方式制造的多芯片组件102包括两个半导体芯片150和导体结构110，该导体结构110包括各自包括后侧连接焊盘121的三个单独的导体部分111。从上面看，可以存在与图7相当的结构，并且从下面看，可以存在与图9相当的结构。在组件102的情况下，将相应的半导体芯片150或芯片堆栈布置在两个导体部分111上。借助于分别连接到半导体芯片150的前侧接触部和相邻导体部分111的导体部分111和接合导线（图12中未示出），半导体芯片150串联电连接。布置在图12中右侧上的外部导体部分111不承载半导体芯片150，并且经由接合导线连接到布置在相邻导体部分111上的半导体芯片150的前侧接触部。

在上面解释的方法序列的一个修改中，阻焊涂层170可以以这样的方式形成：与图12不同，凹陷131的区域中的阻焊涂层170也相对于导体结构110上的凹陷131横向地定位。

另外的修改在于以连续网格结构的形式产生切口135，使得关于多个多芯片组件102作为组装体的制造而构成分配给个体组件102的单独的导体部分111。可以为凹陷131提供对应的网格结构形式的配置，作为其结果，可以在凹陷131的区域中以简单的方式产生切口135。阻焊涂层170可以在相关芯片布置的后侧上的凹陷131和切口135的区域中以与其协调的方式来形成。

图13至图15基于横向截面图示示出了用于制造可表面安装的多芯片组件103的另一种方法序列。在这种情况下，提供包括前侧凹陷132的金属初始层130，并且如图13所示，初始层130随后在前侧上被提供有包括半导体芯片150和转换元件155的芯片堆栈并且还被提供有封闭芯片堆栈的壳体材料160。

前侧凹陷132可以通过使用在初始层130上形成的蚀刻掩模的蚀刻过程来加以产生，并且可以是半蚀刻。假定初始层130的厚度是100μm，则初始层130可以在凹陷132的区域中包括50μm的材料厚度。此外，类似于稍后产生的切口135，可以以在一个方向上相互平行地延伸的方式形成凹陷132，也就是说垂直于图13至图15中的图平面。关于多个多芯片组件103作为组装体的制造，也类似于稍后形成的切口135，凹陷132可以在待制造的多个组件103的区域上延伸。

以这样的方式执行在包括凹陷132的初始层130上的芯片安装：使得初始层130在凹陷132之间的区域中配备有半导体芯片150。如图13中所示，半导体芯片150可以在边缘处部分地叠加相关的凹陷132。此外，接合导线（未示出）连接到初始层130和半导体芯片150的前侧接触部。在芯片安装之后，从上面看，可以存在包括与图5相当的两个芯片堆栈的布置。

关于作为组装体的制造，在为待制造的每个组件103施加壳体材料160之前，在初始层130上提供两个芯片堆栈。

此后，在芯片布置的后侧处产生切口135，如图14中所示，所述切口切割初始层130。以这种方式提供包括多个导体部分111的导体结构110。切口135可以在一个方向上彼此平行地并在半导体芯片150旁边或在半导体芯片150之间的区域中延伸。切口135以简单的方式在初始层130的凹陷132的区域中形成，并且与凹陷132相比切口135具有较小的宽度。切口135可以被制造成具有超过芯片到芯片距离的宽度。此外，如图11中所示，可以相对于关联的凹陷132而在中心形成切口135。通过产生切口135而构成的导体部分111最初仍然可以被分配给多个组件103。

此后，如图15中所示，在芯片布置的后侧上形成阻焊涂层170。阻焊涂层170可以包括网格形状，并且在后侧视图中封闭导体结构110的导体部分111的暴露的连接区域121。为多芯片组件103提供包括彼此并排连续布置的三个连接区域121的配置。在此意义上，从下面看，可以存在包括与图8相当的三个连接区域121的结构。

在切口135的区域中形成阻焊涂层170，使得后者填充有阻焊涂层170。在切口135外部和切口135之间的区域中并且还相对于切口135横向地用阻焊涂层170覆盖导体结构110。借助于部分地覆盖导体结构110的阻焊涂层170限定后侧连接区域121的形状和距离。如图15中所示，可以实现比半导体芯片150之间的距离大的连接区域121之间的距离。

关于多个多芯片组件103作为组装体的制造，可以以在所有待制造的组件103上延伸的方式形成阻焊涂层170。此后，将组件组装体单体化，作为其结果，提供包括图15中所示构造的单独的多芯片组件103。可以在此过程期间切割仍然被分配给组装体中的多个组件103的导体部分111。

类似于上面解释的组件102，以这种方式制造的多芯片组件103包括两个半导体芯片150和导体结构110，该导体结构110包括各自包括后侧连接焊盘121的三个单独的导体部分111。从上面看，可以存在与图7相当的结构，并且从下面看，可以存在与图9相当的结构。借助于导体部分111和接合导线（图15中未示出），半导体芯片150串联电连接。

上面解释的方法序列的一种可能的修改在于以连续网格结构的形式产生切口135，使得关于多个多芯片组件103作为组装体的制造而构成分配给个体组件103的单独的导体部分111。可以为凹陷132提供对应的网格结构形式的配置，作为其结果，可以在凹陷132的区域中产生切口135。阻焊涂层170可以在相关芯片布置的后侧上的切口135的区域中以与其协调的方式来形成。

图16和图17基于横向截面图示示出了用于制造可表面安装的多芯片组件104的另一方法序列。在这种情况下，提供了图案化的金属引线框架140，其随后如图16中所示在前侧上被提供有包括半导体芯片150和转换元件155的芯片堆栈并且被提供有封闭芯片堆栈的壳体材料160。

引线框架140已经构成图16中所示的芯片布置的对应导体结构110。引线框架140包括导体部分111和连接导体部分111的连接腹板115。关于多个多芯片组件104作为组装体的制造，引线框架140对于每个组件104包括彼此并排连续布置的三个导体部分111，其中两个导体部分111各自配备有芯片堆栈。只有待制造的不同组件104的导体部分111经由连接腹板115连接。

在芯片安装的情境中，半导体芯片150及其后侧接触部被布置在导体部分111上—例如通过焊接或粘合剂接合。此外，接合导线（未图示出）连接到半导体芯片150的前侧接触部并且连接到与承载半导体芯片150的导体部分111相邻的导体部分111，使得针对每个组件104可以实现与图7相当的两个半导体芯片150的串联连接。在连接接合导线之前或之后，在半导体芯片150上布置转换元件155。

随后施加壳体材料160可以通过传递模塑过程来执行。在这种情况下，被提供有芯片堆栈的引线框架140被容纳在对应的传递模塑工具中，并且以这样的方式用壳体材料160通过模塑加以封装，使得壳体材料160以延伸至芯片堆栈的前侧的方式封闭芯片堆栈。在相对于导体部分111横向的区域中以及在导体部分111之间的区域中也布置壳体材料160。可以执行膜辅助传递模塑过程，其中具有膜的工具零件被压到芯片堆栈上。

如图17中所示，在施加壳体材料160之后存在的芯片布置随后在后侧上被提供有阻焊涂层170。这以这样的方式执行：使得引线框架140或导体部分111部分地被阻焊涂层170覆盖。阻焊涂层170可以包括网格形状，并且在后侧视图中各自封闭每个导体部分111的暴露的连接区域121。为多芯片组件104提供包括彼此并排连续布置的三个连接区域121的配置。

阻焊涂层170覆盖引线框架140的一部分，使得借助于阻焊涂层170限定后侧连接区域121的形状和距离。如图17中所示，可以实现比半导体芯片150之间的距离大的连接区域121之间的距离。

关于多个多芯片组件104作为组装体的制造，可以以在所有待制造的组件104上延伸的方式形成阻焊涂层170，使得每个组件104获得包括三个连接区域121的配置。此外，在施加阻焊涂层170之后存在的组件组装体被单体化，作为其结果，提供包括图17中所示构造的单独的多芯片组件104。在单体化组件组装体的情境中，引线框架140的连接腹板115被切割，使得个体组件104的导体部分111不再通过引线框架140的材料连接并且结果不再被短路。

以这种方式制造的多芯片组件104以与上述组件102,103相当的方式包括两个半导体芯片150和三个单独的导体部分111，每个导体部分111包括后侧连接焊盘121，其中在两个导体部分111上布置相应的半导体芯片150。借助于分别连接到半导体芯片150的前侧接触部和连接到相邻导体部分111的导体部分111和接合导线（图17中未示出），半导体芯片150串联电连接。

图18和图19基于横向截面图示示出了用于制造可表面安装的多芯片组件105的另一种方法序列。在这种情况下，以与图1至图4中的方法序列相当的方式，提供金属初始层130，其随后如图18所示在前侧上被提供有包括半导体芯片150和转换元件155的芯片堆栈以及被提供有封闭芯片堆栈的壳体材料160。在芯片安装的情境中，接合导线（未示出）连接到初始层130和连接到半导体芯片150的前侧接触部。在芯片安装之后，从上面看，可以存在包括与图5相当的两个芯片堆栈的布置。关于多个多芯片组件105作为组装体的制造，对于每个组件105，在初始层130上提供两个芯片堆栈。

此后，在后侧处形成切口136，如同样在图18中所示，所述切口切割初始层130。以这种方式提供包括多个导体部分111的导体结构110。切口136可以在一个方向上彼此平行地并且在半导体芯片150旁边或在半导体芯片150之间的区域中延伸。可以通过使用预先形成在初始层130上的蚀刻掩模在后侧上进行蚀刻来产生切口136。通过产生切口136而构成的导体部分111最初仍然可以被分配给多个组件103。

与切口135相比，切口136形成为具有更大的宽度。此外，以这样的方式执行该步骤：使得在边缘处部分地暴露半导体芯片150的后侧，如图16中所示。

此后，如图19中所示，在芯片布置的后侧上形成阻焊涂层170。阻焊涂层170形成在切口136的区域中，使得切口136填充有阻焊涂层170，并且半导体芯片150的先前暴露的后侧局部区域被覆盖。阻焊涂层170造成导体结构110的导体部分111的后侧连接区域121的分离。在这种情况下，连接区域121之间的距离——至少在图19中所示的截面中并且其中仅在切口136内布置了阻焊涂层170——可以由蚀刻后切口136限定。

阻焊涂层170可以包括网格形状，使得在后侧视图中可以由阻焊涂层170封闭连接区域121。在这种情况下，阻焊涂层170也可以在一些地方布置在导体结构110上的切口136外部。为多芯片组件105提供包括三个彼此并排连续布置的连接区域121的配置。在这种意义上，从下面看，可以存在与图8相当的结构。

关于多个多芯片组件105作为组装体的制造，可以以在所有待制造的组件105上延伸的方式形成阻焊涂层170。此后，组件组装体被单体化，作为其结果，提供包括图19中所示构造的单独的多芯片组件105。在该过程期间，可以切割仍然被分配给组装体中的多个组件105的导体部分111。

以这种方式制造的多芯片组件105包括两个半导体芯片150和导体结构110，该导体结构110包括各自包括后侧连接焊盘121的三个单独的导体部分111。从上面看，可以存在与图7相当的结构，并且从下面看，可以存在与图9相当的结构。借助于导体部分111和接合导线（图19中未示出），半导体芯片150串联电连接。

上面解释的方法序列的一种可能的修改在于以连续网格结构的形式产生切口136，使得关于多个多芯片组件105作为组装体的制造而构成分配给个体组件105的单独的导体部分111。阻焊涂层170可以在切口136的区域中以与其协调的方式形成，或者仅在相关芯片布置的后侧上的切口136内形成。

参考附图解释的实施例构成了本发明的优选或示例性实施例。除了所描述和描绘的实施例之外，还可以设想另外的实施例，其可以包括特征的进一步修改和/或组合。例如，可以使用其他材料代替上面指出的材料。

例如，另一变型在于，不是形成网格形状的阻焊涂层170而是在包括多个单独局部部分的所提供的芯片布置的后侧上形成阻焊涂层170。关于参考图1至图9所解释的方法序列，可以例如以在一个方向上彼此平行地延伸的条状局部部分的形式实现阻焊涂层170。可以以与平行延伸的切口135协调的方式在切口135的区域中形成阻焊涂层170的局部部分。关于多个多芯片组件作为组装体的制造，阻焊涂层170的局部部分可以在多个组件上延伸，并且可以在单体化期间切割局部部分。以这种方式制造的多芯片组件可以包括包含单独的局部部分的阻焊涂层170，其中阻焊涂层170的局部部分被布置在后侧连接区域121之间并且将后者分开。

上述修改可以相应地应用于参考其他附图解释的方法序列。关于图18和图19中的方法，可以仅在切口136内形成阻焊涂层170的这种局部部分以便填充切口136。

在另一变型中，可以通过浇注来执行在被提供有芯片堆栈的初始层130上施加壳体材料160。在这种配置中，壳体材料160可以被称为浇注材料160。在这种情况下，在芯片安装之前或之后，可以在初始层130上形成框架，并且由框架封闭的区域可以通过浇注而填充有浇注材料160。以这种方式，浇注材料160可以以与芯片堆栈毗连并且延伸至其前侧的方式形成。

此外，可以制造包括连接区域121和半导体芯片150的数量、几何布置和/或形状与上面的附图和说明书偏离的多芯片组件。

代替包括前侧接触部和后侧接触部的半导体芯片150，可以使用其他设计的半导体芯片。这些设计包括仅包括前侧接触部的半导体芯片或仅包括后侧接触部的半导体芯片。通过使用这种半导体芯片，可以使用或制造适合于其的导体结构110。

此外，除了发射辐射的半导体芯片之外，也可以使用其他半导体芯片，例如接收辐射的半导体芯片。此外，不仅可以使用光电子半导体芯片，而且可以使用其他类型的半导体芯片。

另一变型是包括不同芯片类型的多芯片组件的制造。举例来说，可以制造包括（至少一个）发射辐射的半导体芯片和（至少一个）接收辐射的半导体芯片的混合多芯片组件。

尽管借助优选的示例性实施例更具体地说明和更详细地描述了本发明，但是本发明不受所公开的示例的限制，并且本领域技术人员可以从中得出其他变型而不脱离本发明的保护范围。

参考标记列表

101,102 组件

103,104 组件

105 组件

110 导体结构

111 导体部分

115 连接腹板

121 连接区域

130 初始层

131,132 凹陷

135，136 切口

140 引线框架

150 半导体芯片

155 转换元件

157 接合导线

160 壳体材料

170 阻焊涂层

190 分离线。

Claims (16)

1.一种用于制造可表面安装的多芯片组件（101、102、103、104、105）的方法，包括：

提供芯片布置，其中所述芯片布置包括在后侧处暴露的金属导体结构（110）、多个半导体芯片（150）和壳体材料（160）；和

在所提供的所述芯片布置的后侧上形成阻焊涂层（170），其中所述阻焊涂层（170）分离所述导体结构（110）的连接区域（121）。

2.根据权利要求1所述的方法，

其中，提供所述芯片布置包括以下：

提供金属初始层（130）；

将所述半导体芯片（150）布置在所述初始层（130）上；

将所述壳体材料（160）施加在所述初始层（130）上；和

在布置所述半导体芯片（150）并通过产生切割所述初始层（130）的切口（135、136）而施加所述壳体材料（160）之后形成所述导体结构（110）。

3.根据权利要求2所述的方法，

其中，所提供的所述初始层（130）包括小于150μm的厚度。

4.根据权利要求2和3中任一项所述的方法，

其中，在形成所述阻焊涂层（170）的过程期间，所述芯片布置的所述后侧至少在所述切口（135,136）的区域中被所述阻焊涂层（170）覆盖。

5.根据权利要求2至4中任一项所述的方法，

其中，所提供的所述初始层（130）包括在前侧处或在后侧处的凹陷（131、132）。

6.根据权利要求2至5中任一项所述的方法，

其中，半导体芯片（150）的后侧通过产生所述切口（136）而在局部区域中予以暴露，并随后被所述阻焊涂层（170）覆盖。

7.根据权利要求1所述的方法，

其中，提供所述芯片布置包括以下：

提供构成所述导体结构（110）的金属引线框架（140）；

将所述半导体芯片（150）布置在所述引线框架（140）上；和

将所述壳体材料（160）施加在所述引线框架（140）上。

8.根据前述权利要求中任一项所述的方法，

其中，在形成所述阻焊涂层（170）的过程期间，所述导体结构（110）被所述阻焊涂层（170）部分地覆盖。

9.根据前述权利要求中任一项所述的方法，

其中，所述阻焊涂层（170）形成为具有封闭所述连接区域（121）的形状。

10.根据前述权利要求中任一项所述的方法，其中，所述半导体芯片（150）是光电子半导体芯片。

11.根据前述权利要求中任一项所述的方法，其中，提供所述芯片布置是以这样的方式执行的：使得所述壳体材料（160）被布置在所述导体结构（110）上并且与所述半导体芯片（150）毗连。

12.根据权利要求5所述的方法，

其中，在所述凹陷（131、132）的区域中产生用于形成所述导体结构（110）的所述切口（135、136）。

13.根据前述权利要求中任一项所述的方法，其中，以这样的方式制造所述多芯片组件：使得所述连接区域（121）包括大于100μm的距离并且所述半导体芯片（150）包括小于100μm的距离。

14.一种可表面安装的多芯片组件（101、102、103、104、105），包括在后侧处可接近的导体结构（110）、多个半导体芯片（150）、壳体材料（160）和在后侧处形成的阻焊涂层（170），其中所述阻焊涂层（170）分离所述导体结构（110）的连接区域（121）。

15.根据权利要求14所述的可表面安装的多芯片组件，

其中，所述连接区域（121）包括大于100μm的距离，并且所述半导体芯片（150）包括小于100μm的距离。

16.根据权利要求14和15中任一项所述的可表面安装的多芯片组件，

其中，所述导体结构（110）包括单独的导体部分（111），切口（135、136）位于所述导体部分之间，并且其中在所述导体结构（110）的凹陷（131、132）的区域中形成所述切口（135、136）。