CN108493118A - 一种具有侧面爬锡引脚的引线框工艺方法 - Google Patents
一种具有侧面爬锡引脚的引线框工艺方法 Download PDFInfo
- Publication number
- CN108493118A CN108493118A CN201810450061.6A CN201810450061A CN108493118A CN 108493118 A CN108493118 A CN 108493118A CN 201810450061 A CN201810450061 A CN 201810450061A CN 108493118 A CN108493118 A CN 108493118A
- Authority
- CN
- China
- Prior art keywords
- wet film
- lead frame
- sensitive surface
- pin
- cold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000010960 cold rolled steel Substances 0.000 claims abstract description 14
- 238000007747 plating Methods 0.000 claims abstract description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052802 copper Inorganic materials 0.000 claims abstract description 6
- 239000010949 copper Substances 0.000 claims abstract description 6
- 238000009713 electroplating Methods 0.000 claims abstract description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 26
- 238000003384 imaging method Methods 0.000 claims description 12
- 230000009194 climbing Effects 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000007711 solidification Methods 0.000 claims 1
- 230000008023 solidification Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 8
- 229910052751 metal Inorganic materials 0.000 abstract description 8
- 238000003466 welding Methods 0.000 abstract description 5
- 239000007787 solid Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000007812 deficiency Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003854 Surface Print Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明涉及一种具有侧面爬锡引脚的引线框工艺方法，所述方法包括以下步骤：步骤一、冷轧钢板表面预镀铜；步骤二、覆盖感光膜；步骤三、曝光显影，露出需电镀的区域；步骤四、电镀第一金属线路图形；步骤五、覆盖感光膜；步骤六、曝光显影，露出需电镀的区域；步骤七、电镀第二金属线路图形；步骤八、去除感光膜；步骤九、冷轧钢板表面印刷湿膜，烘烤湿膜；步骤十、曝光显影，去掉不需要保护区域的湿膜；步骤十一、包封、固化；步骤十二、减薄框架厚度；步骤十三、覆盖感光膜；步骤十四、曝光显影，露出需要蚀刻的区域；步骤十五、冷轧钢板蚀刻窗口；步骤十六、去除感光膜和固态湿膜，然后镀OSP。本发明只用管控感光湿膜显影的公差，管脚焊接能力强。
Description
技术领域
本发明涉及一种具有侧面爬锡引脚的引线框工艺方法，属于半导体封装技术领域。
背景技术
现有引脚侧面爬锡的引线框工艺做法为：在金属基板正面电镀第一金属层，然后在第一金属层表面电镀基岛和管脚，将金属基板正面进行包封，研磨露出基岛和管脚，对引脚正面进行半蚀刻已形成凹槽，最后将金属基板背面进行全蚀。
上述采用蚀刻的方式形成引脚侧面爬锡的引线框(如图1)，存在以下缺点：
1)、蚀刻公差比较大，蚀刻的公差在+/-50um左右，因此形成凹槽的精度较差，每个凹槽蚀刻深度与蚀刻宽度不一致，图形会不规则(如图2)，因此各个管脚的爬锡能力也不同。如果蚀刻宽度过大，会造成管脚尺寸偏小不达标；如果宽度蚀刻过少，会造成爬锡空间不足，无法顺利爬锡，进而影响管脚的焊接性能；如果蚀刻深度过深，会造成蚀刻到其它层别的线路，造成断路；如果蚀刻深度过少，会造成爬锡高度不足，无法达到客户要求的爬锡高度，管脚的焊接性能会受到影响；
2)、蚀刻公差过大，无法在超薄的框架产品上使用蚀刻的工艺制造引脚侧面爬锡。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种具有侧面爬锡引脚的引线框工艺方法，只用管控感光膜显影的公差，图形容易控制且规则，图形精度更高，有利于控制各管脚的爬锡能力，提高管脚的焊接性能。
本发明解决上述问题所采用的技术方案为：一种具有侧面爬锡引脚的引线框工艺方法，所述方法包括以下步骤：
步骤一、冷轧钢板表面预镀铜；
步骤二、覆盖感光膜，可以是感光干膜可以是感光湿膜；
步骤三、曝光显影，露出需要电镀的区域；
步骤四、一次电镀形成第一金属线路图形；
步骤五、覆盖感光膜，可以是感光干膜可以是感光湿膜；
步骤六、曝光显影，露出需要电镀的区域；
步骤七、二次电镀形成第二金属线路图形，第二金属线路层包含引脚和基岛；
步骤八、去除感光膜；
步骤九、冷轧钢板表面与图形面印刷感光湿膜，烘烤使感光湿膜转变为固态；
步骤十、曝光显影，去掉不需要保护区域的固态感光湿膜；
步骤十一、用塑封材料包封，并固化；
步骤十二、减薄；
步骤十三、覆盖感光膜，可以是感光干膜可以是感光湿膜；
步骤十四、曝光显影，露出需要蚀刻的区域；
步骤十五、冷轧钢板蚀刻窗口，将第一金属线路图形露出来；
步骤十六、去除感光干膜和固态感光湿膜，然后镀OSP。
与现有技术相比，本发明的优点在于：
1、本发明的工艺，只用管控感光湿膜显影的公差，相对于蚀刻凹槽工艺，本发明的工艺图形精度更高；蚀刻的公差在+/-50um左右，而本发明的湿膜显影公差可达到+/-5um左右，有利于控制各管脚的图形和爬锡能力，避免焊接不良等问题。
2、本发明的工艺精度高，工艺适用性强，超薄的框架也可使用此方法进行引脚侧面爬锡的制造。
附图说明
图1现有引脚侧面爬锡的引线框结构示意图。
图2为现有引脚侧面爬锡的引线框蚀刻图形不规则的示意图。
图3～图18为本发明一种具有侧面爬锡引脚的引线框工艺方法的流程示意图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
本实施例中的一种具有侧面爬锡引脚的引线框工艺方法，它包括以下工艺步骤：
1、SPCC(冷轧钢板)(序号1)表面预镀铜(序号2)，如图3；
2、冷轧钢板表面覆盖感光膜(序号3)，感光膜可以是感光干膜可以是感光湿膜，如图4；
3、感光膜经过曝光显影、开窗(序号4)，露出需要电镀的区域，如图5；
4、在上一步骤形成的开窗区域进行一次电镀，形成第一金属线路图形(序号5)，如图6；
5、覆盖感光膜(序号6)，感光膜可以是感光干膜可以是感光湿膜，如图7；
6、感光膜经过曝光显影、开窗(序号7)，露出需要电镀的区域，如图8；
7、在上一步骤形成的开窗区域进行二次电镀，形成第二金属线路图形，第二金属线路层包含引脚(序号8)和基岛(序号9)，如图9；
8、去除所有感光膜，如图10；
9、SPCC(冷轧钢板)表面印刷感光湿膜(序号10)，烘烤使湿膜转变为固态，(这里不用感光干膜，感光干膜的贴合度不好，膜与冷轧钢板表面之间存在空气，影响后续制作)，如图11；
10、感光湿膜曝光显影、开窗，去掉不需要保护区域的固态感光湿膜，如图12；
11、包封，使用塑封材料(序号11)填充线路层进行包封，并将塑封材料进行固化，如图13；
12、减薄，使用减薄机台，对包封区域进行打磨，直到磨到需要的厚度，如图14；
13、覆盖感光膜(序号12)，感光膜可以是感光干膜可以是感光湿膜，如图15；
14、感光膜经过曝光显影、开窗(序号13)，露出需要蚀刻的区域，如图16；
15、冷轧钢板蚀刻窗口(序号14)，将第一金属线路图形露出来，如图17；
16、去除感光干膜和固态感光湿膜，然后镀OSP(有机保焊膜)(序号15)，将引线框浸泡在OSP(有机保焊膜)溶液中，在铜表面镀上一层OSP(有机保焊膜)材料，防止氧化，也可做其它的表面处理，例如电镀镍金，镍钯金，如图18。
为了后续上PCB板时，有利于管脚爬锡效果，可以在管脚处先镀上一层锡。
通过此工艺方法形成的具有侧面爬锡引脚的引线框可适用单芯片、多芯片、正装芯片、倒装芯片等不同形式的产品。
除上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。
Claims (4)
1.一种具有侧面爬锡引脚的引线框工艺方法，其特征在于所述方法包括以下步骤：
步骤一、冷轧钢板表面预镀铜；
步骤二、覆盖感光膜；
步骤三、曝光显影，露出需要电镀的区域；
步骤四、一次电镀形成第一金属线路图形；
步骤五、覆盖感光膜；
步骤六、曝光显影，露出需要电镀的区域；
步骤七、二次电镀形成第二金属线路图形，第二金属线路层包含引脚和基岛；
步骤八、去除感光膜；
步骤九、冷轧钢板表面印刷湿膜，烘烤使湿膜转变为固态；
步骤十、曝光显影，去掉不需要保护区域的固态湿膜；
步骤十一、包封、固化；
步骤十二、减薄框架厚度；
步骤十三、覆盖感光膜；
步骤十四、曝光显影，露出需要蚀刻的区域；
步骤十五、冷轧钢板蚀刻窗口，将第一金属线路图形露出来；
步骤十六、去除感光膜和固态湿膜，然后镀OSP。
2.根据权利要求1所述的一种具有侧面爬锡引脚的引线框工艺方法，其特征在于：步骤二、步骤五和步骤十三中的感光膜为感光干膜或感光湿膜。
3.根据权利要求1所述的一种具有侧面爬锡引脚的引线框工艺方法，其特征在于：步骤十六中镀OSP的方式采用将引线框浸泡在OSP溶液中，在铜表面镀上一层OSP。
4.根据权利要求1所述的一种具有侧面爬锡引脚的引线框工艺方法，其特征在于：步骤十六中镀OSP可采用电镀镍金或镍钯金替代。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810450061.6A CN108493118B (zh) | 2018-05-11 | 2018-05-11 | 一种具有侧面爬锡引脚的引线框工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810450061.6A CN108493118B (zh) | 2018-05-11 | 2018-05-11 | 一种具有侧面爬锡引脚的引线框工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108493118A true CN108493118A (zh) | 2018-09-04 |
| CN108493118B CN108493118B (zh) | 2020-03-06 |
Family
ID=63354210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810450061.6A Active CN108493118B (zh) | 2018-05-11 | 2018-05-11 | 一种具有侧面爬锡引脚的引线框工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108493118B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110896064A (zh) * | 2019-11-16 | 2020-03-20 | 江苏长电科技股份有限公司 | 一种半蚀刻引线框架结构及其制造方法 |
| CN113643990A (zh) * | 2021-06-29 | 2021-11-12 | 华宇华源电子科技（深圳）有限公司 | 一种提高器件强度的板级封装方法及结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08340069A (ja) * | 1995-06-13 | 1996-12-24 | Hitachi Cable Ltd | リードフレーム及びこれを用いた半導体装置 |
| US5612514A (en) * | 1993-09-30 | 1997-03-18 | Atmel Corporation | Tab test device for area array interconnected chips |
| CN104009006A (zh) * | 2013-02-27 | 2014-08-27 | 矽品精密工业股份有限公司 | 封装基板及其制法暨半导体封装件及其制法 |
| CN105932006A (zh) * | 2016-06-23 | 2016-09-07 | 江阴芯智联电子科技有限公司 | 预包封侧边可浸润引线框架结构及其制造方法 |
| CN206584921U (zh) * | 2017-03-06 | 2017-10-24 | 江阴芯智联电子科技有限公司 | 预包封多侧边可浸润引线框架结构 |
-
2018
- 2018-05-11 CN CN201810450061.6A patent/CN108493118B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612514A (en) * | 1993-09-30 | 1997-03-18 | Atmel Corporation | Tab test device for area array interconnected chips |
| JPH08340069A (ja) * | 1995-06-13 | 1996-12-24 | Hitachi Cable Ltd | リードフレーム及びこれを用いた半導体装置 |
| CN104009006A (zh) * | 2013-02-27 | 2014-08-27 | 矽品精密工业股份有限公司 | 封装基板及其制法暨半导体封装件及其制法 |
| CN105932006A (zh) * | 2016-06-23 | 2016-09-07 | 江阴芯智联电子科技有限公司 | 预包封侧边可浸润引线框架结构及其制造方法 |
| CN206584921U (zh) * | 2017-03-06 | 2017-10-24 | 江阴芯智联电子科技有限公司 | 预包封多侧边可浸润引线框架结构 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110896064A (zh) * | 2019-11-16 | 2020-03-20 | 江苏长电科技股份有限公司 | 一种半蚀刻引线框架结构及其制造方法 |
| CN113643990A (zh) * | 2021-06-29 | 2021-11-12 | 华宇华源电子科技（深圳）有限公司 | 一种提高器件强度的板级封装方法及结构 |
| CN113643990B (zh) * | 2021-06-29 | 2024-01-16 | 华宇华源电子科技（深圳）有限公司 | 一种提高器件强度的板级封装方法及结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108493118B (zh) | 2020-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7807498B2 (en) | Substrate, substrate fabrication, semiconductor device, and semiconductor device fabrication | |
| US7622377B2 (en) | Microfeature workpiece substrates having through-substrate vias, and associated methods of formation | |
| US7101735B2 (en) | Manufacturing method of semiconductor device | |
| KR101615789B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
| US9362138B2 (en) | IC package and method for manufacturing the same | |
| US10515884B2 (en) | Substrate having a conductive structure within photo-sensitive resin | |
| US10672692B2 (en) | Leadframe having organic, polymerizable photo-imageable adhesion layer | |
| JP2003046023A (ja) | めっき引込線がない印刷回路基板の製造方法 | |
| CN108493118A (zh) | 一种具有侧面爬锡引脚的引线框工艺方法 | |
| CN113113383A (zh) | 一种金属凸块结构及制造方法 | |
| JP6524533B2 (ja) | 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 | |
| JP2017168690A (ja) | 多列型リードフレーム及びその製造方法 | |
| JPH08340002A (ja) | 半導体装置の製造方法 | |
| KR20160001827A (ko) | 인쇄회로기판 제조방법 | |
| CN103456715B (zh) | 中介基材及其制作方法 | |
| JP2018117020A (ja) | リードフレームおよびその製造方法 | |
| JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
| JP6610927B2 (ja) | 光半導体装置及びその製造方法と、光半導体素子搭載用基板の製造方法 | |
| JP2005285986A (ja) | 柱状金属体の形成方法及び柱状金属体 | |
| KR100925669B1 (ko) | 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법 | |
| JP7059139B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| JP6156745B2 (ja) | 半導体装置用リードフレーム及びその製造方法 | |
| JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| US20240178166A1 (en) | Semiconductor package conductive terminals with reduced plating thickness | |
| JP4461628B2 (ja) | 半導体パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 214400 No. 78 Changshan Road, Jiangyin High-tech Zone, Jiangyin City, Wuxi City, Jiangsu Province Applicant after: Jiangsu Changjiang Electronics Technology Co., Ltd. Address before: 214400 No. 78 Changshan Road, Chengjiang Town, Jiangyin City, Wuxi City, Jiangsu Province Applicant before: Jiangsu Changjiang Electronics Technology Co., Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |