CN108470805B - 一种发光二极管外延片及其制造方法 - Google Patents

一种发光二极管外延片及其制造方法 Download PDF

Info

Publication number
CN108470805B
CN108470805B CN201810272759.3A CN201810272759A CN108470805B CN 108470805 B CN108470805 B CN 108470805B CN 201810272759 A CN201810272759 A CN 201810272759A CN 108470805 B CN108470805 B CN 108470805B
Authority
CN
China
Prior art keywords
layer
insert
low temperature
type
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810272759.3A
Other languages
English (en)
Other versions
CN108470805A (zh
Inventor
姚振
从颖
胡加辉
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201810272759.3A priority Critical patent/CN108470805B/zh
Publication of CN108470805A publication Critical patent/CN108470805A/zh
Application granted granted Critical
Publication of CN108470805B publication Critical patent/CN108470805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制造方法,属于半导体技术领域。发光二极管外延片包括衬底、以及依次层叠在衬底上的低温缓冲层、高温缓冲层、N型层、有源层、低温P型层、电子阻挡层、高温P型层和P型接触层,低温P型层的生长温度为720~790℃,低温P型层与有源层之间设有第一***层,第一***层为周期为n的Al‑GaN/GaN超晶格结构,2≤n≤10,第一***层的生长温度与低温P型层的生长温度相同;低温P型层与电子阻挡层之间设有第二***层,第二***层为掺Al的GaN结构,第二***层的生长温度比低温P型层的生长温度高10~50℃。通过设置第一***层和第二***层,既能减少缺陷的产生,又能提高发光二极管的发光效率。

Description

一种发光二极管外延片及其制造方法
技术领域
本发明涉及半导体技术领域,特别涉及一种发光二极管外延片及其制造方法。
背景技术
LED(Light Emitting Diode,发光二极管)是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源,正在被迅速广泛地得到应用,如交通信号灯、汽车内外灯、城市景观照明、手机背光源等,提高芯片发光效率是LED不断追求的目标。
现有LED外延片的制造方法包括:依次在衬底上生长低温缓冲层、高温缓冲层、N型层、有源层、低温P型层、电子阻挡层、高温P型层和P型接触层。其中,低温P型层为掺Mg的GaN层,生长温度为720℃~790℃,电子阻挡层的温度较低温P型层的高200℃左右,高温P型层和低温P型层均为空穴注入层。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
由于低温P型层的生长温度较低,不利于低温P型层中Mg的激活,因此空穴的注入效率低,导致发光二极管的发光亮度降低。同时生长温度较低,会导致生长出的低温P型层的晶体质量较差,在外延生长过程中,带来了较多的晶格缺陷,如常见的螺旋位错、V型位错等,这些晶格缺陷会充当俘获载流子的中心,使得被俘获的载流子和空穴进行非辐射复合发光,进一步降低了发光二极管的发光效率。
发明内容
为了解决现有技术中低温P型层的生长温度低,晶体产生较多的缺陷,影响发光二极管的发光效率问题,本发明实施例提供了一种发光二极管外延片及其制造方法。所述技术方案如下:
一方面,本发明提供了一种发光二极管外延片,所述发光二极管外延片包括衬底、以及依次层叠设置在所述衬底上的低温缓冲层、高温缓冲层、N型层、有源层、低温P型层、电子阻挡层、高温P型层和P型接触层,所述低温P型层的生长温度为720~790℃,其特征在于,
所述发光二极管外延片还包括设置在所述低温P型层与所述有源层之间的第一***层,所述第一***层为周期为n的Al-GaN/GaN超晶格结构,2≤n≤10,所述第一***层的生长温度与所述低温P型层的生长温度相同;
所述发光二极管外延片还包括设置在所述低温P型层与所述电子阻挡层之间的第二***层,所述第二***层为掺Al的GaN结构,所述第二***层的生长温度比所述低温P型层的生长温度高10~50℃;
所述低温P型层的厚度为18~50nm,所述第一***层的厚度为所述低温P型层的1/3~1/5,所述第二***层的厚度为所述低温P型层的1/5~1/10。
进一步地,所述第一***层中每个Al-GaN层的厚度为1~4nm,所述第一***层中每个GaN层的厚度为0.5~2nm。
进一步地,所述第一***层中Al-GaN层与GaN层的厚度比为1:1~5:1。
进一步地,所述电子阻挡层为掺Mg的AlyGa1-yN层,0.15≤y≤0.25,所述电子阻挡层中Al的掺杂浓度为5*1020/cm3~2.5*1021/cm3
进一步地,所述第一***层中Al的掺杂浓度为所述电子阻挡层中Al的掺杂浓度的1/5~1/10。
进一步地,所述第二***层中Al的掺杂浓度为所述电子阻挡层中Al的掺杂浓度的1/5~1/20。
另一方面,本发明提供了一种发光二极管外延片的制造方法,所述制造方法包括:
提供一衬底;
在所述衬底上依次生长低温缓冲层、高温缓冲层、N型层和有源层;
在生长温度为720~790℃的条件下,在所述有源层上生长第一***层,所述第一***层为周期为n的Al-GaN/GaN超晶格结构,2≤n≤10;
控制生长温度不变,在所述第一***层上生长低温P型层;
控制生长温度升高10~50℃,在所述低温P型层上生长第二***层,所述第二***层为掺Al的GaN结构;
在所述第二***层上依次生长电子阻挡层、高温P型层和P型接触层;
所述低温P型层的厚度为18~50nm,所述第一***层的厚度为所述低温P型层的1/3~1/5,所述第二***层的厚度为所述低温P型层的1/5~1/10。
进一步地,所述第一***层的生长速率与所述低温P型层的生长速率相同。
本发明实施例提供的技术方案带来的有益效果是:
通过在低温P型层与有源层之间设置第一***层,第一***层为周期为n的Al-GaN/GaN超晶格结构,超晶格结构中的Al-GaN层的势垒高度较高,可以有效阻挡电子由有源层向P型层泄露,且第一***层采用Al-GaN层与GaN层交替设置的结构,相当于形成了多个阻挡层,对于电子的阻挡效果大大增强,减少了电子与空穴非辐射复合发光的情况发生。第一***层的生长温度与低温P型层的生长温度相同,使得第一***层不会因为生长温度过高而破坏有源层,低温P型层和电子阻挡层之间设置第二***层,第二***层为掺Al的GaN结构,第二***层的生长温度比低温P型层的生长温度高10~50℃,使得低温P型层的远离有源层的一侧温度升高,有利于提高低温P型层的晶体质量,减少了缺陷的产生,且第二***层还可起到阻挡缺陷向上延伸的作用,最终大大提高了二极管的晶体质量。进一步地,低温P型层的远离有源层的一侧温度升高还有利于低温P型层中Mg的激活,从而使得低温P型层可以提供更多的空穴,提高了发光二极管的发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片的结构示意图;
图2是本发明实施例提供的一种发光二极管外延片的制造方法的方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种发光二极管,图1是本发明实施例提供的一种发光二极管外延片的结构示意图,如图1所示,该发光二极管包括衬底1、以及依次层叠设置在衬底1上的低温缓冲层2、高温缓冲层3、N型层4、有源层5、第一***层6、低温P型层7、第二***层8、电子阻挡层9、高温P型层10和P型接触层11。其中,低温P型层7的生长温度为720~790℃。
第一***层6为周期为n的Al-GaN/GaN超晶格结构,2≤n≤10,第一***层6的生长温度与低温P型层7的生长温度相同,第二***层8为掺Al的GaN结构,第二***层8的生长温度比低温P型层7的生长温度高10~50℃。
本发明实施例通过在低温P型层与有源层之间设置第一***层,第一***层为周期为n的Al-GaN/GaN超晶格结构,超晶格结构中的Al-GaN层的势垒高度较高,可以有效阻挡电子由有源层向P型层泄露,且第一***层采用Al-GaN层与GaN层交替设置的结构,相当于形成了多个阻挡层,对于电子的阻挡效果大大增强,减少了电子与空穴非辐射复合发光的情况发生。第一***层的生长温度与低温P型层的生长温度相同,使得第一***层不会因为生长温度过高而破坏有源层,低温P型层和电子阻挡层之间设置第二***层,第二***层为掺Al的GaN结构,第二***层的生长温度比低温P型层的生长温度高10~50℃,使得低温P型层的远离有源层的一侧温度升高,有利于提高低温P型层的晶体质量,减少了缺陷的产生,且第二***层还可起到阻挡缺陷向上延伸的作用,最终大大提高了二极管的晶体质量。进一步地,低温P型层的远离有源层的一侧温度升高还有利于低温P型层中Mg的激活,从而使得低温P型层可以提供更多的空穴,提高了发光二极管的发光效率。
其中,2≤n≤10,若n小于2,则第一***层6的厚度较薄,起不到阻挡电子泄露的效果。若n大于10,则第一***层6的势垒较高会阻挡了空穴向有源层移动。
优选地,3≤n≤8,使得第一***层6既能阻挡电子由有源层5向P型层泄露,又不会阻挡较多的空穴向有源层移动。
进一步地,低温P型层7的厚度为18~50nm,第一***层6的厚度为低温P型层的1/3~1/5。若第一***层6的厚度大于低温P型层7的1/3,则第一***层6的厚度较厚,不仅会影响空穴向有源层5移动,而且还也会增加生产成本。若第一***层6的厚度小于低温P型层7的1/5,又会因为第一***层6的厚度太薄而起不到阻挡电子泄露的效果。
可选地,第一***层6中Al-GaN层的厚度为1~4nm,第一***层6中GaN层的厚度为0.5~2nm。
优选地,第一***层6中Al-GaN层的厚度为2nm,第一***层6中GaN层的厚度为1nm,使得第一***层6中的Al-GaN层不会由于过薄而起不到阻挡电子由有源层5向P型层泄露的作用,又不会使得第一***层6整体厚度过厚而阻挡较多的空穴向有源层5移动。
可选地,第一***层6中Al-GaN层与GaN层的厚度比为1:1~5:1。若第一***层6中Al-GaN层与GaN层的厚度比小于1:1,会因为Al-GaN层较薄而减弱阻挡电子的效果,若第一***层6中Al-GaN层与GaN层的厚度比大于5:1,会因为Al-GaN层较厚导致势垒较高而影响空穴向有源层5移动,厚度比在1:1~5:1之间,既可保证第一***层6对于电子的阻挡效果又不会影响空穴向有源层5移动。
进一步地,第二***层8的厚度为低温P型层7的1/5~1/10。若第二***层8的厚度大于低温P型层7的1/5,会因为第二***层8的厚度较厚而影响到空穴向有源层5移动。若第二***层8的厚度小于低温P型层7的1/10,会因为第二***层8的厚度较薄而起不到阻挡缺陷向上延伸的目的。
进一步地,电子阻挡层9为掺Mg的AlyGa1-yN层,0.15≤y≤0.25,电子阻挡层9中Al的掺杂浓度为5*1020/cm3~2.5*1021/cm3
进一步地,第一***层6中Al的掺杂浓度为电子阻挡层9中Al的掺杂浓度的1/5~1/10。若第一***层6中Al的掺杂浓度大于电子阻挡层9中Al的掺杂浓度的1/5,会因为Al的掺杂浓度较高导致第一***层6中Al-GaN层的势垒较高,从而严重影响空穴向有源层5的移动。若第一***层6中Al的掺杂浓度小于电子阻挡层9中Al的掺杂浓度的1/10,又会因为Al的掺杂浓度较低导致第一***层6中Al-GaN层的势垒较低,从而无法起到阻挡电子泄露的作用。
进一步地,第二***层8中Al的掺杂浓度为电子阻挡层9中Al的掺杂浓度的1/5~1/20。若第二***层8中Al的掺杂浓度大于电子阻挡层9中Al的掺杂浓度的1/5,会因为第二***层8的势垒较高而阻挡空穴向有源层5的移动。若第二***层8中Al的掺杂浓度小于电子阻挡层9中Al的掺杂浓度的1/20,又会因为第二***层8中Al的浓度较低,从而降低对缺陷延伸的阻挡效果。
可选地,在本实施例中,衬底1可以为蓝宝石衬底,低温缓冲层2可以为GaN层,高温缓冲层3可以为GaN层,N型层4可以为掺Si的GaN层,有源层5可以包括交替生长的InGaN阱层和GaN垒层,高温P型层10可以为掺Mg的GaN层,P型接触层11可以为掺杂In和Mg的GaN层。
实施例二
本发明实施例提供了一种发光二极管外延片的制造方法,适用于实施例一提供的发光二极管外延片,图2是本发明实施例提供的一种发光二极管外延片的制造方法的方法流程图,如图2所示,该制造方法包括:
步骤201、对衬底进行预处理。
可选地,衬底为蓝宝石,厚度为630-650um。
在本实施例中,采用Veeco K465i or C4MOCVD(Metal Organic Chemical VaporDeposition,金属有机化合物化学气相沉淀)设备实现LED的生长方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,硅烷(SiH4)作为N型掺杂剂,三甲基铝(TMAl)作为铝源,二茂镁(CP2Mg)作为P型掺杂剂。反应室压力为100-600torr。
具体地,该步骤201包括:
在氢气气氛下,高温处理衬底5~6min。其中,反应室温度为1000~1100℃,反应室压力控制在200-500torr。
步骤202、在衬底上生长低温缓冲层。
具体地,低温缓冲层生长在蓝宝石的[0001]面上。
在本实施例中,低温缓冲层为低温GaN层,厚度为15-30nm。反应室温度为530-560℃,反应室压力控制在200-500torr。
步骤203、在低温缓冲层上生长高温缓冲层。
在本实施例中,高温缓冲层为不掺杂的GaN层,厚度为2~3.5um。生长高温缓冲层时,反应室温度为1000~1100℃,反应室压力控制在200~600torr。
步骤204、在高温缓冲层上生长N型层。
在本实施例中,N型层为掺Si的GaN层,厚度为2~3um。生长N型层时,反应室温度为1000~1100℃,反应室压力控制在200~300torr。
步骤205、在N型层上生长有源层。
有源层可以包括交替生长的InGaN阱层和GaN垒层。其中,InGaN层的厚度为2~3nm,GaN层的厚度为8~11nm。InGaN层和GaN层的层数相等,均为11~13,InGaN层和GaN层的总厚度为130~160nm。
具体地,生长有源层时,反应室压力控制在200torr。生长InGaN阱层时,反应室温度为760~780℃。生长GaN垒层时,反应室温度为860~890℃。
步骤206、在有源层上生长第一***层。
在本实施例中,第一***层为周期为n的Al-GaN/GaN超晶格结构,2≤n≤10,第一***层的生长温度与低温P型层的生长温度相同。若n小于2,则第一***层6的厚度较薄,起不到阻挡电子泄露的效果。若n大于10,则第一***层的势垒较高会阻挡了空穴向有源层移动。
优选地,3≤n≤8,使得第一***层既能阻挡电子由有源层向P型层泄露,又不会阻挡较多的空穴向有源层移动。
在本实施例中,第一***层采用Al-GaN层与GaN层交替设置的结构,对于Al-GaN层,由于Al原子相比Ga原子很小,当Al原子取代Ga原子时,可使第一***层的晶格常数变小,禁带宽度变宽,因此AlGaN层还可以阻断由有源层向上延伸生长的缺陷。
可选地,第一***层的厚度为低温P型层的1/3~1/5。若第一***层6的厚度大于低温P型层的1/3,则第一***层的厚度较厚,不仅会影响空穴向有源层移动,而且还也会增加生产成本。若第一***层的厚度小于低温P型层的1/5,又会因为第一***层的厚度太薄而起不到阻挡电子泄露的效果。
可选地,第一***层中Al-GaN层的厚度为1~4nm,第一***层6中GaN层的厚度为0.5~2nm。
优选地,第一***层中Al-GaN层的厚度为2nm,第一***层中GaN层的厚度为1nm,使得第一***层中的Al-GaN层不会由于过薄而起不到阻挡电子由有源层向P型层泄露的作用,又不会使得第一***层整体厚度过厚而阻挡较多的空穴向有源层移动。
可选地,第一***层中Al-GaN层与GaN层的厚度比为1:1~5:1。若第一***层中Al-GaN层与GaN层的厚度比小于1:1,会因为Al-GaN层较薄而减弱阻挡电子的效果,若第一***层中Al-GaN层与GaN层的厚度比大于5:1,会因为Al-GaN层较厚导致势垒较高而影响空穴向有源层移动,厚度比在1:1~5:1之间,既可保证第一***层对于电子的阻挡效果又不会影响空穴向有源层移动。
可选地,第一***层中Al的掺杂浓度为电子阻挡层中Al的掺杂浓度的1/5~1/10。若第一***层中Al的掺杂浓度大于电子阻挡层中Al的掺杂浓度的1/5,会因为Al的掺杂浓度较高导致第一***层中Al-GaN层的势垒较高,从而严重影响空穴向有源层的移动。若第一***层中Al的掺杂浓度小于电子阻挡层中Al的掺杂浓度的1/10,又会因为Al的掺杂浓度较低导致第一***层中Al-GaN层的势垒较低,从而无法起到阻挡电子泄露的作用。
可选地,第一***层的生长速率与低温P型层的生长速率相同。生长速率与生长温度相对应的。
步骤207、在第一***层上生长低温P型层。
在本实施例中,低温P型层为掺Mg的GaN层,厚度为18~50nm。生长低温P型层时,反应室温度为720~790℃,反应室压力控制在200~600torr。
步骤208、在低温P型层上生长第二***层。
在本实施例中,第二***层为掺Al的GaN结构,第二***层的生长温度比低温P型层的生长温度高10~50℃。
可选地,第二***层的厚度为低温P型层的1/5~1/10。若第二***层的厚度大于低温P型层的1/5,会因为第二***层的厚度较厚而影响到空穴向有源层移动。若第二***层的厚度小于低温P型层的1/10,会因为第二***层的厚度较薄而起不到阻挡缺陷向上延伸的目的。
可选地,第二***层中Al的掺杂浓度为电子阻挡层中Al的掺杂浓度的1/5~1/20。若第二***层中Al的掺杂浓度大于电子阻挡层中Al的掺杂浓度的1/5,会因为第二***层的势垒较高而阻挡空穴向有源层的移动。若第二***层中Al的掺杂浓度小于电子阻挡层中Al的掺杂浓度的1/20,又会因为第二***层中Al的浓度较低,从而降低对缺陷延伸的阻挡效果。
步骤209、在第二***层上生长电子阻挡层。
在本实施例中,电子阻挡层为掺Al、掺Mg的AlyGa1-yN(0.15≤y≤0.25),电子阻挡层9中Al的掺杂浓度为5*1020/cm3~2.5*1021/cm3。电子阻挡层的厚度为30~50nm。
具体地,生长电子阻挡层时,反应室温度为930~970℃,反应室压力控制在100torr。
步骤210、在电子阻挡层上生长高温P型层。
可选地,高温P型层为高温高掺杂Mg的GaN层,其厚度为50-80nm。
具体地,生长P型层时,反应室温度为940-980℃,反应室压力控制在200-600torr。
步骤211、在高温P型层上生长P型接触层。
可选地,P型接触层为掺杂In和Mg的GaN层,其厚度为1~2nm。
具体地,P型接触层,在氮气气氛下,持续处理P型层20~30min。其中,反应室温度为650~750℃。反应室压力控制在200~600torr。
需要说明的是,P型接触层主要是活化P型层中掺杂的Mg,使Mg活化后产生更多的空穴,避免由于不活化而导致欧姆接触差引起芯片亮度低和电压高的情况。
下面分别对第一样品和第二样品在相同的工艺条件下镀110nm的ITO(Indium TinOxides,氧化铟锡金属氧化物)层,120nm的Cr/Pt/Au电极和40nm的SiO2保护层,并分别将处理后的第一样品和第二样品研磨切割成305μm*635μm(12mi*25mil)和229μm*559μm(9mi*22mil)的芯粒。其中,第一样品是采用传统的LED的制造方法生长得到的,第二样品是采用本实施例提供的LED的制造方法得到的。
接着在处理后的第一样品和第二样品的相同位置各自挑选300颗晶粒,在相同的工艺条件下,封装成白光LED。采用积分球分别在驱动电流150mA条件下测试来自于第一样品的晶粒和来自于第二样品的晶粒的光电性能。
结果显示,两种来自于第二样品的晶粒与比来自于第一样品的晶粒相比,光强分别在150mA驱动电流下有光强有显著提升,抗静电能力增强,反向击穿电压升高,例如,在150mA驱动电流下,某一相同位置的第一样品的晶粒的光强为198mW,第二样品的晶粒的光强为203mW。这就说明此法生长的结构可以有效的阻挡电子的泄露,减少较多的穿透缺陷,即明显提高了整体的晶体质量。
以上仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种发光二极管外延片,所述发光二极管外延片包括衬底、以及依次层叠设置在所述衬底上的低温缓冲层、高温缓冲层、N型层、有源层、低温P型层、电子阻挡层、高温P型层和P型接触层,所述低温P型层的生长温度为720~790℃,其特征在于,
所述发光二极管外延片还包括设置在所述低温P型层与所述有源层之间的第一***层,所述第一***层为周期为n的Al-GaN/GaN超晶格结构,2≤n≤10,所述第一***层的生长温度与所述低温P型层的生长温度相同;
所述发光二极管外延片还包括设置在所述低温P型层与所述电子阻挡层之间的第二***层,所述第二***层为掺Al的GaN结构,所述第二***层的生长温度比所述低温P型层的生长温度高10~50℃;
所述低温P型层的厚度为18~50nm,所述第一***层的厚度为所述低温P型层的1/3~1/5,所述第二***层的厚度为所述低温P型层的1/5~1/10。
2.根据权利要求1所述的发光二极管外延片,其特征在于,所述第一***层中每个Al-GaN层的厚度为1~4nm,所述第一***层中每个GaN层的厚度为0.5~2nm。
3.根据权利要求1或2所述的发光二极管外延片,其特征在于,所述第一***层中Al-GaN层与GaN层的厚度比为1:1~5:1。
4.根据权利要求1或2所述的发光二极管外延片,其特征在于,所述电子阻挡层为掺Mg的AlyGa1-yN层,0.15≤y≤0.25,所述电子阻挡层中Al的掺杂浓度为5*1020/cm3~2.5*1021/cm3
5.根据权利要求4所述的发光二极管外延片,其特征在于,所述第一***层中Al的掺杂浓度为所述电子阻挡层中Al的掺杂浓度的1/5~1/10。
6.根据权利要求4所述的发光二极管外延片,其特征在于,所述第二***层中Al的掺杂浓度为所述电子阻挡层中Al的掺杂浓度的1/5~1/20。
7.一种发光二极管外延片的制造方法,其特征在于,所述制造方法包括:
提供一衬底;
在所述衬底上依次生长低温缓冲层、高温缓冲层、N型层和有源层;
在生长温度为720~790℃的条件下,在所述有源层上生长第一***层,所述第一***层为周期为n的Al-GaN/GaN超晶格结构,2≤n≤10;
控制生长温度不变,在所述第一***层上生长低温P型层;
控制生长温度升高10~50℃,在所述低温P型层上生长第二***层,所述第二***层为掺Al的GaN结构;
在所述第二***层上依次生长电子阻挡层、高温P型层和P型接触层;
所述低温P型层的厚度为18~50nm,所述第一***层的厚度为所述低温P型层的1/3~1/5,所述第二***层的厚度为所述低温P型层的1/5~1/10。
8.根据权利要求7所述的制造方法,其特征在于,所述第一***层的生长速率与所述低温P型层的生长速率相同。
CN201810272759.3A 2018-03-29 2018-03-29 一种发光二极管外延片及其制造方法 Active CN108470805B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810272759.3A CN108470805B (zh) 2018-03-29 2018-03-29 一种发光二极管外延片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810272759.3A CN108470805B (zh) 2018-03-29 2018-03-29 一种发光二极管外延片及其制造方法

Publications (2)

Publication Number Publication Date
CN108470805A CN108470805A (zh) 2018-08-31
CN108470805B true CN108470805B (zh) 2019-10-08

Family

ID=63262405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810272759.3A Active CN108470805B (zh) 2018-03-29 2018-03-29 一种发光二极管外延片及其制造方法

Country Status (1)

Country Link
CN (1) CN108470805B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109802022B (zh) * 2019-01-10 2020-07-07 华灿光电(浙江)有限公司 一种GaN基发光二极管外延片及其制备方法
CN113161462B (zh) * 2021-01-26 2022-05-13 华灿光电(苏州)有限公司 发光二极管外延片及其制造方法
CN114613889A (zh) * 2022-03-24 2022-06-10 淮安澳洋顺昌光电技术有限公司 一种提升抗静电能力的GaN基LED外延结构
CN114855273B (zh) * 2022-04-20 2023-11-21 江西兆驰半导体有限公司 一种外延片制备方法、外延片以及发光二极管

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002054549A1 (fr) * 2000-12-28 2002-07-11 Sony Corporation Element lumineux semi-conducteur, son procede de production, dispositif semi-conducteur et son procede de production
CN103258927A (zh) * 2013-05-16 2013-08-21 合肥彩虹蓝光科技有限公司 一种提高GaN基LED抗静电能力的外延结构及其生长方法
CN103872204A (zh) * 2014-03-12 2014-06-18 合肥彩虹蓝光科技有限公司 一种具有循环结构的p型***层及生长方法
CN104009136A (zh) * 2014-06-16 2014-08-27 湘能华磊光电股份有限公司 提高发光效率的led外延层生长方法及led外延层
CN104134730A (zh) * 2014-08-19 2014-11-05 湘能华磊光电股份有限公司 Mg掺杂电子阻挡层的外延片,生长方法及LED结构
CN105070797A (zh) * 2015-07-29 2015-11-18 湘能华磊光电股份有限公司 一种led外延生长方法
CN105206714A (zh) * 2015-09-01 2015-12-30 映瑞光电科技(上海)有限公司 GaN基LED外延结构及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002054549A1 (fr) * 2000-12-28 2002-07-11 Sony Corporation Element lumineux semi-conducteur, son procede de production, dispositif semi-conducteur et son procede de production
CN103258927A (zh) * 2013-05-16 2013-08-21 合肥彩虹蓝光科技有限公司 一种提高GaN基LED抗静电能力的外延结构及其生长方法
CN103872204A (zh) * 2014-03-12 2014-06-18 合肥彩虹蓝光科技有限公司 一种具有循环结构的p型***层及生长方法
CN104009136A (zh) * 2014-06-16 2014-08-27 湘能华磊光电股份有限公司 提高发光效率的led外延层生长方法及led外延层
CN104134730A (zh) * 2014-08-19 2014-11-05 湘能华磊光电股份有限公司 Mg掺杂电子阻挡层的外延片,生长方法及LED结构
CN105070797A (zh) * 2015-07-29 2015-11-18 湘能华磊光电股份有限公司 一种led外延生长方法
CN105206714A (zh) * 2015-09-01 2015-12-30 映瑞光电科技(上海)有限公司 GaN基LED外延结构及其制备方法

Also Published As

Publication number Publication date
CN108470805A (zh) 2018-08-31

Similar Documents

Publication Publication Date Title
CN106611808B (zh) 一种发光二极管外延片的生长方法
CN108198921B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN108470805B (zh) 一种发光二极管外延片及其制造方法
CN108461592B (zh) 一种发光二极管外延片及其制造方法
CN106887494B (zh) 一种发光二极管的外延片及其制造方法
CN109216519A (zh) 一种发光二极管外延片及其制造方法
CN106449915B (zh) 一种发光二极管外延片的生长方法
CN106206866B (zh) 一种发光二极管的制造方法及发光二极管
CN105870277B (zh) 一种发光二极管外延片及其生长方法
CN107086256B (zh) 一种发光二极管外延片的制造方法
CN104465898B (zh) 一种发光二极管外延片的生长方法及发光二极管外延片
CN103413877A (zh) 外延结构量子阱应力释放层的生长方法及其外延结构
CN107195739A (zh) 一种发光二极管及其制造方法
CN107799633A (zh) 一种发光二极管外延片及其制造方法
CN107068824B (zh) 一种发光二极管的外延片及其制造方法
CN107359227B (zh) 一种发光二极管及其制造方法
CN104362237B (zh) 一种发光二极管的生长方法及发光二极管
CN105957927B (zh) 一种发光二极管外延片的生长方法
CN109301041A (zh) 一种发光二极管外延片及其制造方法
CN113161453B (zh) 发光二极管外延片及其制造方法
CN108281519A (zh) 一种发光二极管外延片及其制造方法
CN106252480B (zh) 一种发光二极管外延片及其生长方法
CN108550676A (zh) 一种发光二极管外延片及其制造方法
CN105161591A (zh) 一种可降低电压的GaN基外延结构及其生长方法
CN107946419A (zh) 一种发光二极管外延片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant