CN108447848A - 反熔丝器件的制备方法 - Google Patents

反熔丝器件的制备方法 Download PDF

Info

Publication number
CN108447848A
CN108447848A CN201810078552.2A CN201810078552A CN108447848A CN 108447848 A CN108447848 A CN 108447848A CN 201810078552 A CN201810078552 A CN 201810078552A CN 108447848 A CN108447848 A CN 108447848A
Authority
CN
China
Prior art keywords
antifuse
silicon nitride
polysilicon
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810078552.2A
Other languages
English (en)
Inventor
谢小东
李平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Publication of CN108447848A publication Critical patent/CN108447848A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

反熔丝器件的制备方法，涉及半导体技术，本发明包括下述步骤：A、多晶硅淀积；B、对场区上的poly进行N+注入，形成反熔丝下极板；C、在poly上淀积氮化硅层，作为反熔丝介质；D、对多晶硅和氮化硅进行同步刻蚀；E、去除多晶硅上的多余氮化硅；F、形成接触钨塞；G、淀积金属层并刻蚀。本发明的有益效果是，与标准CMOS工艺高度兼容，又具有优良性能，具有良好的经济性。

Description

反熔丝器件的制备方法
技术领域
本发明涉及半导体技术。
背景技术
反熔丝单元是一种由两个导电层及介于之间的绝缘介质层构成的半导体器件。未编程时，导电层由于绝缘介质层隔开，反熔丝两端断路。在外加高压的情况下(编程时)，绝缘介质被高电场击穿，形成导电通道，此时反熔丝的电阻极小，两侧的导电层之间形成电连接，反熔丝短路(熔通)。这种熔通过程在物理上是一次性的、永久性的、不可逆的，因此这种结构对电离辐射具有天然的免疫性，具有极高的抗辐照性能，并具有良好的耐高、低温特性。利用反熔丝通、断两种状态分别代表逻辑“0”和逻辑“1”，可设计出反熔丝只读存储器PROM和反熔丝FPGA等反熔丝器件。这些反熔丝器件具有高抗辐照、高可靠的优点，非常适合应用于航天、返回卫星、空间安全领域、空间目标监视方面、遥感卫星***等辐射环境中。
目前工业界主要应用以下三种反熔丝结构：1.多晶硅/介质层/N+扩散层结构；2.MTM结构；3.MOS栅氧型结构。它们各有其特点。
1.多晶硅/介质层/N+扩散层结构
多晶硅和N+扩散层为极板，绝缘介质将两个电极隔离开。介质层通常为氧化硅-氮化硅-氧化硅(ONO)。ONO绝缘介质包括了底层热氧化生长的SiO2层，中间LPCVD(低压化学气相沉积)的Si3N4层和一个顶层热氧化的SiO2层。
由于Si3N4的介电常数大于SiO2，使得这种ONO结构比较致密，在形成电阻的方面优于同样厚度单层的SiO2，具有更高的介电常数和更低的漏电流。ONO层厚度通常约为未编程的反熔丝表现为电容特性，其阻抗可达到GΩ级，可有效隔离电极。当对反熔丝单元编程时，编程电流5mA击穿后的ONO反熔丝平均电阻值约为500Ω。
相比普通CMOS工艺，ONO反熔丝工艺必须额外增加三张光刻版，制作N型反熔丝扩散和反熔丝多晶需要额外的两张版，制作编程高压晶体管厚栅氧化层需要一张光刻版。
2.MTM结构
MTM(Metal-To-Metal)结构为金属/介质层/金属结构。介质层一般微非晶硅。金属电极通常为多层结构，为金属连接层/金属阻挡层/金属电极，金属连接层为Ti、Cr，金属电极为4000～6000埃的Al、Pt、W、Mo或其硅化物或多晶硅，金属阻挡层为100埃的TiW或TiN，其中TiW的合金成分为10％Ti和90％W。
MTM反熔丝相对于ONO反熔丝主要有两个优点：第一，MTM反熔丝直接与布线金属层相连，而ONO反熔丝与布线层之间会有一个寄生电容存在；第二，MTM反熔丝直接连到低电阻金属层使得它更容易使用更大的编程电流来减小反熔丝的导通电阻。
非晶硅反熔丝工艺需在标准CMOS工艺基础上，增加两个工艺步骤和改进一个工艺步骤。改进的工艺步骤为钨塞平坦化工艺，因为MTM反熔丝需要比常规CMOS工艺更加平坦的表面。增加的工艺步骤为非晶硅的沉积和刻蚀。
3.MOS栅氧型反熔丝结构
MOS栅氧型反熔丝是利用MOS管栅氧化层最为介质来形成反熔丝。栅氧化层击穿前，栅极和源漏极隔离表现为电容特性；通过对栅极施加高压击穿栅氧化层，栅极和源漏极击穿表现为电阻特性。随着半导体集成电路工艺的发展，MOS管的栅氧化层厚度逐渐减小，其击穿电压也逐渐降低。从0.35μm工艺的栅氧化层厚度为7nm，到目前22nm工艺的栅氧化层只有几个原子厚度，而器件工作电压只是从5V减小到1V左右，这使得栅氧化层直接用作反熔丝单元成为可能。同时，由于采用标准的商用CMOS工艺制造，不需要额外的掩膜及特殊的工艺，具有很强的扩展性，可以实现高密度、低成本、高可靠性的一次性可编程存储器。
但栅氧化层反熔丝由于采用栅氧化层最为介质，存在编程后电阻太大(>1kΩ)，且电阻的离散度很大(1k-100kΩ)等问题，在应用范围上收到很大限制，比如无法将栅氧化层反熔丝直接用于FPGA中。
由上可以看出，多晶硅/介质层/N+扩散层结构及MTM结构反熔丝性能优良，但与CMOS工艺不兼容，经济性及可扩展性较差。MOS栅氧型结构反熔丝与CMOS工艺兼容，但性能很差。
发明内容
本发明所要解决的技术问题是，提出一种与标准CMOS工艺高度兼容，又具有优良性能的反熔丝结构及其实现方法。
本发明解决所述技术问题采用的技术方案是，反熔丝器件的制备方法，其特征在于，包括下述步骤：
A、多晶硅淀积；
B、对场区上的poly进行N+注入，形成反熔丝下极板；
C、在poly上淀积氮化硅层，作为反熔丝介质；
D、对多晶硅和氮化硅进行同步刻蚀；
E、去除多晶硅上的多余氮化硅；
F、形成接触钨塞；
G、淀积金属层并刻蚀。
本发明的有益效果是，与标准CMOS工艺高度兼容，又具有优良性能，具有良好的经济性。
附图说明
图1是本发明的反熔丝器件结构剖面示意图。
图2是采用标准CMOS工艺多晶硅淀积工序后的剖面示意图。
图3是对场区上的POLY进行N+注入完成后的剖面示意图。
图4是淀积氮化硅后的硅片剖面图。
图5是多晶硅与氮化硅同步刻蚀后的硅片剖面图,
图6是NMOS管版图设计示意图。
图7是去除N MOS管多晶栅上的多余氮化硅后的剖面图。
图8是PMOS管版图设计示意图。
图9是去除P MOS管多晶栅上的多余氮化硅后的剖面图。
图10是接触钨塞形成后的剖面图。
图11是金属淀积并刻蚀后的剖面图。
具体实施方式
本发明提出一种与标准CMOS工艺高度兼容，又具有优良性能的反熔丝结构及其实现方法，本发明将之命名为MIP(金属-介质-多晶)型反熔丝。图1为MIP反熔丝的剖面结构，其位于硅圆片上的场区，下电极由多晶硅构成，中间层为绝缘介质层(包括氮化硅、氧化硅、高K介质等)，上电极为钨塞及其连接金属(金属层1)。
MIP反熔丝的制造工艺全部采用标准CMOS工艺高度兼容的技术，以下举介质层为氮化硅为例进行叙述，其他介质的情况，除了生长介质的工艺有所区别外，其余工艺步骤一致。
MIP反熔丝的制作工艺步骤为：
在标准CMOS工艺的多晶硅淀积完成后，硅片剖面图如图2所示(此时MIP反熔丝下电极的poly已经形成，见图2中STI上的poly层)。之后需增加如下的1、2、3、4工序以形成MIP反熔丝的下电极、介质层，但无需额外开发工艺及增加版次。之后回到普通CMOS工艺流程中，利用普通CMOS工艺形成MIP反熔丝的金属上电极。
1，参见图3，多晶硅N+注入。
利用场区的光刻版对场区上的poly进行N+注入，增加poly的导电性，以形成MIP反熔丝的下极板。
2，参见图4，氮化硅淀积
用LPCVD(低压化学气相淀积)淀积一层薄的氮化硅层作为MIP反熔丝的介质。此步骤完成后的硅片剖面图如图4所示。(注：图示的氮化硅层厚度只是清楚显示的需要，实际的氮化硅层厚度只有几十埃。)
3，多晶硅与氮化硅同步刻蚀
利用多晶硅光刻版，对多晶硅与氮化硅进行同步刻蚀，完成后的硅片剖面图如图5所示。
4，去除多晶硅层上的多余氮化硅
4.1利用N+光照版去除N MOS管多晶栅上的多余氮化硅
为了达到利用N+光照版将N MOS管多晶栅上的多余氮化硅去除干净的目的，在设计NMOS管版图时，应将N+区完全覆盖多晶栅，如图6所示。
去除N MOS管多晶栅上的多余氮化硅后的剖面图如图7所示。
4.2利用P+光照版去除PMOS管多晶栅上的多余氮化硅
为了达到利用P+光照版将PMOS管多晶栅上的多余氮化硅去除干净的目的，在设计PMOS管版图时，应将P+区覆盖多晶栅，如图8所示。
去除P MOS管多晶栅上的多余氮化硅后的剖面图如图9所示。
此时MIP反熔丝的介质层已经形成，以下工艺回到标准CMOS工艺流程，进行N+、P+注入等工艺，并制作出MIP反熔丝的金属上电极。
5，接触钨塞形成
利用标准CMOS工艺形成接触钨塞。此步骤完成后的剖面如图10所示：
6，金属积淀并刻蚀
利用标准CMOS工艺积淀金属并刻蚀后，如图11所示：
至此，MIP反熔丝的三层结构全部制作完毕。

Claims (1)

1.反熔丝器件的制备方法，其特征在于，包括下述步骤：
A、多晶硅淀积；
B、对场区上的poly进行N+注入，形成反熔丝下极板；
C、在poly上淀积氮化硅层，作为反熔丝介质；
D、对多晶硅和氮化硅进行同步刻蚀；
E、去除多晶硅上的多余氮化硅；
F、形成接触钨塞；
G、淀积金属层并刻蚀。
CN201810078552.2A 2017-01-26 2018-01-26 反熔丝器件的制备方法 Pending CN108447848A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710057937 2017-01-26
CN2017100579376 2017-01-26

Publications (1)

Publication Number Publication Date
CN108447848A true CN108447848A (zh) 2018-08-24

Family

ID=63191061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810078552.2A Pending CN108447848A (zh) 2017-01-26 2018-01-26 反熔丝器件的制备方法

Country Status (1)

Country Link
CN (1) CN108447848A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641985A (en) * 1994-09-29 1997-06-24 Kawasaki Steel Corporation Antifuse element and semiconductor device having antifuse elements
CN101162720A (zh) * 2007-11-09 2008-04-16 北京芯技佳易微电子科技有限公司 一种可编程非易失性存储单元结构及其设计方法
CN101523611A (zh) * 2006-10-04 2009-09-02 株式会社半导体能源研究所 半导体器件及其制造方法
CN106169461A (zh) * 2016-09-22 2016-11-30 中国电子科技集团公司第五十八研究所 抗辐射pip型ono反熔丝结构及cmos工艺集成法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641985A (en) * 1994-09-29 1997-06-24 Kawasaki Steel Corporation Antifuse element and semiconductor device having antifuse elements
CN101523611A (zh) * 2006-10-04 2009-09-02 株式会社半导体能源研究所 半导体器件及其制造方法
CN101162720A (zh) * 2007-11-09 2008-04-16 北京芯技佳易微电子科技有限公司 一种可编程非易失性存储单元结构及其设计方法
CN106169461A (zh) * 2016-09-22 2016-11-30 中国电子科技集团公司第五十八研究所 抗辐射pip型ono反熔丝结构及cmos工艺集成法

Similar Documents

Publication Publication Date Title
US8314452B2 (en) MIM capacitors in semiconductor components
US5404029A (en) Electrically programmable antifuse element
CN103383933B (zh) 半导体器件及其制造方法
US7037772B2 (en) Method of manufacturing an integrated circuit including capacitor with high permittivity capacitor dielectric
US8089105B2 (en) Fuse link structures using film stress for programming and methods of manufacture
US8980734B2 (en) Gate security feature
TWI515889B (zh) 去耦電容元件、系統單晶片元件、與製程相容的去耦電容之形成方法
US5394294A (en) Self protective decoupling capacitor structure
US10615112B2 (en) MIM capacitor for improved process defect tolerance
US8022503B2 (en) Anti-fusse structure and method of fabricating the same
GB2504032A (en) Modularized three-dimensional capacitor array
US11605639B2 (en) One-time-programmable memory device including an antifuse structure and methods of forming the same
US11257750B2 (en) E-fuse co-processed with MIM capacitor
US20060087002A1 (en) Semiconductor device
CN108447848A (zh) 反熔丝器件的制备方法
US20110210397A1 (en) One-time programmable semiconductor device
CN102903701A (zh) 半导体器件和用于制造半导体的方法
JP2001320026A (ja) 半導体装置およびその製造方法
US20210328005A1 (en) Metal-insulator-metal capacitive structure and methods of fabricating thereof
US8390326B2 (en) Method for fabrication of a semiconductor element and structure thereof
US11276748B2 (en) Switchable metal insulator metal capacitor
US7859025B2 (en) Metal ion transistor
US20060157820A1 (en) Production of an integrated capacitor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180824