CN108445950A - 一种多输出ldo电路以及基于ldo的多电压输出方法 - Google Patents
一种多输出ldo电路以及基于ldo的多电压输出方法 Download PDFInfo
- Publication number
- CN108445950A CN108445950A CN201810357748.5A CN201810357748A CN108445950A CN 108445950 A CN108445950 A CN 108445950A CN 201810357748 A CN201810357748 A CN 201810357748A CN 108445950 A CN108445950 A CN 108445950A
- Authority
- CN
- China
- Prior art keywords
- switch
- group
- output
- power tube
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
本发明公开一种多输出LDO电路以及基于LDO的多电压输出方法,包括:误差放大器的一个输入端连接参考电压,误差放大器的另一个输入端连接N个第二开关的一端,误差放大器的输出端连接N个第一开关的一端;N个第一开关的另一端分别与N个功率管的栅极相连接,N个第二开关的另一端分别与N个功率管的输出电压稳定端相连接,N个功率管的N个输出电压稳定端作为LDO电路的N个输出端;N个供电电压分别与N个功率管的非输出电压稳定端相连;时钟控制电路用于控制第一组切换开关和第二组切换开关的开关时序,使得N个功率管可以在不同时段连入控制环路,以时分复用误差放大器输出的N个电压。本发明以更小的面积实现单片LDO的多输出。
Description
技术领域
本发明涉及低压差线性稳压器(low dropout regulator,LDO)技术领域,更具体地,涉及一种多输出LDO电路以及基于LDO的多电压输出方法。
背景技术
随着摩尔定律发展,芯片的集成度越来越高,片上***集成的功能模块越来越多,不同功能模块需要的供电电压可能相同也可能不同,对应的,要求电源管理***能提供多输出,甚至是多个不同电压输出。
LDO与DC-DC是电源管理***中常用的重要模块。LDO相对于DC-DC而言,具有更小的面积与更高的线性度,更加适用于追求面积小型化的应用场景,如片上***、多通道微环波长锁定的热调驱动、一些小型便携式终端设备等。但是,传统的LDO使用一个误差放大器调节单个功率管输出,只能提供单路输出,电源管理***需要提供更多的供电输出则需要使用多个LDO,消耗更多的面积与成本。
如何以更小的面积与更小的成本实现电源管理***的多输出,是目前需要研究的一个问题。
发明内容
针对现有技术的缺陷,本发明的目的在于解决传统LDO使用一个误差放大器调节单个功率管输出,只能提供单路输出,电源管理***需要提供更多的供电输出则需要使用多个LDO,消耗更多的面积与成本的技术问题。
为实现上述目的,第一方面,本发明提供一种多输出LDO电路,包括:一个误差放大器、N个功率管、N个供电电压、第一组切换开关、第二组切换开关以及时钟控制电路,N为大于0的整数;
所述第一组切换开关包括N个第一开关,第二组切换开关包括N个第二开关;所述误差放大器的一个输入端连接参考电压,所述误差放大器的另一个输入端连接所述N个第二开关的一端,所述误差放大器的输出端连接所述N个第一开关的一端;所述N个第一开关的另一端分别与N个功率管的栅极相连接,所述N个第二开关的另一端分别与N个功率管的输出电压稳定端相连接,所述N个功率管的N个输出电压稳定端作为LDO电路的N个输出端;所述N个供电电压分别与所述N个功率管的非输出电压稳定端相连,其中非输出电压稳定端指功率管除栅极、输出电压稳定端、衬底之外的一端;所述时钟控制电路用于控制所述第一组切换开关和第二组切换开关的开关时序,使得所述N个功率管可以在不同时段连入控制环路,以时分复用所述误差放大器输出的N个电压。可选地,所述参考电压可对应N个,此时所述多输出LDO电路还包括第三组切换开关;所述第三组切换开关包括N个第三开关,所述N个第三开关的一端分别连接N个参考电压,所述N个第三开关的另一端连接所述误差放大器的一个输入端,通过控制所述N个第三开关中各个开关的导通和闭合,使得所述N个参考电压分别作为所述N个功率管的参考电压。
需要说明的是,控制环路指的是时钟控制电路控制的第一组切换开关、第二组切换开关和第三组切换开关中开通的开关所在的环路。
需要说明的是,输出电压稳定端在功率管为PMOS时指的是漏极,在功率管为NMOS时指的是源极;非输出电压稳定端在功率管为PMOS时指的是源极,在功率管为NMOS时指的是漏极。
需要说明的是,当功率管为PMOS时,参考电压与误差放大器负输入端相连,反馈电压与误差放大器正输入端相连;当功率管为NMOS时,参考电压与误差放大器正输入端相连,反馈电压与误差放大器负输入端相连。
可选地,该多输出LDO电路还包括:第一组电阻和第二组电阻;所述第一组电阻包括N个第一电阻,所述第二组电阻包括N个第二电阻;所述N个第一电阻的一端分别连接所述N个功率管的输出电压稳定端,所述N个第一电阻的另一端分别连接所述N个第二电阻的一端,所述N个第二电阻的另一端接地。
可选地,所述N个功率管被配置为采用时分复用方式进行控制,其中,所述N个第一开关,N个第二开关以及N个第三开关中每个开关以时分复用的方式分时闭合与断开,在同一时刻,所述N个第一开关,N个第二开关以及N个第三开关中均仅有一个开关闭合。
可选地,时钟控制电路的输入信号有周期脉冲信号,可选地还可以有同步时钟信号。
可选地,所述时钟控制电路包括N个控制信号,当第i个控制信号为高电平时,第一组切换开关、第二组切换开关以及第三组切换开关中编号为i的第一开关、编号为i的第二开关以及编号为i的第三开关按照一定时序关系闭合,反之,第i个控制信号为低电平时,第一组切换开关、第二组切换开关以及第三组切换开关中编号为i的第一开关、编号为i的第二开关以及编号为i的第三开关按照一定时序关系断开,其中,1≤i≤N;
当第i个控制信号为高电平时,编号为i的第一开关、编号为i的第二开关以及编号为i的第三开关按照一定时序关系闭合,编号为i的参考电压输入到误差放大器的一个输入端,编号为i的功率管连入控制环路,输出第i个输出电压,且通过编号为i的第二开关将第i的输出电压的信息反馈输入到误差放大器的另一个输入端,通过环路负反馈调节使第i个输出电压保持稳定,此时除编号为i的输出电压回路外其余N-1路依靠信号通路中并联的对地电容以及寄生电容维持原有状态,当第一组切换开关、第二组切换开关以及第三组切换开关切换的周期足够短时,每一路输出电压都可以视为准连续输出,维持输出稳定。
第二方面,本发明提供一种基于LDO的多电压输出方法,包括:
通过N个第一开关使得误差放大器的输出端分别连接N个功率管的栅极,N为大于0的整数;通过N个第二开关使得所述N个功率管的输出电压稳定端分别连接误差放大器的一个输入端;通过控制N个第一开关和N个第二开关闭合与断开的时序,以时分复用所述误差放大器,使得所述N个功率管分别连入控制环路,可输出N个电压。
可选地,该方法还包括:通过N个第三开关使得N个参考电压分别输入到所述误差放大器的另一个输入端,所述N个参考电压分别作为所述N个功率管的参考电压。
可选地,该方法还包括:通过N个控制信号分别控制所述N个第一开关、N个第二开关以及N个第三开关的闭合与断开的时序,当第i个控制信号为高电平时,编号为i的第一开关、编号为i的第二开关以及编号为i的第三开关按照一定时序关系闭合,反之,第i个控制信号为低电平时,编号为i的第一开关、编号为i的第二开关以及编号为i的第三开关按照一定时序关系断开,其中,1≤i≤N;
当第i个控制信号为高电平时,编号为i的第一开关、编号为i的第二开关以及编号为i的第三开关按照一定时序关系闭合,编号为i的参考电压输入到误差放大器的一个输入端,编号为i的功率管连入控制环路,输出第i个输出电压,且通过编号为i的第二开关将第i的输出电压的信息反馈输入到误差放大器的另一个输入端,通过环路负反馈调节使第i个输出电压保持稳定,除编号为i的输出电压回路外其余N-1路依靠信号通路中并联的对地电容以及寄生电容维持原有状态,当第一组切换开关、第二组切换开关以及第三组切换开关切换的周期足够短时,每一路输出电压都可以视为准连续输出,维持输出稳定。
总体而言,通过本发明所构思的以上技术方案与现有技术相比,具有以下有益效果:
本发明提供的多输出LDO电路以及基于LDO的多电压输出方法,通过采用时分复用的控制方式,使用单个误差放大器调节多个功率管输出,以更小的面积实现了单片LDO多输出。特别是当负载所需的最大输出电流并不是特别大时,例如一些片上***、多通道微环波长锁定的热调驱动、一些小型便携式终端设备等,LDO的功率管面积与LDO控制级(含有误差放大器、时钟控制电路等)面积具有可比性时,本发明带来的面积节省更为明显。
附图说明
图1为本发明提供的多输出LDO电路的一个实施例,其中功率管为PMOS;
图2为本发明提供的多输出LDO电路的另一个实施例,其中功率管为PMOS;
图3为本发明提供的多输出LDO电路的另一个实施例,其中功率管为PMOS;
图4为本发明提供的多输出LDO电路的又一个实施例,其中功率管为NMOS;
图5为本发明提供的多输出LDO电路的又一个实施例,其中功率管为NMOS;
图6为本发明提供的多输出LDO电路的又一个实施例,其中功率管为NMOS;
图7为本发明提供的多输出LDO的切换开关控制信号的一种可能时序图;
图8为本发明提供得多输出LDO的切换开关控制信号的另一种可能时序图;
图9为本发明提供的多输出LDO的切换开关控制信号的又一种可能时序图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明的目的在于以更小的面积实现单片LDO的多输出。本发明解决上述技术问题所采取的技术方案包括:
本发明提出一种多输出LDO电路,包括:一个误差放大器、N个功率管、N个供电电压、第一组切换开关、第二组切换开关以及时钟控制电路,N为大于0的整数;
第一组切换开关包括N个第一开关,第二组切换开关包括N个第二开关;所述误差放大器的一个输入端连接参考电压,所述误差放大器的另一个输入端连接所述N个第二开关的一端,所述误差放大器的输出端连接所述N个第一开关的一端;所述N个第一开关的另一端分别与N个功率管的栅极相连接,所述N个第二开关的另一端分别与N个功率管的输出电压稳定端相连接,所述N个功率管的N个输出电压稳定端作为LDO电路的N个输出端;所述N个供电电压分别与所述N个功率管的非输出电压稳定端相连,其中非输出电压稳定端指功率管除栅极、输出电压稳定端、衬底之外的一端;所述时钟控制电路用于控制所述第一组切换开关和第二组切换开关的开关时序,使得所述N个功率管可以在不同时段连入控制环路,以时分复用所述误差放大器输出的N个电压。
可选地,所述参考电压可对应N个,此时所述多输出LDO电路还包括第三组切换开关;所述第三组切换开关包括N个第三开关,所述N个第三开关的一端分别连接N个参考电压,所述N个第三开关的另一端连接所述误差放大器的一个输入端,通过控制所述N个第三开关中各个开关的导通和闭合,使得所述N个参考电压分别作为所述N个功率管的参考电压。
需要说明的是,控制环路指的是时钟控制电路控制的第一组切换开关、第二组切换开关和第三组切换开关中开通的开关所在的环路。
需要说明的是,输出电压稳定端在功率管为PMOS时指的是漏极,在功率管为NMOS时指的是源极;非输出电压稳定端在功率管为PMOS时指的是源极,在功率管为NMOS时指的是漏极。
需要说明的是,当功率管为PMOS时,参考电压与误差放大器负输入端相连,反馈电压与误差放大器正输入端相连;当功率管为NMOS时,参考电压与误差放大器正输入端相连,反馈电压与误差放大器负输入端相连。
可选地,该多输出LDO电路还包括:第一组电阻和第二组电阻;所述第一组电阻包括N个第一电阻,所述第二组电阻包括N个第二电阻;所述N个第一电阻的一端分别连接所述N个功率管的输出电压稳定端,所述N个第一电阻的另一端分别连接所述N个第二电阻的一端,所述N个第二电阻的另一端接地。
可选地,所述N个功率管被配置为采用时分复用方式进行控制,其中,所述N个第一开关,N个第二开关以及N个第三开关中每个开关以时分复用的方式分时闭合与断开,在同一时刻,所述N个第一开关,N个第二开关以及N个第三开关中均仅有一个开关闭合。
可选地,时钟控制电路的输入信号有周期脉冲信号,可选地还可以有同步时钟信号。
可选地,所述时钟控制电路包括N个控制信号,当第i个控制信号为高电平时,第一组切换开关、第二组切换开关以及第三组切换开关中编号为i的第一开关、编号为i的第二开关以及编号为i的第三开关按照一定时序关系闭合,反之,第i个控制信号为低电平时,第一组切换开关、第二组切换开关以及第三组切换开关中编号为i的第一开关、编号为i的第二开关以及编号为i的第三开关按照一定时序关系断开,其中,1≤i≤N;
当第i个控制信号为高电平时,编号为i的第一开关、编号为i的第二开关以及编号为i的第三开关按照一定时序关系闭合,编号为i的参考电压输入到误差放大器的一个输入端,编号为i的功率管连入控制环路,输出第i个输出电压,且通过编号为i的第二开关将第i的输出电压的信息反馈输入到误差放大器的另一个输入端,通过环路负反馈使调节第i个输出电压保持稳定,此时除编号为i的输出电压回路外其余N-1路依靠信号通路中并联的对地电容以及寄生电容维持原有状态,当第一组切换开关、第二组切换开关以及第三组切换开关切换的周期足够短时,每一路输出电压都可以视为准连续输出,维持输出稳定。
可选地,在多输出LDO电路中,所述第一开关、第二开关以及第三开关可以为传输门,也可以为传输管或其它具有可控开关特性的电子元件。
可选地,在多输出LDO电路中,所述多个功率管被配置为采用时分复用方式进行控制,即所述切换开关以时分复用的方式分时闭合与断开。
同时,本发明提出一种操作LDO的单个误差放大器以时分复用的方式调节多个功率管,实现多电压输出的方法。
具体地,使LDO的误差放大器在不同时段分别给功率管之一栅极施加第一电压,给功率管之二栅极施加第二电压,……,给功率管之N栅极施加第N电压。
具体地,当LDO的误差放大器调节功率管之一输出电压时,三组切换开关中与该功率管编号对应的切换开关按照一定时序关系闭合,该功率管与对应编号的参考电压连入控制环路,从而对输出电压进行调节。
具体地,当LDO的误差放大器不调节功率管之一输出电压时,三组切换开关中与该功率管编号对应的切换开关按照一定时序关系断开,该功率管与对应编号的参考电压不连入控制环路,而是依靠信号通路中并联的对地电容以及寄生电容维持原有状态。
可以理解的是,不同组切换开关中编号对应的切换开关的控制信号对应,同一组切换开关中的不同切换开关控制信号不对应。同一组切换开关中每个时段仅有一个切换开关闭合,同组其余切换开关断开。
在一些具体的示例中,图1-图6给出了本发明其中六个实施例示意图。图1-图3所示的示例中功率管为PMOS,图4-图6所示的示例中功率管为NMOS。需要说明的是,当功率管为PMOS时,功率管的源极连接供电电压,当功率管为NMOS时,功率管的漏极连接供电电压;多个功率管的供电电压可以相同,也可以不同。
图1包括一个误差放大器105、多个功率管104、多个负载107、第一组切换开关101、第二组切换开关102、时钟控制电路106、多个供电电压Vdd_1、Vdd_2…Vdd_N。
它的连接关系与如前所述,此处不再重复。其中,S1_i、S2_i、S3_i(1≤i≤N)分别表示控制第i个第一开关、第i个第二开关以及第i个第三开关的控制信号,Vp_i表示第i个功率管的栅极电压,Vfb_i表示第i个功率管反馈给误差放大器的反馈电压,out_i表示第i个功率管的输出电压,Vdd_i表示第i个功率管的供电电压。图1所示的实施例中功率管104_1、104_2…104_N输出电压稳定端输出电压相同,等于参考电压Vref。
图2在图1的基础上增加了第三组切换开关103,第三组切换开关103的两端分别连接误差放大器105另一输入端以及多个参考电压Vref_1、Vref_2…Vref_N。图2所示的实施例中各个功率管104_1、104_2…104_N输出电压稳定端输出电压不同,功率管104_i(1≤i≤N)输出电压out_i等于对应的参考电压Vref_i。
图3所示的实施例在图2的基础上增加了第一组电阻111与第二组电阻112,电阻111_i表示第i个第一电阻,电阻112_i表示第i个第二电阻,此时第i路输出(1≤i≤N)的反馈电压Vfb_i与输出电压out_i不相等,而存在线性关系,输出电压out_i与对应的参考电压Vref_i存在线性关系。
图4-图6分别在图1-图3的基础上进行修改,将其中的功率管由PMOS改为NMOS,并将误差放大器正负输入端信号对换,输出电压与参考电压关系分别与图1-图3对应。
在本发明的实施例中,误差放大器105用于调节功率管104输出,误差放大器可以采用现有的两级CMOS运算放大器结构,***的补偿电容未在图中画出;第一、二组切换开关101、102用于选择哪一个功率管104_i(1≤i≤N)以及对应的负载107_i(1≤i≤N)连入控制环路,第三组切换开关103用于选择哪一个参考电压Vref_i(1≤i≤N)连入控制环路,切换开关可以采用传输门或者其它具有可控开关特性的器件。
在本发明的某些实施例中,第一、二、三组切换开关101、102、103中编号对应的切换开关控制信号对应,同一组切换开关中编号不同的切换开关控制信号不对应。切换开关控制信号极性与切换开关通断关系可以采用如下定义:当控制信号Sj_i(1≤j≤3,1≤i≤N)为高电平时,第j组(1≤j≤3)切换开关中编号为i(1≤i≤N)的切换开关闭合;当控制信号Sj_i(1≤j≤3,1≤i≤N)为低电平时,第j组(1≤j≤3)切换开关中编号为i(1≤i≤N)的切换开关断开。可选地,切换开关控制信号极性与切换开关通断也可以定义为其他关系。
当编号为i(1≤i≤N)的切换开关闭合时,功率管104_i、参考电压Vref_i、反馈电压Vfb_i与误差放大器105相连接,依靠环路负反馈调节第i路(1≤i≤N)输出电压保持稳定。此时其余N-1路依靠信号通路中并联的对地电容以及寄生电容维持原有状态。当切换开关切换的周期足够短时,每一路输出都可以视为准连续***,维持输出稳定。
在本发明的某些实施例中,时钟控制电路106的输入信号为同步时钟CLK、周期脉冲信号CLK1,输出信号为切换开关101的控制信号S1_1、S1_2…S1_N,切换开关102的控制信号S2_1、S2_2…S2_N,切换开关103的控制信号S3_1、S3_2…S3_N。
图7给出了在本发明的某些实施例中CLK、CLK1,S1_1、S1_2…S1_N,S2_1、S2_2…S2_N,S3_1、S3_2…S3_N一种可能的时序图。输出信号S1_i、S2_i、S3_i(1≤i≤N)相同。在图7中,CLK为时钟控制电路106内部逻辑电路的同步时钟;CLK1为周期为N个CLK周期,高电平为1个CLK周期的周期脉冲信号。输出信号Sj_1、Sj_2…Sj_N(1≤j≤3)也是周期为N个CLK周期,高电平为1个CLK周期的周期脉冲信号,但是根据编号_i(1≤i≤N)不同分别在同步时钟CLK的不同时钟周期为高电平。Sj_1、Sj_2…Sj_N(1≤j≤3)可以通过对CLK1进行周期移位得到,也可以通过其它方式产生。
图8给出了在本发明的某些实施例中CLK、CLK1,S1_1、S1_2…S1_N,S2_1、S2_2…S2_N,S3_1、S3_2…S3_N另一种可能的时序图。输出信号S1_i、S2_i、S3_i(1≤i≤N)相同。在图8中,CLK为时钟控制电路106内部逻辑电路的同步时钟;CLK1为周期为t个CLK周期,高电平为1个CLK周期的周期脉冲信号。输出信号Sj_1、Sj_2…Sj_N(1≤j≤3)是周期为t个CLK周期,高电平分别为t1、t2…tN个CLK周期的周期脉冲信号,且根据编号_i(1≤i≤N)不同在同步时钟CLK的不同时钟周期为高电平,其中t1+t2+…+tN=t。Sj_1、Sj_2…Sj_N(1≤j≤3)可以通过对CLK1进行周期移位得到,也可以通过其它方式产生。
在本发明的另一些某些实施例中,时钟控制电路106的输入信号仅有周期脉冲信号CLK1,输出信号为切换开关101的控制信号S1_1、S1_2…S1_N,切换开关102的控制信号S2_1、S2_2…S2_N,切换开关103的控制信号S3_1、S3_2…S3_N。CLK1,S1_1、S1_2…S1_N,S2_1、S2_2…S2_N,S3_1、S3_2…S3_N一种可能的时序图如图9所示。输出信号S1_i、S2_i、S3_i(1≤i≤N)相同。Sj_1、Sj_2…Sj_N(1≤j≤3)是周期与CLK1相同的周期信号,高电平时间分别为t1、t2…tN,其中t1、t2…tN可能相等也可能不相等,且t1+t2+…+tN=CLK1周期。在任一时段,Sj_1、Sj_2…Sj_N(1≤j≤3)仅有某一个i编号(1≤i≤N)的信号S1_i、S2_i、S3_i输出为高电平。Sj_1、Sj_2…Sj_N(1≤j≤3)可以通过对CLK1进行延时得到,也可以通过其它方式产生。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种多输出LDO电路,其特征在于,包括:一个误差放大器、N个功率管、N个供电电压、第一组切换开关、第二组切换开关以及时钟控制电路,N为大于0的整数;
所述第一组切换开关包括N个第一开关,第二组切换开关包括N个第二开关;
所述误差放大器的一个输入端连接参考电压,所述误差放大器的另一个输入端连接所述N个第二开关的一端,所述误差放大器的输出端连接所述N个第一开关的一端;
所述N个第一开关的另一端分别与N个功率管的栅极相连接,所述N个第二开关的另一端分别与N个功率管的输出电压稳定端相连接,所述N个功率管的N个输出电压稳定端作为LDO电路的N个输出端;
所述N个供电电压分别与所述N个功率管的非输出电压稳定端相连,其中非输出电压稳定端指功率管除栅极、输出电压稳定端、衬底之外的一端;
所述时钟控制电路用于控制所述第一组切换开关和第二组切换开关的开关时序,使得所述N个功率管可以在不同时段连入控制环路,以时分复用所述误差放大器输出的N个电压。
2.根据权利要求1所述的多输出LDO电路,其特征在于,所述参考电压可对应N个,此时所述多输出LDO电路还包括第三组切换开关;
所述第三组切换开关包括N个第三开关,所述N个第三开关的一端分别连接N个参考电压,所述N个第三开关的另一端连接所述误差放大器的一个输入端,通过控制所述N个第三开关中各个开关的导通和闭合,使得所述N个参考电压分别作为所述N个功率管的参考电压。
3.根据权利要求1或2所述的多输出LDO电路,其特征在于,还包括:第一组电阻和第二组电阻;
所述第一组电阻包括N个第一电阻,所述第二组电阻包括N个第二电阻;
所述N个第一电阻的一端分别连接所述N个功率管的输出电压稳定端,所述N个第一电阻的另一端分别连接所述N个第二电阻的一端,所述N个第二电阻的另一端接地。
4.根据权利要求1至3任一项所述的多输出LDO电路,其特征在于,所述N个功率管被配置为采用时分复用方式进行控制,其中,所述N个第一开关,N个第二开关以及N个第三开关中每个开关以时分复用的方式分时闭合与断开,在同一时刻,所述N个第一开关,N个第二开关以及N个第三开关中均仅有一个开关闭合。
5.根据权利要求1至3任一项所述的多输出LDO电路,其特征在于,所述时钟控制电路的输入信号包括周期脉冲信号,还可以包括同步时钟信号。
6.根据权利要求1至5任一项所述的多输出LDO电路,其特征在于,所述时钟控制电路输出信号包括N个控制信号,当第i个控制信号为高电平时,第一组切换开关、第二组切换开关以及第三组切换开关中编号为i的第一开关、编号为i的第二开关以及编号为i的第三开关按照一定时序关系闭合,反之,第i个控制信号为低电平时,第一组切换开关、第二组切换开关以及第三组切换开关中编号为i的第一开关、编号为i的第二开关以及编号为i的第三开关按照一定时序关系断开,其中,1≤i≤N;
当第i个控制信号为高电平时,编号为i的第一开关、编号为i的第二开关以及编号为i的第三开关按照一定时序关系闭合,编号为i的参考电压输入到误差放大器的一个输入端,编号为i的功率管连入控制环路,输出第i个输出电压,且通过编号为i的第二开关将第i个输出电压的信息反馈输入到误差放大器的另一个输入端,通过环路负反馈调节使第i个输出电压保持稳定,此时除编号为i的输出电压回路外其余N-1路依靠信号通路中并联的对地电容以及寄生电容维持原有状态,当第一组切换开关、第二组切换开关以及第三组切换开关切换的周期足够短时,每一路输出电压都可以视为准连续输出,维持输出稳定。
7.一种基于LDO的多电压输出方法,其特征在于,包括:
通过N个第一开关使得误差放大器的输出端分别连接N个功率管的栅极,N为大于0的整数;
通过N个第二开关使得所述N个功率管的输出电压稳定端分别连接误差放大器的一个输入端;
通过控制N个第一开关和N个第二开关闭合与断开的时序,以时分复用所述误差放大器,使得所述N个功率管分别连入控制环路,可输出N个电压。
8.根据权利要求7所述的基于LDO的多电压输出方法,其特征在于,还包括:
通过N个第三开关使得N个参考电压分别输入到所述误差放大器的另一个输入端,所述N个参考电压分别作为所述N个功率管的参考电压。
9.根据权利要求7或8所述的基于LDO的多电压输出方法,其特征在于,还包括:
通过N个控制信号分别控制所述N个第一开关、N个第二开关以及N个第三开关的闭合与断开的时序,当第i个控制信号为高电平时,编号为i的第一开关、编号为i的第二开关以及编号为i的第三开关按照一定时序关系闭合,反之,第i个控制信号为低电平时,编号为i的第一开关、编号为i的第二开关以及编号为i的第三开关按照一定时序关系断开,其中,1≤i≤N;
当第i个控制信号为高电平时,编号为i的第一开关、编号为i的第二开关以及编号为i的第三开关按照一定时序关系闭合,编号为i的参考电压输入到误差放大器的一个输入端,编号为i的功率管连入控制环路,输出第i个输出电压,且通过编号为i的第二开关将第i的输出电压的信息反馈输入到误差放大器的另一个输入端,通过环路负反馈调节使第i个输出电压保持稳定,此时除编号为i的输出电压回路外其余N-1路依靠信号通路中并联的对地电容以及寄生电容维持原有状态,当第一组切换开关、第二组切换开关以及第三组切换开关切换的周期足够短时,每一路输出电压都可以视为准连续输出,维持输出稳定。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810357748.5A CN108445950B (zh) | 2018-04-20 | 2018-04-20 | 一种多输出ldo电路以及基于ldo的多电压输出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810357748.5A CN108445950B (zh) | 2018-04-20 | 2018-04-20 | 一种多输出ldo电路以及基于ldo的多电压输出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108445950A true CN108445950A (zh) | 2018-08-24 |
CN108445950B CN108445950B (zh) | 2020-08-14 |
Family
ID=63200450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810357748.5A Active CN108445950B (zh) | 2018-04-20 | 2018-04-20 | 一种多输出ldo电路以及基于ldo的多电压输出方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108445950B (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110071633A (zh) * | 2019-04-12 | 2019-07-30 | 华中科技大学 | 一种基于数字线性稳压器的多通道电压输出电路及方法 |
US10444780B1 (en) | 2018-09-20 | 2019-10-15 | Qualcomm Incorporated | Regulation/bypass automation for LDO with multiple supply voltages |
US10545523B1 (en) | 2018-10-25 | 2020-01-28 | Qualcomm Incorporated | Adaptive gate-biased field effect transistor for low-dropout regulator |
US10591938B1 (en) | 2018-10-16 | 2020-03-17 | Qualcomm Incorporated | PMOS-output LDO with full spectrum PSR |
CN111555613A (zh) * | 2020-04-30 | 2020-08-18 | 东南大学 | 一种快速调节的数字ldo电路 |
CN111969839A (zh) * | 2020-08-03 | 2020-11-20 | 华中科技大学 | 基于编码寻址的多通道线性可调电源及控制方法 |
CN112416040A (zh) * | 2019-08-21 | 2021-02-26 | 北京比特大陆科技有限公司 | 并联电源电压调整方法、装置、设备、***及存储介质 |
US11372436B2 (en) | 2019-10-14 | 2022-06-28 | Qualcomm Incorporated | Simultaneous low quiescent current and high performance LDO using single input stage and multiple output stages |
CN115469703A (zh) * | 2022-10-27 | 2022-12-13 | 北京智芯微电子科技有限公司 | 线性稳压电路、工作方法及电子设备 |
CN115494902A (zh) * | 2021-06-18 | 2022-12-20 | 宸芯科技有限公司 | 一种电源芯片、电源芯片的重构方法及存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101114162A (zh) * | 2006-07-25 | 2008-01-30 | 沃福森微电子股份有限公司 | 功率定序电路 |
CN101419477A (zh) * | 2007-10-22 | 2009-04-29 | 三星电子株式会社 | 提供多输出电压的可控低压差线性稳压电路 |
CN103123510A (zh) * | 2013-01-05 | 2013-05-29 | 赖德龙 | 可调恒流源电路 |
CN104571253A (zh) * | 2013-10-16 | 2015-04-29 | 财团法人工业技术研究院 | 稳压器及其控制方法 |
CN107707118A (zh) * | 2016-08-09 | 2018-02-16 | 三星电子株式会社 | 包括电源管理集成电路的电子装置 |
CN107924206A (zh) * | 2015-08-21 | 2018-04-17 | 高通股份有限公司 | 针对多个电压域的单个ldo |
-
2018
- 2018-04-20 CN CN201810357748.5A patent/CN108445950B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101114162A (zh) * | 2006-07-25 | 2008-01-30 | 沃福森微电子股份有限公司 | 功率定序电路 |
CN101419477A (zh) * | 2007-10-22 | 2009-04-29 | 三星电子株式会社 | 提供多输出电压的可控低压差线性稳压电路 |
CN103123510A (zh) * | 2013-01-05 | 2013-05-29 | 赖德龙 | 可调恒流源电路 |
CN104571253A (zh) * | 2013-10-16 | 2015-04-29 | 财团法人工业技术研究院 | 稳压器及其控制方法 |
CN107924206A (zh) * | 2015-08-21 | 2018-04-17 | 高通股份有限公司 | 针对多个电压域的单个ldo |
CN107707118A (zh) * | 2016-08-09 | 2018-02-16 | 三星电子株式会社 | 包括电源管理集成电路的电子装置 |
Non-Patent Citations (1)
Title |
---|
VAN-LONG TRAN等: "Novel Time Division Multiple Control Method for Multiple Output Battery Charger", 《IEEE TRANSACTIONS ON POWER ELECTRONICS》 * |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10444780B1 (en) | 2018-09-20 | 2019-10-15 | Qualcomm Incorporated | Regulation/bypass automation for LDO with multiple supply voltages |
US10591938B1 (en) | 2018-10-16 | 2020-03-17 | Qualcomm Incorporated | PMOS-output LDO with full spectrum PSR |
US11480986B2 (en) | 2018-10-16 | 2022-10-25 | Qualcomm Incorporated | PMOS-output LDO with full spectrum PSR |
US11003202B2 (en) | 2018-10-16 | 2021-05-11 | Qualcomm Incorporated | PMOS-output LDO with full spectrum PSR |
US10545523B1 (en) | 2018-10-25 | 2020-01-28 | Qualcomm Incorporated | Adaptive gate-biased field effect transistor for low-dropout regulator |
CN110071633A (zh) * | 2019-04-12 | 2019-07-30 | 华中科技大学 | 一种基于数字线性稳压器的多通道电压输出电路及方法 |
CN112416040A (zh) * | 2019-08-21 | 2021-02-26 | 北京比特大陆科技有限公司 | 并联电源电压调整方法、装置、设备、***及存储介质 |
US11372436B2 (en) | 2019-10-14 | 2022-06-28 | Qualcomm Incorporated | Simultaneous low quiescent current and high performance LDO using single input stage and multiple output stages |
CN111555613B (zh) * | 2020-04-30 | 2021-05-11 | 东南大学 | 一种快速调节的数字ldo电路 |
CN111555613A (zh) * | 2020-04-30 | 2020-08-18 | 东南大学 | 一种快速调节的数字ldo电路 |
CN111969839A (zh) * | 2020-08-03 | 2020-11-20 | 华中科技大学 | 基于编码寻址的多通道线性可调电源及控制方法 |
CN115494902A (zh) * | 2021-06-18 | 2022-12-20 | 宸芯科技有限公司 | 一种电源芯片、电源芯片的重构方法及存储介质 |
CN115469703A (zh) * | 2022-10-27 | 2022-12-13 | 北京智芯微电子科技有限公司 | 线性稳压电路、工作方法及电子设备 |
CN115469703B (zh) * | 2022-10-27 | 2024-05-03 | 北京智芯微电子科技有限公司 | 线性稳压电路、工作方法及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN108445950B (zh) | 2020-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108445950A (zh) | 一种多输出ldo电路以及基于ldo的多电压输出方法 | |
EP2579456B1 (en) | Control method for fast tracking power source, fast tracking power source and system | |
CN106787725B (zh) | 多相并联电源***、单片开关集成电路及均流方法 | |
CN101728822B (zh) | 带有动态生成追踪参考电压的限流负载开关 | |
US9602057B1 (en) | Apparatus for and method of a supply modulator for a power amplifier | |
CN109792232A (zh) | 用于快速射频放大器偏置恢复的待机电压条件 | |
CN105247789B (zh) | 用于电压调节器的脉冲宽度模块化 | |
EP1671197A2 (en) | Hybrid switched mode/linear power amplifier power supply for use in polar transmitter | |
CN101330252A (zh) | 具有温度补偿电路的直流至直流转换器 | |
CN102981482A (zh) | 一种供电电路及方法 | |
EP3134793A1 (en) | Charge-recycling circuits | |
CN108241396A (zh) | 一种提高瞬态响应速度的低压差线性稳压器 | |
US7541844B2 (en) | Current weighted voltage interpolation buffer | |
CN109144157A (zh) | 具有反馈路径的电压调节器 | |
US10211728B2 (en) | Current-sharing circuit for DC-DC converters | |
US20230353057A1 (en) | Charger | |
CN110311562A (zh) | 一种直流-直流变换器 | |
Wang et al. | A highly integrated tri-path hybrid buck converter with reduced inductor current and self-balanced flying capacitor voltage | |
US11709515B1 (en) | Voltage regulator with n-type power switch | |
Xu et al. | A 2.7 W AC-coupled hybrid supply modulator achieving 200 MHz envelope-tracking bandwidth for 5G new radio power amplifier | |
US11488507B2 (en) | Power management device and display device | |
WO2021136267A1 (zh) | 选择电路及其控制方法以及多路复用电路 | |
Hua et al. | A 1.2-A dual-output SC DC–DC regulator with continuous gate-drive modulation achieving≤ 0.01-mV/mA cross regulation | |
US9380537B2 (en) | Method and apparatus for multiple-output partial envelope tracking in handheld wireless computing devices | |
US6975100B2 (en) | Circuit arrangement for regulating the duty cycle of electrical signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |