CN108432104B - 一种自举驱动电路及其驱动方法 - Google Patents

一种自举驱动电路及其驱动方法 Download PDF

Info

Publication number
CN108432104B
CN108432104B CN201580085227.3A CN201580085227A CN108432104B CN 108432104 B CN108432104 B CN 108432104B CN 201580085227 A CN201580085227 A CN 201580085227A CN 108432104 B CN108432104 B CN 108432104B
Authority
CN
China
Prior art keywords
switch
unit
pull
charge
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580085227.3A
Other languages
English (en)
Other versions
CN108432104A (zh
Inventor
唐样洋
张臣雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN108432104A publication Critical patent/CN108432104A/zh
Application granted granted Critical
Publication of CN108432104B publication Critical patent/CN108432104B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Logic Circuits (AREA)

Abstract

一种自举驱动电路及其驱动方法，用于提供一种使用低耐压元器件的自举驱动电路。自举驱动电路包括：充放电单元，堆叠电路单元以及上拉开关单元；当上拉开关单元不导通时，以使得电源电压VDD到充放电单元的充电电路导通，电源电压VDD对充放电单元进行充电；当上拉开关单元导通时，充放电单元对堆叠电路单元放电，堆叠电路单元向上拉开关单元发送第二驱动信号，第二驱动信号的电压值为电源电压VDD的电压值的至少两倍。

Description

一种自举驱动电路及其驱动方法
技术领域
本申请涉及电路领域，尤其涉及一种自举驱动电路及其驱动方法。
背景技术
开关电感电源为使用最为广泛的片外或片内电源。然而，正极金属氧化半导体(PMOS，positive channel Metal Oxide Semiconductor)管作为其上拉开关，负极金属氧化半导体(NMOS，Negative channel Metal Oxide Semiconductor)管作为其下拉开关的电路设计逐渐被淘汰。取而代之的则是上拉开关和下拉开关都采用NMOS管设计，从而提高开关电源的转化效率，且降低开关电源的面积。然而上拉NMOS管的驱动电路设计则成为难题。
在现有技术中，存在一种高耐压晶体管组成的上拉驱动电路，驱动上拉NMOS管的现行驱动电路基本采用自举驱动电路。然而，这类自举驱动电路都要求其自身的驱动电路的晶体管具备高耐压的特性。相比通用的晶体管库，高耐压的晶体管的需求使得驱动电路的实现难度及成本上升。
如图1所示，现有技术中通用的解决办法则是采用上拉自举驱动电路来驱动上拉开关管MH。具体的，自举驱动电路主要采用额外的电容Cboot来实现MH的栅极电压能够达到比VDD还要高的电压。这样的话，Vx端的电压，也即是MH的源极的电压，则能达到VDD的电压值。由于NMOS的导通特性，MH管的源极电压要达到VDD，要求MH管的栅极要比MH管的源极的电压更高，在这种开关电源的应用情况下，通常需要MH管的栅极电压达到2*VDD。
因此，现有技术中自举驱动电路的缺陷为：驱动电路中需采用高耐压MOS，从而使得电路实现的成本提高。
发明内容
本申请提供了一种自举驱动电路及其驱动方法，用于提供一种使用低耐压元器件的自举驱动电路。
本申请第一方面提供一种自举驱动电路，包括：
充放电单元，堆叠电路单元以及上拉开关单元；
当上拉开关单元不导通时，堆叠电路单元向充放电单元发送第一驱动信号，以使得电源电压VDD到充放电单元的充电电路导通，电源电压VDD对充放电单元进行充电；
当上拉开关单元导通时，充放电单元对堆叠电路单元放电，堆叠电路单元向上拉开关单元发送第二驱动信号，第二驱动信号的电压值为电源电压VDD的电压值的至少两倍。
上拉开关单元为自举驱动电路的驱动对象，若要驱动上拉开关单元，则要向上拉开关单元发送至少两倍于电源电压VDD的电压值的驱动信号，自举驱动电路驱动的过程中，当上拉开关单元不导通时，堆叠电路单元向充放电单元发送第一驱动信号，充放电单元根据第一驱动信号通过电源电压VDD进行充电；当上拉开关单元导通时，充放电单元对堆叠电路单元放电，堆叠电路单元向上拉开关单元发送第二驱动信号，第二驱动信号的电压值为电源电压VDD的电压值的至少两倍；由于堆叠电路单元的存在，将第二驱动信号的电压值调节为电源电压VDD的电压值的至少两倍，并且充当电单元放电的电压为电源电压VDD，可以将自举驱动电路的其它电路元件的两端电压控制在电源电压VDD以下，使得在自举驱动电路实现的过程中无需使用高耐压MOS，从而降低电路实现的成本。
结合本申请第一方面，第一方面第一实施方式中，
上拉开关单元包括：上拉开关MH；
充放电单元包括：电容状态控制开关M12和自举电容Cboot；
电容状态控制开关M12和上拉开关MH的漏极端接入电源电压VDD；电容状态控制开关M12和上拉开关MH的源极端分别与自举电容Cboot的两端相连；
堆叠电路单元与自举电容Cboot的两端连接，堆叠电路单元与电容状态控制开关M12的栅极端连接，堆叠电路单元向上拉开关MH的栅极端输出第二驱动信号，堆叠电路单元向电容状态控制开关M12的栅极端输出第一驱动信号，第一驱动信号用电压值为0V的驱动电压VShift表示，第二驱动信号用电压值不小于2*VDD的驱动电压VShift表示。
当上拉开关MH不导通时，堆叠电路单元向电容状态控制开关M12的栅极端输出第一驱动信号，第一驱动信号用电压值为0V的驱动电压VShift表示，第一驱动信号使得电容状态控制开关M12导通，电容状态控制开关M12导通之后通过电源电压VDD对自举电容Cboot进行充电，当上拉开关MH导通时，电容状态控制开关M12不导通，自举电容Cboot对堆叠电路单元进行放电，使得堆叠电路单元向上拉开关MH的栅极端输出第二驱动信号，第二驱动信号用电压值不小于2*VDD的驱动电压VShift表示，通过改变充放电单元中电容状态控制开关M12的导通状态来实现充放电单元的充电及放电，使得本方案的具体实施能落到实处。
结合本申请第一方面第一实施方式，本申请第一方面第二实施方式中，堆叠电路单元向充放电单元发送第一驱动信号，以使得电源电压VDD到充放电单元的充电电路导通，电源电压VDD对充放电单元进行充电，包括：
堆叠电路单元将驱动电压VShift调节至0V，并发送至电容状态控制开关M12的栅极端，使得电容状态控制开关M12导通，电源电压VDD到自举电容Cboot的充电电路导通，电源电压VDD对自举电容Cboot进行充电。
当上拉开关MH不导通时，由于上拉开关MH为NMOS管，堆叠电路单元与上拉开关MH的源极端相连，上拉开关MH的源极端的电压值为0V时，堆叠电路单元将驱动电压VShift调节至0V，发送至电容状态控制开关M12的栅极端，电容状态控制开关M12导通，电源电压VDD到自举电容Cboot的充电电路导通，使得电源电压VDD施加在自举电容Cboot的两端，自举电容Cboot进行充电，对充放电单元实现充电功能的具体说明，使得方案更加具体。
结合本申请第一方面第一实施方式，本申请第一方面第三实施方式中，充放电单元对堆叠电路单元放电，堆叠电路单元向上拉开关单元发送第二驱动信号，包括：
电容状态控制开关M12不导通，自举电容Cboot对堆叠电路单元放电，堆叠电路单元将驱动电压VShift调节至电源电压VDD的至少两倍，发送至上拉开关MH的栅极端。
当上拉开关MH导通时，由于上拉开关MH为NMOS管，堆叠电路单元与上拉开关MH的源极端相连，上拉开关MH的源极端的电压值为VDD时，电容状态控制开关M12不导通，自举电容Cboot对堆叠电路单元放电，堆叠电路单元将驱动电压VShift调节至至少2*VDD，发送至上拉开关MH的栅极端，对充放电单元实现放电功能以及堆叠电路单元形成第二驱动信号进行具体说明，使得方案更加清晰。
结合本申请第一方面第二实施方式或第一方面第三实施方式，本申请第一方面第四实施方式中，
堆叠电路单元包括：第一子模块，第二子模块；
第一子模块向第二子模块输出控制电压VG2，第二子模块向电容状态控制开关M12和上拉开关MH的栅极端输出驱动电压VShift，当上拉开关MH不导通时，控制电压VG2等于0V；当上拉开关MH导通时，控制电压VG2等于电源电压VDD。
当上拉开关MH不导通时，上拉开关MH的源极端电压值变为0V，第一子模块与上拉开关MH的源极端相连，使得第一子模块向第二子模块输出的控制电压VG2变为0V，第二子模块接收第一子模块的控制电压VG2，向电容状态控制开关M12输出电压值为0V的驱动电压VShift，即第一驱动信号；当上拉开关MH导通时，上拉开关MH的源极端电压变为VDD，第一子模块向第二子模块输出的控制电压VG2变为VDD，并且充放电单元对第二子模块放电，使得第二子模块向上拉开关MH输出电压值为至少2*VDD的驱动电压VShift，即第二驱动信号，第一子模块根据上拉开关MH的导通或不导通状态，输出不同的控制电压VG2，第二子模块根据不同的控制电压VG2调节驱动电压VShift的电压值，即输出第一驱动信号或第二驱动信号，通过堆叠电路单元中第一子模块和第二子模块之间的控制电压VG2的改变来实现堆叠电路单元输出第一驱动信号和第二驱动信号，明确了堆叠电路单元得到驱动信号的过程。
结合本申请第一方面第四实施方式，本申请第一方面第五实施方式中，
第一子模块包括：第一开关管M1、第四开关管M4和第五开关管M5；
第二子模块包括：第二开关管M2、第三开关管M3、第六开关管M6、第七开关管M7、第八开关管M8和第九开关管M9；所述第四开关管M4的源极端与第五开关管M5的漏极端相连，第一开关管M1的漏极端与第四开关管M4的漏极端相连；
第二开关管M2的漏极端与第三开关管M3的源级端相连，第六开关管M6的漏极端与第七开关管M7的源极端相连，第八开关管M8的源极端与第九开关管M9的漏极端相连；
第一开关管M1、第二开关管M2、第三开关管M3、第八开关管M8和第九开关管M9为PMOS管，第四开关管M4、第五开关管M5、第六开关管M6和第七开关管M7为NMOS管，上拉开关MH为NMOS管。
本申请第二方面提供一种自举驱动电路的驱动方法，应用于自举驱动电路，自举驱动电路包括充放电单元、堆叠电路单元及上拉开关单元，驱动方法包括：
当上拉开关单元不导通时，堆叠电路单元向充放电单元发送第一驱动信号，以使得电源电压VDD到充放电单元的充电电路导通，电源电压VDD对充放电单元进行充电；
当上拉开关单元导通时，充放电单元对堆叠电路单元放电，堆叠电路单元向上拉开关单元发送第二驱动信号，第二驱动信号的电压值为电源电压VDD的电压值的至少两倍。
上拉开关单元处于不导通状态时，堆叠电路单元向充放电单元发送第一驱动信号，电源电压VDD到充放电单元的充电电路导通，电源电压VDD对充放电单元进行充电；当上拉开关单元导通时，充放电单元对堆叠电路单元放电，堆叠电路单元向上拉开关单元发送第二驱动信号，由于堆叠电路单元的存在，第二驱动信号的电压值可以调节为电源电压VDD的电压值的至少两倍，并且充当电单元放电的电压为电源电压VDD，可以将自举驱动电路的其它电路元件的两端电压控制在电源电压VDD以下，使得在自举驱动电路实现驱动方法的过程中无需使用高耐压MOS，从而降低电路实现的成本。
结合本申请第二方面，本申请第二方面第一实施方式中，
上拉开关单元包括：上拉开关MH；
充放电单元包括：电容状态控制开关M12和自举电容Cboot；
堆叠电路单元向充放电单元发送第一驱动信号，以使得电源电压VDD到充放电单元的充电电路导通，电源电压VDD对充放电单元进行充电，包括：
堆叠电路单元将驱动电压VShift调节至0V，并发送至电容状态控制开关M12的栅极端，使得电容状态控制开关M12导通，电源电压VDD到自举电容Cboot的充电电路导通，电源电压VDD对自举电容Cboot进行充电。
当上拉开关MH不导通时，由于上拉开关MH为NMOS管，堆叠电路单元与上拉开关MH的源极端相连，上拉开关MH的源极端的电压值为0V时，堆叠电路单元向电容状态控制开关M12的栅极端发送电压值为0V的驱动电压VShift，使得电容状态控制开关M12导通，电源电压VDD到自举电容Cboot的充电电路导通，电源电压VDD对自举电容Cboot进行充电，对充放电单元的充电步骤进行具体说明，使得方案更加具体。
结合本申请第二方面，本申请第二方面第二实施方式中，
上拉开关单元包括：上拉开关MH；
充放电单元包括：电容状态控制开关M12和自举电容Cboot；
充放电单元对堆叠电路单元放电，堆叠电路单元向上拉开关单元发送第二驱动信号，包括：
电容状态控制开关M12不导通，自举电容Cboot对堆叠电路单元放电，堆叠电路单元将驱动电压VShift调节至电源电压VDD的至少两倍，发送至上拉开关MH的栅极端。
当上拉开关MH导通时，由于上拉开关MH为NMOS管，堆叠电路单元与上拉开关MH的源极端相连，上拉开关MH的源极端的电压值为VDD时，电容状态控制开关M12不导通，自举电容Cboot对堆叠电路单元放电，堆叠电路单元将驱动电压VShift调节至至少2*VDD，发送至上拉开关MH的栅极端，对充放电单元放电步骤以及堆叠电路单元形成第二驱动信号进行具体说明，使得方案更加清晰。
结合本申请第一方面第二实施方式或第一方面第三实施方式，本申请第一方面第四实施方式中，
堆叠电路单元包括：第一子模块，第二子模块；
当上拉开关MH不导通时，第一子模块向第二子模块输出控制电压VG2，控制电压VG2等于0V，第二子模块根据控制电压VG2输出电压值为0V的驱动电压VShift；
当上拉开关MH导通时，控制电压VG2等于电源电压VDD，第二子模块根据控制电压VG2输出电压值为至少2*VDD的驱动电压VShift。
第一子模块根据上拉开关MH的导通或不导通状态，向第二子模块输出不同电压值的控制电压VG2，第二子模块根据不同电压值的控制电压VG2调节驱动电压VShift的电压值，即输出第一驱动信号或第二驱动信号，对堆叠电路单元输出第一驱动信号和第二驱动信号的方法进行说明，明确了堆叠电路单元得到驱动信号的过程。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术自举驱动电路的一个示意图；
图2是本发明实施例自举驱动电路的一个示意图；
图3是本发明实施例自举驱动电路的另一个示意图；
图4是本发明实施例自举驱动电路的另一个示意图；
图5是本发明实施例自举驱动电路的另一个示意图；
图6是本发明实施例自举驱动电路的驱动方法的一个示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
请参阅图2，本申请实施例中自举驱动电路的一个实施例包括：
充放电单元，堆叠电路单元以及上拉开关单元；
当上拉开关单元不导通时，堆叠电路单元向充放电单元发送第一驱动信号，以使得电源电压VDD到充放电单元的充电电路导通，电源电压VDD对充放电单元进行充电；
当上拉开关单元导通时，充放电单元对堆叠电路单元放电，堆叠电路单元向上拉开关单元发送第二驱动信号，第二驱动信号的电压值为电源电压VDD的电压值的至少两倍。
本申请实施例中，当上拉开关单元不导通时，堆叠电路单元向充放电单元发送第一驱动信号，以使得电源电压VDD到充放电单元的充电电路导通，电源电压VDD对充放电单元进行充电；当上拉开关单元导通时，充放电单元对堆叠电路单元放电，堆叠电路单元向上拉开关单元发送第二驱动信号，第二驱动信号的电压值为电源电压VDD的电压值的至少两倍；由于堆叠电路单元的存在，将第二驱动信号的电压值调节为电源电压VDD的电压值的至少两倍，并且充放电单元放电的电压为电源电压VDD，可以将自举驱动电路的其它电路元件的两端电压控制在电源电压VDD以下，使得在自举驱动电路实现的过程中无需使用高耐压MOS，从而降低电路实现的成本。
请参阅图3，本申请的一些实施例中，
上拉开关单元包括：上拉开关MH，上拉开关MH为NMOS管；
充放电单元包括：电容状态控制开关M12，自举电容Cboot；
电容状态控制开关M12和上拉开关MH的漏极端接入电源电压VDD；电容状态控制开关M12和上拉开关MH的源极端分别与自举电容Cboot的两端相连；
堆叠电路单元与自举电容Cboot的两端连接，堆叠电路单元与电容状态控制开关M12的栅极端连接，堆叠电路单元向上拉开关MH的栅极端输出第二驱动信号，堆叠电路单元向电容状态控制开关M12的栅极端输出第一驱动信号，第一驱动信号用电压值为0V的驱动电压VShift表示，第二驱动信号用电压值不小于2*VDD的驱动电压VShift表示；
充放电单元用于当上拉开关MH不导通时，第一驱动信号使得电容状态控制开关M12导通，电源电压VDD到自举电容Cboot的充电电路导通电源电压VDD对自举电容Cboot进行充电；当上拉开关MH导通时，电容状态控制开关M12不导通，使得自举电容Cboot放电，使得自举驱动电路中的其它电路元件的电势升高。
堆叠电路单元用于当上拉开关MH不导通时，将驱动电压VShift调节至0V，并发送至电容状态控制开关M12的栅极端；当上拉开关MH导通时，将驱动电压VShift调节至电源电压VDD的至少两倍。
堆叠电路单元对电路中的电信号进行调节时，堆叠电路单元需要输入额外的控制信号，控制信号包括：第一控制信号
Figure GDA0002188322300000061
和第二控制信号VH_Ctrl，第一控制信号
Figure GDA0002188322300000062
与第二控制信号VH_Ctrl是一对相反的位脉冲电压信号，当上拉开关MH导通的时候，第二控制信号VH_Ctrl＝0V，第一控制信号
Figure GDA0002188322300000063
当上拉开关MH不导通的时候，第二控制信号VH_Ctrl＝VDD，第一控制信号
Figure GDA0002188322300000064
当上拉开关MH不导通时，电容状态控制开关M12导通，电源电压VDD对自举电容Cboot进行充电，此时，自举电容Cboot的两端电压VCboot的电压值等于电源电压VDD，第二控制信号VH_Ctrl＝VDD，上拉开关MH的源极电压VX＝0V，驱动电压VShift＝0V。
当上拉开关MH导通时，电容状态控制开关M12不导通，自举电容Cboot向堆叠电路单元放电，此时，自举电容Cboot的两端电压VCboot＝VDD，第一控制信号
Figure GDA0002188322300000065
上拉开关MH的源极电压VX＝VDD，驱动电压VShift＝2*VDD。
请参阅图4，本申请的一些实施例中，堆叠电路单元可以包括两个子模块，分别为第一子模块和第二子模块。
第一子模块在自举驱动电路中包括有5个连接点，第二子模块在自举驱动电路中包括有7个连接点，连接关系如下：
第一子模块的第一连接点输入电源电压VDD，第一子模块的第二连接点和第三连接点分别与自举电容Cboot的两端相连，第一子模块的第四连接点输入第一控制信号第一子模块的第五连接点与第二子模块的第一连接点相连；
第二子模块的第二连接点输入电源电压VDD，第二子模块的第三连接点与自举电容Cboot的一端相连，第二子模块的第四连接点输入上拉开关MH的源极端的源极电压VX，第二子模块的第五连接点与上拉开关MH的栅极端相连，第二子模块的第六连接点接地，第二子模块的第七连接点输入第二控制信号VH_Ctrl，第一控制信号
Figure GDA0002188322300000071
与第二控制信号VH_Ctrl是一对相反的位脉冲电压信号，当上拉开关MH导通的时候，第二控制信号VH_Ctrl＝0V，第一控制信号当上拉开关MH不导通的时候，第二控制信号VH_Ctrl＝VDD，第一控制信号
Figure GDA0002188322300000073
第一子模块向第二子模块输出控制电压VG2；第二子模块向上拉开关MH的栅极端输出驱动电压VShift，当上拉开关MH不导通时，控制电压VG2＝0V；当上拉开关MH导通时，控制电压VG2＝VDD。
请参阅图5，本申请的一些实施例中，第一子模块还可以包括：第一开关管M1、第四开关管M4和第五开关管M5；第二子模块还可以包括：第二开关管M2、第三开关管M3、第六开关管M6、第七开关管M7、第八开关管M8和第九开关管M9。其中，第一开关管M1、第二开关管M2、第三开关管M3、第八开关管M8和第九开关管M9为PMOS管；第四开关管M4、第五开关管M5、第六开关管M6和第七开关管M7为NMOS管。
在实际应用中，各个开关管元件的连接关系如下：
第四开关管M4的源极端与第五开关管M5的漏极端相连；第一开关管M1的漏极端与第四开关管M4的漏极端的相连点作为第一子模块的第五连接点；
第二开关管M2的漏极端与第三开关管M3的源极端相连，第六开关管M6的漏极端与第七开关管M7的源极端相连，第八开关管M8的源极端与第九开关管M9的漏极端相连；
第一开关管M1和第四开关管M4的栅极端作为第一子模块的第一连接点，第一开关管M1的源极端作为第一子模块的第二连接点，第五开关管M5的源极端作为所述第一子模块的第三连接点，第五开关管M5的栅极端作为所述第一子模块的第四连接点；
第二开关管M2的栅极端作为第二子模块的第一连接点，第六开关管M6和第八开关管M8的栅极端作为第二子模块的第二连接点，第二开关管M2及第六开关管M6的源极端共同作为第二子模块的第三连接点，第三开关管M3及第七开关管M7的栅极端作为第二子模块的第四连接点，第三开关管M3的漏极端、第七开关管M7的漏极端以及第八开关管M8的漏极端的连接点共同作为第二子模块的第五连接点，第九开关管M9的源极端作为第六连接点，第九开关管M9的栅极端作为第七连接点。
当MH不导通时，则经过M12对Cboot进行充电，此时，VH_Ctrl＝VDD，
Figure GDA0002188322300000074
VX＝0V，VGH＝0V，VShift＝0V，VCboot+＝VDD；
当MH导通时，VH_Ctrl＝0V，
Figure GDA0002188322300000075
此时，M4和M5导通，VG2＝VX，M2导通，使得VD2的电压值上拉至与VCboot+相等，VD2＝VCboot+；M3导通，将VShift的电压值上拉至与VD2相等，VShift＝VD2＝VCboot+；由于M12的栅极电压为VGH＝VShift＝VCboot+，因此使得M12不导通，M12不导通使得自举电容Cboot向自举驱动电路放电，此时VX＝VDD，VCboot+＝2*VDD，使得M1导通，然后M2、M3、M4、M5都不导通，但由于VCboot+此时已经等于2*VDD,M6和M7是导通的，VShift会被上拉至VCboot+，最终VX＝VDD,VShift＝VCboot+＝2*VDD。
在本申请实施例中，在非理想状态下，堆叠电路单元中有些开关管的任意两极的极间电压(如源极和漏极之间的电压)可能会超过电源电压VDD。这时候堆叠电路单元的晶体管连接设计时，如M8与M9的设置和连接方式可以使得M1至M9各个开关管的任意两极的极间电压不超过电源电压VDD，起到保护开关管的作用。
同参阅图5，本申请的一些实施例中，自举驱动电路还包括：限压器和缓存链单元，具体的：
限压器为二极管串联组，限压器的两端分别与电容状态控制开关M12的源极端以及第二子模块的第五连接点相连，第二子模块的第五连接点即M3、M7及M8的漏极端的连接点。
限压器可以将将VCboot+与VShift的电压差限制在电源电压VDD以下，即能够去除VCboot+与VShift的电压差超过电源电压VDD部分的毛刺。
缓存链单元的第一连接点与第二子模块的第五连接点连接，缓存链单元的第二连接点与上拉开关MH的栅极端之间，缓存链单元的第三连接点和第四连接点分别与自举电容Cboot的两端连接。
缓存链单元用于提高上拉开关MH的驱动电流，从而提高上拉开关MH导通速度，其中，缓存链单元至少包括一组的开关管组，一个开关管组包括串联的两个开关管，如图5中的M10和M11；第二子模块的第五连接点与开关管M10的栅极端以及开关管M11的栅极端共同连接，开关管M10的漏极端以及开关管M11的漏极端相连接，开关管M10的源极端以及开关管M11的源极端分别连接自举电容Cboot的两端，其中，开关管M10为PMOS管，开关管M11为NMOS管。
上述实施例对自举驱动电路进行了说明，下面通过实施例对自举驱动电路的驱动方法进行详细说明。
请参阅图6，本申请实施例提供一种自举驱动电路的驱动方法，应用于自举驱动电路，自举驱动电路包括充放电单元、堆叠电路单元及上拉开关单元，驱动方法包括：
601、当上拉开关单元不导通时，堆叠电路单元向充放电单元发送第一驱动信号，以使得电源电压VDD到充放电单元的充电电路导通，电源电压VDD对充放电单元进行充电；
当上拉开关单元不导通时，堆叠电路单元向充放电单元发送第一驱动信号，第一驱动信号能够使得电源电压VDD到充放电单元之间的充电电路变为导通，充电电路导通之后，电源电压VDD施加在充放电单元的两端，对充放电单元进行充电。
602、当上拉开关单元导通时，充放电单元对堆叠电路单元放电，堆叠电路单元向上拉开关单元发送第二驱动信号。
由于充放电单元在上拉开关单元不导通状态下已经进行了充电，当上拉开关单元导通时，充放电单元对堆叠电路单元进行放电，堆叠电路单元接收到充放电单元所释放的电能后，向上拉开关单元发送第二驱动信号，第二驱动信号的电压值为电源电压VDD的电压值的至少两倍。
本申请实施例中，当上拉开关单元不导通时，充放电单元的充电，当上拉开关单元不导通，充放电单元向堆叠电路单元放电，向上拉开关单元发送第二驱动信号，由于堆叠电路单元的存在，第二驱动信号的电压值调节为电源电压VDD的电压值的至少两倍，并且充放电单元放电的电压为电源电压VDD，可以将自举驱动电路的其它电路元件的两端电压控制在电源电压VDD以下，使得在自举驱动电路实现的过程中无需使用高耐压MOS，从而降低电路实现的成本。
可选的，本申请的一些实施例中，
上拉开关单元包括：上拉开关MH；
充放电单元包括：电容状态控制开关M12和自举电容Cboot；
堆叠电路单元向充放电单元发送第一驱动信号，以使得电源电压VDD到充放电单元的充电电路导通，电源电压VDD对充放电单元进行充电，包括：
堆叠电路单元将驱动电压VShift调节至0V，并发送至电容状态控制开关M12的栅极端，使得电容状态控制开关M12导通，电源电压VDD到自举电容Cboot的充电电路导通，电源电压VDD对自举电容Cboot进行充电。
本申请实施例中，当上拉开关MH不导通时，由于上拉开关MH为NMOS管，堆叠电路单元与上拉开关MH的源极端相连，上拉开关MH的源极端的电压值为0V时，堆叠电路单元向电容状态控制开关M12的栅极端发送电压值为0V的驱动电压VShift，使得电容状态控制开关M12导通，电源电压VDD到自举电容Cboot的充电电路导通，电源电压VDD对自举电容Cboot进行充电，对充放电单元的充电步骤进行具体说明，使得方案更加具体。
可选的，本申请的一些实施例中，
上拉开关单元包括：上拉开关MH；
充放电单元包括：电容状态控制开关M12和自举电容Cboot；
充放电单元对堆叠电路单元放电，堆叠电路单元向上拉开关单元发送第二驱动信号，包括：
电容状态控制开关M12不导通，自举电容Cboot对堆叠电路单元放电，堆叠电路单元将驱动电压VShift调节至电源电压VDD的至少两倍，发送至上拉开关MH的栅极端。
本申请实施例中，当上拉开关MH导通时，由于上拉开关MH为NMOS管，堆叠电路单元与上拉开关MH的源极端相连，上拉开关MH的源极端的电压值为VDD时，电容状态控制开关M12不导通，自举电容Cboot对堆叠电路单元放电，堆叠电路单元将驱动电压VShift调节至至少2*VDD，发送至上拉开关MH的栅极端，对充放电单元放电步骤以及堆叠电路单元形成第二驱动信号进行具体说明，使得方案更加清晰。
可选的，本申请的一些实施例中，
堆叠电路单元包括：第一子模块，第二子模块；
当上拉开关MH不导通时，第一子模块向第二子模块输出控制电压VG2，控制电压VG2等于0V，第二子模块根据控制电压VG2输出电压值为0V的驱动电压VShift；
当上拉开关MH导通时，控制电压VG2等于电源电压VDD，第二子模块根据控制电压VG2输出电压值为至少2*VDD的驱动电压VShift。
本申请实施例中，第一子模块根据上拉开关MH的导通或不导通状态，向第二子模块输出不同电压值的控制电压VG2，第二子模块根据不同电压值的控制电压VG2调节驱动电压VShift的电压值，即输出第一驱动信号或第二驱动信号，对堆叠电路单元输出第一驱动信号和第二驱动信号的方法进行说明，明确了堆叠电路单元得到驱动信号的过程。
在实际的应用场景中，如现今电子芯片中经常所需的片内或片外开关式电感电源的开关管，很多时候要求开关管的驱动电路尽可能采用通用的标准互补金属氧化半导体(CMOS，Complementary Metal Oxide Semiconductor)工艺。这样一来，就能使得驱动电路尽可能的片内集成，减少额外的物料清单，以节省成本。然而，驱动电路的晶体管耐压要求较高时，则达到这一点。而本申请实施例则解决了这一棘手问题，使得驱动电路的耐压控制在电源电压VDD以下，满足了电子芯片的主流需求。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种自举驱动电路，其特征在于，包括：
充放电单元，堆叠电路单元以及上拉开关单元；
当所述上拉开关单元不导通时，所述堆叠电路单元向所述充放电单元发送第一驱动信号，以使得电源电压VDD到所述充放电单元的充电电路导通，所述电源电压VDD对所述充放电单元进行充电；
当所述上拉开关单元导通时，所述充放电单元对所述堆叠电路单元放电，所述堆叠电路单元向所述上拉开关单元发送第二驱动信号，所述第二驱动信号的电压值为所述电源电压VDD的电压值的至少两倍。
2.根据权利要求1所述的自举驱动电路，其特征在于，
所述上拉开关单元包括：上拉开关MH；
所述充放电单元包括：电容状态控制开关M12和自举电容Cboot；
所述电容状态控制开关M12和所述上拉开关MH的漏极端接入电源电压VDD，所述电容状态控制开关M12和所述上拉开关MH的源极端分别与所述自举电容Cboot的两端相连；
所述堆叠电路单元与所述自举电容Cboot的两端连接，所述堆叠电路单元与所述电容状态控制开关M12的栅极端连接，所述堆叠电路单元向所述上拉开关MH的栅极端输出所述第二驱动信号，所述堆叠电路单元向所述电容状态控制开关M12的栅极端输出所述第一驱动信号，所述第一驱动信号用电压值为0V的驱动电压VShift表示，所述第二驱动信号用电压值不小于2*VDD的驱动电压VShift表示。
3.根据权利要求2所述的自举驱动电路，其特征在于，所述堆叠电路单元向所述充放电单元发送第一驱动信号，以使得电源电压VDD到所述充放电单元的充电电路导通，所述电源电压VDD对所述充放电单元进行充电，包括：
所述堆叠电路单元将所述驱动电压VShift调节至0V，并发送至所述电容状态控制开关M12的栅极端，使得所述电容状态控制开关M12导通，电源电压VDD到所述自举电容Cboot的充电电路导通，所述电源电压VDD对所述自举电容Cboot进行充电。
4.根据权利要求2所述的自举驱动电路，其特征在于，所述充放电单元对所述堆叠电路单元放电，所述堆叠电路单元向所述上拉开关单元发送第二驱动信号，包括：
所述电容状态控制开关M12不导通，所述自举电容Cboot对所述堆叠电路单元放电，所述堆叠电路单元将所述驱动电压VShift调节至所述电源电压VDD的至少两倍，发送至所述上拉开关MH的栅极端。
5.根据权利要求3或4所述的自举驱动电路，其特征在于，
所述堆叠电路单元包括：第一子模块，第二子模块；
所述第一子模块向所述第二子模块输出控制电压VG2，所述第二子模块向所述电容状态控制开关M12和所述上拉开关MH的栅极端输出驱动电压VShift，当所述上拉开关MH不导通时，所述控制电压VG2等于0V；当所述上拉开关MH导通时，所述控制电压VG2等于所述电源电压VDD。
6.根据权利要求5所述的自举驱动电路，其特征在于，所述自举驱动电路还包括：限压器及缓存链单元；
所述限压器为二极管串联组，所述限压器的两端分别与所述电容状态控制开关M12的源极端以及所述第二子模块相连；
所述缓存链单元与所述第二子模块连接，所述缓存链单元与所述上拉开关MH的栅极端连接，所述缓存链单元与所述自举电容Cboot的两端连接。
7.一种自举驱动电路的驱动方法，其特征在于，应用于自举驱动电路，所述自举驱动电路包括充放电单元、堆叠电路单元及上拉开关单元，所述驱动方法包括：
当上拉开关单元不导通时，所述堆叠电路单元向所述充放电单元发送第一驱动信号，以使得电源电压VDD到所述充放电单元的充电电路导通，所述电源电压VDD对充放电单元进行充电；
当所述上拉开关单元导通时，所述充放电单元对所述堆叠电路单元放电，所述堆叠电路单元向所述上拉开关单元发送第二驱动信号，所述第二驱动信号的电压值为所述电源电压VDD的电压值的至少两倍。
8.根据权利要求7所述的驱动方法，其特征在于，
所述上拉开关单元包括：上拉开关MH；
所述充放电单元包括：电容状态控制开关M12和自举电容Cboot；
所述堆叠电路单元向充放电单元发送第一驱动信号，以使得电源电压VDD到所述充放电单元的充电电路导通，所述电源电压VDD对充放电单元进行充电，包括：
所述堆叠电路单元将驱动电压VShift调节至0V，并发送至所述电容状态控制开关M12的栅极端，使得所述电容状态控制开关M12导通，电源电压VDD到所述自举电容Cboot的充电电路导通，所述电源电压VDD对所述自举电容Cboot进行充电。
9.根据权利要求7所述的驱动方法，其特征在于，
所述上拉开关单元包括：上拉开关MH；
所述充放电单元包括：电容状态控制开关M12和自举电容Cboot；
所述充放电单元对所述堆叠电路单元放电，所述堆叠电路单元向所述上拉开关单元发送第二驱动信号，包括：
所述电容状态控制开关M12不导通，所述自举电容Cboot对所述堆叠电路单元放电，所述堆叠电路单元将驱动电压VShift调节至所述电源电压VDD的至少两倍，发送至所述上拉开关MH的栅极端。
10.根据权利要求8或9所述的方法，其特征在于，
所述堆叠电路单元包括：第一子模块，第二子模块；
当所述上拉开关MH不导通时，所述第一子模块向所述第二子模块输出控制电压VG2，所述控制电压VG2等于0V，所述第二子模块根据所述控制电压VG2输出电压值为0V的驱动电压VShift；
当所述上拉开关MH导通时，所述控制电压VG2等于所述电源电压VDD，所述第二子模块根据所述控制电压VG2输出电压值为至少2*VDD的驱动电压VShift。
CN201580085227.3A 2015-12-17 2015-12-17 一种自举驱动电路及其驱动方法 Active CN108432104B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2015/097682 WO2017101061A1 (zh) 2015-12-17 2015-12-17 一种自举驱动电路及其驱动方法

Publications (2)

Publication Number Publication Date
CN108432104A CN108432104A (zh) 2018-08-21
CN108432104B true CN108432104B (zh) 2020-02-14

Family

ID=59055373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580085227.3A Active CN108432104B (zh) 2015-12-17 2015-12-17 一种自举驱动电路及其驱动方法

Country Status (2)

Country Link
CN (1) CN108432104B (zh)
WO (1) WO2017101061A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111478561A (zh) * 2020-04-30 2020-07-31 陕西亚成微电子股份有限公司 一种峰值消除方法和电路
CN114967808B (zh) * 2022-05-24 2024-03-26 中国电子科技集团公司第二十四研究所 一种用于dcdc自举驱动电路的压差限制电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345472A (zh) * 2007-07-12 2009-01-14 株式会社日立制作所 电压驱动型半导体元件的驱动电路和逆变器装置
CN101465597A (zh) * 2007-12-21 2009-06-24 英飞凌科技股份有限公司 为晶体管驱动器电路提供电压供给的电路装置
CN103683864A (zh) * 2012-08-30 2014-03-26 英飞凌科技股份有限公司 用于驱动电桥电路中的晶体管的电路装置
TW201423121A (zh) * 2012-12-03 2014-06-16 Anpec Electronics Corp 靴帶電容偵測電路及靴帶式直流至直流轉換器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246296B1 (en) * 1998-07-06 2001-06-12 Kollmorgen Corporation Pulse width modulator (PWM) with high duty cycle using bootstrap capacitor
JP4830507B2 (ja) * 2006-01-20 2011-12-07 富士電機株式会社 ブートストラップ回路
CN101753000A (zh) * 2009-12-17 2010-06-23 东南大学 栅极浮置及电平转换的功率mos管栅极驱动电路及方法
JP6031883B2 (ja) * 2012-08-08 2016-11-24 富士通株式会社 半導体集積回路及び電源回路
CN203788189U (zh) * 2014-03-11 2014-08-20 深圳麦格米特电气股份有限公司 一种自举升压电路
CN104883035A (zh) * 2015-05-19 2015-09-02 黔西南州首创电子科技有限公司 一种悬浮开关管栅极电压的驱动电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345472A (zh) * 2007-07-12 2009-01-14 株式会社日立制作所 电压驱动型半导体元件的驱动电路和逆变器装置
CN101465597A (zh) * 2007-12-21 2009-06-24 英飞凌科技股份有限公司 为晶体管驱动器电路提供电压供给的电路装置
CN103683864A (zh) * 2012-08-30 2014-03-26 英飞凌科技股份有限公司 用于驱动电桥电路中的晶体管的电路装置
TW201423121A (zh) * 2012-12-03 2014-06-16 Anpec Electronics Corp 靴帶電容偵測電路及靴帶式直流至直流轉換器

Also Published As

Publication number Publication date
CN108432104A (zh) 2018-08-21
WO2017101061A1 (zh) 2017-06-22

Similar Documents

Publication Publication Date Title
JP2010135050A5 (zh)
CN105811941A (zh) 一种上电复位电路
EP3267582B1 (en) Single-ended-to-differential converter
US10476383B2 (en) Negative charge pump circuit
CN104537997A (zh) 一种像素电路及其驱动方法和显示装置
CN108432104B (zh) 一种自举驱动电路及其驱动方法
CN112769319B (zh) 电平转换模块、驱动电路及控制芯片
US20130294123A1 (en) Charge pump
CN116169863A (zh) 一种用于实现nmos管加速驱动的装置
CN106027013B (zh) 用于模拟功率开关的控制装置和控制方法
CN116054573A (zh) 升压电路的保护电路、升压装置及电子设备
CN114420175A (zh) 供电电路及非挥发存储器芯片
CN212627662U (zh) 驱动器电路和驱动器
CN112133238B (zh) 驱动电路与电子设备
US7701253B2 (en) Booster circuits for reducing latency
CN112994679A (zh) 驱动电路及控制芯片
CN108781071B (zh) 方波产生方法及方波产生电路
JP7378663B2 (ja) デジタルアナログ変換機
CN218997936U (zh) 电荷泵电路、芯片及电子设备
US9112406B2 (en) High efficiency charge pump circuit
CN112562566B (zh) 栅极驱动单元、栅极驱动方法和显示装置
CN103684380A (zh) 一种开关电容电路
WO2021117416A1 (ja) レベルシフタ回路
CN109817153B (zh) 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置
JP2012170240A (ja) チャージポンプ回路およびスイッチ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant