CN108429540B - 一种低功耗高分辨率的数字相位发生器 - Google Patents

一种低功耗高分辨率的数字相位发生器 Download PDF

Info

Publication number
CN108429540B
CN108429540B CN201810151422.7A CN201810151422A CN108429540B CN 108429540 B CN108429540 B CN 108429540B CN 201810151422 A CN201810151422 A CN 201810151422A CN 108429540 B CN108429540 B CN 108429540B
Authority
CN
China
Prior art keywords
pmos tube
delay unit
electrode
output
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810151422.7A
Other languages
English (en)
Other versions
CN108429540A (zh
Inventor
吴建辉
闫成刚
黄成�
李红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201810151422.7A priority Critical patent/CN108429540B/zh
Publication of CN108429540A publication Critical patent/CN108429540A/zh
Application granted granted Critical
Publication of CN108429540B publication Critical patent/CN108429540B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开一种低功耗高分辨率的数字相位发生器，包括信号注入电路和四级环形振荡器；上述四级环形振荡器包含第一延迟单元、第二延迟单元、第三延迟单元和第四延迟单元，上述信号注入电路包括第一NMOS管和第二NMOS管，第一NMOS管的栅极接输入信号反相端，源极接地；第二NMOS管的栅极接输入信号同相端，源极接地；第一NMOS管的漏极连接第一延迟单元的输出正端，第二NMOS管的漏极连接第一延迟单元的输出负端。此种结构基于注入锁定技术实现，只需要调节环形振荡器的自由振荡器频率就可以实现高分辨的相位插值功能，具有非常低的功率消耗。

Description

一种低功耗高分辨率的数字相位发生器
技术领域
本发明属于数字调制技术领域，特别涉及一种低功耗高分辨率的数字相位发生器。
背景技术
数字相位发生器也叫数字时间转换器或者数字延迟线，通过改变数字控制信号产生一个具有不同延时或者不同相位的时钟信号。数字相位发生器在时钟回复电路、锁相环反馈回路、直接频率合成器以及极化调制中都有广泛应用。数字相位发生器在锁相环中工作频率接近参考频率，然而在极化调制***以及时钟回复电路中，数字相位发生器需要工作在接近吉赫兹的频率。
传统的基于反相器延迟链的数字相位发生器具有很好的线性度，然而其增益受工艺以及电源电压的变化影响严重，且功耗非常大，很大程度上限制了其应用。而基于相位插值的相位发生器具有固定的增益，但是其线性度较差，功耗在高频下也无法降到很低。因此如何设计低功耗、高分辨率的数字相位发生器是亟需解决的研究课题。
发明内容
本发明的目的，在于提供一种低功耗高分辨率的数字相位发生器，其基于注入锁定技术实现，只需要调节环形振荡器的自由振荡器频率就可以实现高分辨的相位插值功能，具有非常低的功率消耗。
为了达成上述目的，本发明的解决方案是：
一种低功耗高分辨率的数字相位发生器，包括信号注入电路和四级环形振荡器，信号注入电路的输出端连接四级环形振荡器。
上述四级环形振荡器包含第一延迟单元、第二延迟单元、第三延迟单元和第四延迟单元，第一延迟单元的输出正端接第二延迟单元的输入负端，第一延迟单元的输出负端接第二延迟单元的输入正端；第二延迟单元的输出正端接第三延迟单元的输入负端，第二延迟单元的输出负端接第三延迟单元的输入正端；第三延迟单元的输出正端接第四延迟单元的输入负端，第三延迟单元的输出负端接第四延迟单元的输入正端；第四延迟单元的输出正端接第一延迟单元的输入正端，第四延迟单元的输出负端接第一延迟单元的输入负端；信号注入电路的输出端与第一延迟单元的输出端连接。
上述信号注入电路包括第一NMOS管和第二NMOS管，第一NMOS管的栅极接输入信号反相端，源极接地；第二NMOS管的栅极接输入信号同相端，源极接地；第一NMOS管的漏极连接第一延迟单元的输出正端，第二NMOS管的漏极连接第一延迟单元的输出负端。
上述第一延迟单元、第二延迟单元、第三延迟单元、第四延迟单元的结构相同，均包括第一参考电流源、第三NMOS管、第四NMOS管、第一电阻、第二电阻、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第一开关电容阵列，其中，第一参考电流源正端接第三NMOS管与第四NMOS管的源极，负端接地；第三NMOS管漏极接第一PMOS管的漏极，栅极接输入正端；第四NMOS管漏极接第四PMOS管的漏极，栅极接输入负端；第一电阻一端接输入正端，另一端接输出负端；第二电阻一端接输入负端，另一端接输出正端；第一PMOS管源极接电源，栅极接输入正端，漏极接输出负端；第二PMOS管源极接电源，栅极接第三PMOS管的漏极，漏极接第一PMOS管的漏极；第四PMOS管源极接电源，栅极接输入负端，漏极接输出正端；第三PMOS管源极接电源，栅极接第二PMOS管的漏极，漏极接第四PMOS管的漏极；开关电容阵列一端接输出负端，另一端接输出正端。
上述开关电容阵列包括第五至第二十PMOS管，其中，第五PMOS管栅极接输出正端、源极与漏极接第一控制信号；第六PMOS管沟道宽度为第五PMOS管的两倍，栅极接输出正端、源极与漏极接第二控制信号；第七PMOS管沟道宽度为第五PMOS管的四倍，栅极接输出正端、源极与漏极接第三控制信号；第八PMOS管沟道宽度为第五PMOS管的八倍，栅极接输出正端、源极与漏极接第四控制信号；第九PMOS管沟道宽度为第五PMOS管的十六倍，栅极接输出正端、源极与漏极接第五控制信号；第十PMOS管沟道宽度为第五PMOS管的三十二倍，栅极接输出正端、源极与漏极接第六控制信号；第十一PMOS管沟道宽度为第五PMOS管的六十四倍，栅极接输出正端、源极与漏极接第七控制信号；第十二PMOS管沟道宽度为第五PMOS管的一百二十八倍，栅极接输出正端、源极与漏极接第八控制信号；第十三PMOS管尺寸与第五PMOS管相同，栅极接输出负端、源极与漏极接第一控制信号；第十四PMOS管沟道宽度为第五PMOS管的两倍，栅极接输出负端、源极与漏极接第二控制信号；第十五PMOS管沟道宽度为第五PMOS管的四倍，栅极接输出负端、源极与漏极接第三控制信号；第十六PMOS管沟道宽度为第五PMOS管的八倍，栅极接输出负端、源极与漏极接第四控制信号；第十七PMOS管沟道宽度为第五PMOS管的十六倍，栅极接输出负端、源极与漏极接第五控制信号；第十八PMOS管沟道宽度为第五PMOS管的三十二倍，栅极接输出负端、源极与漏极接第六控制信号；第十九PMOS管沟道宽度为第五PMOS管的六十四倍，栅极接输出负端、源极与漏极接第七控制信号；第二十PMOS管沟道宽度为第五PMOS管的一百二十八倍，栅极接输出负端、源极与漏极接第八控制信号。
采用上述方案后，本发明具有以下改进：
(1)在环形振荡电路中，四级差分延迟单元振荡在工作频率附近产生相位相差45度的8路输出，每一级延迟单元的延迟时间由8比特开关电容阵列控制；
(2)在输入输出信号间增加电阻在不减小振荡频率的条件下增加上升以及下降时间以增加注入锁定的范围；
(3)信号注入通过两个相同尺寸的NMOS管的栅极注入，通过改变其中一组差分输出对地的阻抗讲环形振荡器的工作频率锁定到输入频率；
(4)通过控制开关电容阵列实现环形振荡器自由振荡频率的调节，从而根据与注入频率的差值产生一个固定的相位差实现高分辨率的相位产生电路。
本发明提供的低功耗高分辨率数字相位发生器，利用注入锁定环形振荡器在800MHz频率下实现了10比特相位分辨率，其功率消耗仅为0.5mW，其积分非线性小于2ps。
附图说明
图1是本发明的结构示意图；
图2是本发明的数字相位发生器的差分非线性示意图；
图3为本发明的数字相位发生器的积分非线性示意图。
具体实施方式
以下将结合附图，对本发明的技术方案及有益效果进行详细说明。
如图1所示，本发明提供一种低功耗高分辨率的数字相位发生器，包括四级环形振荡器和信号注入电路，其中，环形振荡器中的每一级延迟单元由电流模式的反相器组成，交叉耦合的PMOS对提供额外的延迟，使得偶数级延迟振荡单元满足起振条件；在每一级延迟单元输入与输出间增加电阻，在不减小振荡频率的条件下增加振荡器输出的上升与下降时间，增大了注入锁定振荡器的锁定范围，注入信号通过对称的NMOS差分对在第一延迟单元D1的输出端输入，所产生的相位由每一级延迟单元中的开关电容阵列控制。
如图1所示，所述信号注入电路包括第一NMOS管NM1和第二NMOS管NM2，第一NMOS管NM1的栅极接输入信号反相端Inn，源极接地；第二NMOS管NM2的栅极接输入信号同相端Inp，源极接地。
所述环形振荡器包括第一延迟单元D1、第二延迟单元D2、第三延迟单元D3和第四延迟单元D4，第一延迟单元D1的输出正端接第二延迟单元D2的输入负端，第一延迟单元D1的输出负端接第二延迟单元D2的输入正端；第二延迟单元D2的输出正端接第三延迟单元D3的输入负端，第二延迟单元D2的输出负端接第三延迟单元D3的输入正端；第三延迟单元D3的输出正端接第四延迟单元D4的输入负端，第三延迟单元D3的输出负端接第四延迟单元D4的输入正端；第四延迟单元D4的输出正端接第一延迟单元D1的输入正端，第四延迟单元D4的输出负端接第一延迟单元D1的输入负端；且第一延迟单元D1的输出正端还连接第一NMOS管NM1的漏极，第一延迟单元D1的输出负端还连接第二NMOS管NM2的漏极。
所述第一延迟单元D1、第二延迟单元D2、第三延迟单元D3、第四延迟单元D4结构相同，均包括；第一参考电流源I1、第三NMOS管NM3、第四NMOS管NM4、第一电阻R1、第二电阻R2、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4和第一开关电容阵列CapBank；第一参考电流源I1正端接第三NMOS管NM3与第四NMOS管NM4的源极，负端接地；第三NMOS管NM3漏极接第一PMOS管PM1的漏极，栅极接输入正端In+；第四NMOS管NM4漏极接第四PMOS管PM2的漏极，栅极接输入负端In-；第一电阻R1一端接输入正端In+，另一端接输出负端Out-；第二电阻R2一端接输入负端In-，另一端接输出正端Out-；第一PMOS管PM1源极接电源，栅极接输入正端In+，漏极接输出负端Out-；第二PMOS管PM2源极接电源，栅极接第三PMOS管PM3的漏极，漏极接第一PMOS管PM1的漏极；第四PMOS管PM4源极接电源，栅极接输入负端In-，漏极接输出正端Out+；第三PMOS管PM3源极接电源，栅极接第二PMOS管PM2的漏极，漏极接第四PMOS管PM4的漏极；开关电容阵列一端接输出负端Out-，另一端接输出正端Out+。
所述开关电容阵列包括第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PM11、第十二PMOS管PM12、第十三PMOS管PM13、第十四PMOS管PM14、第十五PMOS管PM15、第十六PMOS管PM16、第十七PMOS管PM17、第十八PMOS管PM18、第十九PMOS管PM19、第二十PMOS管PM20；其中，第五PMOS管PM5栅极接输出正端、源极与漏极接控制信号C[0]；第六PMOS管PM6沟道宽度为第五PMOS管PM5的两倍，栅极接输出正端、源极与漏极接控制信号C[1]；第七PMOS管PM7沟道宽度为第五PMOS管PM5的四倍，栅极接输出正端、源极与漏极接控制信号C[2]；第八PMOS管PM8沟道宽度为第五PMOS管PM5的八倍，栅极接输出正端、源极与漏极接控制信号C[3]；第九PMOS管PM9沟道宽度为第五PMOS管PM5的十六倍，栅极接输出正端、源极与漏极接控制信号C[4]；第十PMOS管PM10沟道宽度为第五PMOS管PM5的三十二倍，栅极接输出正端、源极与漏极接控制信号C[5]；第十一PMOS管PM11沟道宽度为第五PMOS管PM5的六十四倍，栅极接输出正端、源极与漏极接控制信号C[6]；第十二PMOS管PM12沟道宽度为第五PMOS管PM5的一百二十八倍，栅极接输出正端、源极与漏极接控制信号C[7]；第十三PMOS管PM13尺寸与第五PMOS管相同，栅极接输出负端、源极与漏极接控制信号C[0]；第十四PMOS管PM14沟道宽度为第五PMOS管PM5的两倍，栅极接输出负端、源极与漏极接控制信号C[1]；第十五PMOS管PM15沟道宽度为第五PMOS管PM5的四倍，栅极接输出负端、源极与漏极接控制信号C[2]；第十六PMOS管PM16沟道宽度为第五PMOS管PM5的八倍，栅极接输出负端、源极与漏极接控制信号C[3]；第十七PMOS管PM17沟道宽度为第五PMOS管PM5的十六倍，栅极接输出负端、源极与漏极接控制信号C[4]；第十八PMOS管PM18沟道宽度为第五PMOS管PM5的三十二倍，栅极接输出负端、源极与漏极接控制信号C[5]；第十九PMOS管PM11沟道宽度为第五PMOS管PM5的六十四倍，栅极接输出负端、源极与漏极接控制信号C[6]；第二十PMOS管PM20沟道宽度为第五PMOS管PM5的一百二十八倍，栅极接输出负端、源极与漏极接控制信号C[7]。
图2是本发明所提出的低功耗高分辨率的数字相位发生器的差分非线性示意图，横坐标为数字输入码，纵坐标为差分非线性，单位为秒。在800MHz工作频率下时间，本发明所提出的数字相位发生器分辨率可以达到1.22皮秒，差分非线性绝对值小于6个皮秒。图3为所提出的数字相位发生器的积分非线性，横坐标为数字输入码，纵坐标为积分非线性，单位为秒，在整个范围内绝对值小于6个皮秒。
综合上述，本发明一种低功耗高分辨率的数字相位发生器，具有以下特点：
(1)利用注入锁定技术中输出信号与注入信号之间的相位关系，通过调节振荡器自由振荡频率调节输出信号的相位；
(2)多级环形振荡器实现粗调节，并保证每一个自区间中相位发生器的线性度；
(3)利用PMOS管作为开关电容阵列调节环形振荡器自由振荡频率实现高分辨率的相位插值。
以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (2)

1.一种低功耗高分辨率的数字相位发生器，其特征在于：包括信号注入电路和四级环形振荡器，信号注入电路的输出端连接四级环形振荡器；
所述四级环形振荡器包含第一延迟单元、第二延迟单元、第三延迟单元和第四延迟单元，第一延迟单元的输出正端接第二延迟单元的输入负端，第一延迟单元的输出负端接第二延迟单元的输入正端；第二延迟单元的输出正端接第三延迟单元的输入负端，第二延迟单元的输出负端接第三延迟单元的输入正端；第三延迟单元的输出正端接第四延迟单元的输入负端，第三延迟单元的输出负端接第四延迟单元的输入正端；第四延迟单元的输出正端接第一延迟单元的输入正端，第四延迟单元的输出负端接第一延迟单元的输入负端；信号注入电路的输出端与第一延迟单元的输出端连接；
所述第一延迟单元、第二延迟单元、第三延迟单元、第四延迟单元的结构相同，均包括第一参考电流源、第三NMOS管、第四NMOS管、第一电阻、第二电阻、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第一开关电容阵列，其中，第一参考电流源正端接第三NMOS管与第四NMOS管的源极，负端接地；第三NMOS管漏极接第一PMOS管的漏极，栅极接输入正端；第四NMOS管漏极接第四PMOS管的漏极，栅极接输入负端；第一电阻一端接输入正端，另一端接输出负端；第二电阻一端接输入负端，另一端接输出正端；第一PMOS管源极接电源，栅极接输入正端，漏极接输出负端；第二PMOS管源极接电源，栅极接第三PMOS管的漏极，漏极接第一PMOS管的漏极；第四PMOS管源极接电源，栅极接输入负端，漏极接输出正端；第三PMOS管源极接电源，栅极接第二PMOS管的漏极，漏极接第四PMOS管的漏极；开关电容阵列一端接输出负端，另一端接输出正端；
所述开关电容阵列包括第五至第二十PMOS管，其中，第五PMOS管栅极接输出正端、源极与漏极接第一控制信号；第六PMOS管沟道宽度为第五PMOS管的两倍，栅极接输出正端、源极与漏极接第二控制信号；第七PMOS管沟道宽度为第五PMOS管的四倍，栅极接输出正端、源极与漏极接第三控制信号；第八PMOS管沟道宽度为第五PMOS管的八倍，栅极接输出正端、源极与漏极接第四控制信号；第九PMOS管沟道宽度为第五PMOS管的十六倍，栅极接输出正端、源极与漏极接第五控制信号；第十PMOS管沟道宽度为第五PMOS管的三十二倍，栅极接输出正端、源极与漏极接第六控制信号；第十一PMOS管沟道宽度为第五PMOS管的六十四倍，栅极接输出正端、源极与漏极接第七控制信号；第十二PMOS管沟道宽度为第五PMOS管的一百二十八倍，栅极接输出正端、源极与漏极接第八控制信号；第十三PMOS管尺寸与第五PMOS管相同，栅极接输出负端、源极与漏极接第一控制信号；第十四PMOS管沟道宽度为第五PMOS管的两倍，栅极接输出负端、源极与漏极接第二控制信号；第十五PMOS管沟道宽度为第五PMOS管的四倍，栅极接输出负端、源极与漏极接第三控制信号；第十六PMOS管沟道宽度为第五PMOS管的八倍，栅极接输出负端、源极与漏极接第四控制信号；第十七PMOS管沟道宽度为第五PMOS管的十六倍，栅极接输出负端、源极与漏极接第五控制信号；第十八PMOS管沟道宽度为第五PMOS管的三十二倍，栅极接输出负端、源极与漏极接第六控制信号；第十九PMOS管沟道宽度为第五PMOS管的六十四倍，栅极接输出负端、源极与漏极接第七控制信号；第二十PMOS管沟道宽度为第五PMOS管的一百二十八倍，栅极接输出负端、源极与漏极接第八控制信号。
2.如权利要求1所述的一种低功耗高分辨率的数字相位发生器，其特征在于：所述信号注入电路包括第一NMOS管和第二NMOS管，第一NMOS管的栅极接输入信号反相端，源极接地；第二NMOS管的栅极接输入信号同相端，源极接地；第一NMOS管的漏极连接第一延迟单元的输出正端，第二NMOS管的漏极连接第一延迟单元的输出负端。
CN201810151422.7A 2018-02-11 2018-02-11 一种低功耗高分辨率的数字相位发生器 Active CN108429540B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810151422.7A CN108429540B (zh) 2018-02-11 2018-02-11 一种低功耗高分辨率的数字相位发生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810151422.7A CN108429540B (zh) 2018-02-11 2018-02-11 一种低功耗高分辨率的数字相位发生器

Publications (2)

Publication Number Publication Date
CN108429540A CN108429540A (zh) 2018-08-21
CN108429540B true CN108429540B (zh) 2021-06-15

Family

ID=63157048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810151422.7A Active CN108429540B (zh) 2018-02-11 2018-02-11 一种低功耗高分辨率的数字相位发生器

Country Status (1)

Country Link
CN (1) CN108429540B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497849A (zh) * 2002-10-10 2004-05-19 威盛电子股份有限公司 以倍频相位内插进行多重相位分割的方法及相关电路
US6944070B1 (en) * 2002-09-20 2005-09-13 Integrated Device Technology, Inc. Integrated circuit devices having high precision digital delay lines therein
CN101796730A (zh) * 2007-07-03 2010-08-04 爱萨有限公司 针对低功率dc-dc smps的可编程模数转换器
US8081038B2 (en) * 2008-12-22 2011-12-20 Electronics And Telecommunications Research Institute Ring oscillator having wide frequency range
CN102983862A (zh) * 2006-10-27 2013-03-20 英飞凌科技股份公司 延迟级、环形振荡器、pll电路和方法
CN103516332A (zh) * 2012-06-19 2014-01-15 英飞凌科技股份有限公司 用于升压开关的***和方法
CN104202042A (zh) * 2014-08-27 2014-12-10 杭州电子科技大学 一种基于锁相、注入相位同步和功率合成技术的信号源
US9083349B1 (en) * 2014-01-21 2015-07-14 Pmc-Sierra Us, Inc. Voltage controlled oscillator with common mode adjustment start-up
CN105207670A (zh) * 2015-09-10 2015-12-30 重庆西南集成电路设计有限责任公司 分段低压控增益环形振荡器和调谐斜率转换电路
CN105247787A (zh) * 2013-10-03 2016-01-13 华为技术有限公司 可重新配置的多路径注频锁相振荡器
CN105827220A (zh) * 2016-03-23 2016-08-03 成都集思科技有限公司 六位数字延迟线
CN106209028A (zh) * 2016-06-23 2016-12-07 东南大学 一种适用于低电源电压的环形压控振荡器

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6944070B1 (en) * 2002-09-20 2005-09-13 Integrated Device Technology, Inc. Integrated circuit devices having high precision digital delay lines therein
CN1497849A (zh) * 2002-10-10 2004-05-19 威盛电子股份有限公司 以倍频相位内插进行多重相位分割的方法及相关电路
CN102983862A (zh) * 2006-10-27 2013-03-20 英飞凌科技股份公司 延迟级、环形振荡器、pll电路和方法
CN101796730A (zh) * 2007-07-03 2010-08-04 爱萨有限公司 针对低功率dc-dc smps的可编程模数转换器
US8081038B2 (en) * 2008-12-22 2011-12-20 Electronics And Telecommunications Research Institute Ring oscillator having wide frequency range
CN103516332A (zh) * 2012-06-19 2014-01-15 英飞凌科技股份有限公司 用于升压开关的***和方法
CN105247787A (zh) * 2013-10-03 2016-01-13 华为技术有限公司 可重新配置的多路径注频锁相振荡器
US9083349B1 (en) * 2014-01-21 2015-07-14 Pmc-Sierra Us, Inc. Voltage controlled oscillator with common mode adjustment start-up
CN104202042A (zh) * 2014-08-27 2014-12-10 杭州电子科技大学 一种基于锁相、注入相位同步和功率合成技术的信号源
CN105207670A (zh) * 2015-09-10 2015-12-30 重庆西南集成电路设计有限责任公司 分段低压控增益环形振荡器和调谐斜率转换电路
CN105827220A (zh) * 2016-03-23 2016-08-03 成都集思科技有限公司 六位数字延迟线
CN106209028A (zh) * 2016-06-23 2016-12-07 东南大学 一种适用于低电源电压的环形压控振荡器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"A Multiple-Crystal Interface PLL With VCO Realignment to Reduce Phase Noise";Sheng Ye等;《A Multiple-Crystal Interface PLL With VCO Realignment to Reduce Phase Noise》;20021231;第37卷(第12期);1795-1803 *
"A Polar Modulator Using Self-Oscillating Amplifiers and an Injection-Locked Upconversion Mixer》;Willem Laflere等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;20080229;第43卷(第2期);460-467 *

Also Published As

Publication number Publication date
CN108429540A (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
CN106656116B (zh) 高线性度的相位插值器
CN103595244B (zh) 具有频率抖动功能的弛张振荡器
CN100492877C (zh) 使用背靠背串联型mos变容管的低噪声数控lc振荡器
CN110518896B (zh) 一种提供任意频率及占空比的时钟发生电路与芯片
US20220368292A1 (en) Ampilfier with vco-based adc
CN108880507A (zh) 张弛振荡器
CN102843131B (zh) 一种环形压控振荡器
CN104270147A (zh) 一种环形振荡器
CN106961260A (zh) 低功耗可调频率、可调占空比的时钟产生电路
CN109672428B (zh) 一种张弛振荡器
CN108429540B (zh) 一种低功耗高分辨率的数字相位发生器
CN109245723B (zh) 一种片上rc振荡器电路
CN114024506B (zh) 开环型晶体振荡器电路
CN104202014B (zh) Rc滤波器数字调谐电路
CN115102544A (zh) 一种基于多相位注入锁定的低噪声宽带毫米波频率源
CN105515576B (zh) 带有粗调与细调的环形压控振荡器及锁相环
WO2018120555A1 (zh) 一种相位插值器电路及其提升线性度的方法
CN203423675U (zh) 一种限频压控环形振荡器
CN204145433U (zh) Rc滤波器数字调谐电路
CN103812503A (zh) 一种差分延迟单元电路及环形振荡器
CN204103896U (zh) 一种环形振荡器
CN102468846A (zh) 环型振荡器与环型振荡器的控制方法
CN102013887A (zh) 用于数模转换器的降低电压摆幅驱动器
CN110703849A (zh) 一种低功耗正弦波转方波电路
CN113364458B (zh) 一种高频率分辨率的数控振荡器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant