CN108369926A - 集成电路封装结构 - Google Patents

集成电路封装结构 Download PDF

Info

Publication number
CN108369926A
CN108369926A CN201680073920.3A CN201680073920A CN108369926A CN 108369926 A CN108369926 A CN 108369926A CN 201680073920 A CN201680073920 A CN 201680073920A CN 108369926 A CN108369926 A CN 108369926A
Authority
CN
China
Prior art keywords
face
metal layer
package substrate
dielectric layer
tube core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680073920.3A
Other languages
English (en)
Other versions
CN108369926B (zh
Inventor
姚计敏
S.加内桑
S.M.利夫
邓康
邓一康
D.马利克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108369926A publication Critical patent/CN108369926A/zh
Application granted granted Critical
Publication of CN108369926B publication Critical patent/CN108369926B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本文中公开了集成电路（IC）封装结构以及相关的设备和方法。在一些实施例中，一种IC封装基板可以包括：具有第一面和第二面的介电层；设置在介电层的第一面处且具有第一面和第二面的金属层，其中该金属层的第二面被设置在该金属层的第一面和介电层的第二面之间；在金属层的第一面处的用来将IC封装基板耦合至部件的封装接触件；以及在金属层的第一面处的用来将管芯耦合至IC封装基板的管芯接触件。

Description

集成电路封装结构
相关申请的交叉引用
本申请要求2015年12月15日提交的题为“INTEGRATED CIRCUIT PACKAGE STRUCTURES”的美国非临时专利申请号14/969,940的优先权的权益，所述美国非临时专利申请号14/969,940通过引用以其整体并入在本文中。
技术领域
本公开一般涉及集成电路，并且更特别地涉及集成电路封装结构。
背景技术
常规集成电路（IC）封装基板包括多个金属和介电层以将电信号从基板顶部上的管芯路由至耦合到基板底部的母板。通过介电层的垂直通路提供在金属层之间的用于电信号的路径。
附图说明
通过结合附图的以下详细描述将容易理解实施例。为了促进该描述，相似的参考数字指定相似的结构元件。在附图的各图中通过示例而不是通过限制来图示实施例。
图1是根据各种实施例的集成电路（IC）封装结构的侧横截面视图。
图2是根据各种实施例的图1的IC封装结构的IC封装的底视图。
图3是根据各种实施例的在图1的IC封装结构的管芯和IC封装基板之间的耦合的详细视图。
图4-12图示根据各种实施例的在图1的IC封装结构的IC封装基板的制造中的各种阶段。
图13-16图示根据各种实施例的在图1的IC封装结构的制造中的各种阶段。
图17-19图示根据各种实施例的在图1的IC封装结构的变化的制造中的各种阶段。
图20是根据各种实施例的制造IC封装基板的方法的流程图。
图21是根据各种实施例的制造IC封装的方法的流程图。
图22是可包括根据本公开的教导的IC封装结构的示例计算设备的框图。
具体实施方式
本文中公开的是集成电路（IC）封装结构，以及相关的设备和方法。在一些实施例中，一种IC封装基板可以包括：具有第一面和第二面的介电层；设置在介电层的第一面处并且具有第一面和第二面的金属层，其中该金属层的第二面被设置在该金属层的第一面和介电层的第二面之间；在金属层的第一面处的用来将IC封装基板耦合至部件的封装接触件；以及在金属层的第一面处的用来将管芯耦合至IC封装基板的管芯接触件。
常规IC封装技术限制了下一代计算设备朝着更小形状因子的进展。例如，上面讨论的常规IC封装，其将基板一侧上的管芯电耦合至基板另一侧上的母板，可能难以减小至临界厚度以下，这归因于由非常薄的基板产生的热翘曲问题。另一封装技术，方形扁平无引脚（QFN）封装利用引线接合来将管芯水平耦合至引线框架。然而，引线接合的性能和可靠性按常规小于可通过“倒装芯片”架构实现的性能和可靠性。
本文中公开的实施例中的各种实施例可以提供具有比常规IC封装更低的成本和/或更小的形状因子的IC封装。特别地，本文中公开的实施例中的各种实施例可以被用在移动和/或联网设备中以实现小且薄的形状因子设备，其可以提供增大的计算能力。本文中公开的实施例中的一些可以提供具有比常规IC封装更小的形状因子的单个金属层、低成本、倒装芯片封装架构。具有单个金属层和单个介电层的IC封装的实施例可以具有减小的材料成本，还减小制造成本（例如因为可能不需要形成通路）。本文中公开的制造技术中的各种制造技术使得能够使用在具有“可剥”芯的面板层上的对称工艺来制造用于这些IC封装的基板，从而使得容易形成两倍数目的IC封装基板。
在本文中公开了许多实施例，每个都具有各种优点。例如，本文中公开的实施例中的一些包括一种IC封装基板，其具有形成为单个介电层中的嵌入式迹线基板（ETS）的单个金属层，其中使用“管芯上焊接”或“封装上焊接”技术使管芯耦合至IC封装基板。因为这样的IC封装基板仅包括单个金属层，所以可能不需要钻通路。一些实施例可以包括在IC封装基板的相同侧上的球栅阵列（BGA）球和管芯，并且因此可能具有比常规倒装芯片封装更小的高度。各种实施例可以提供具有小形状因子的常规封装（诸如QFN）的低成本低复杂性备选方案。此外，本文中公开的各种实施例可以提供可能通过现有工具集制造的新架构，从而减小制造启动的成本和复杂性。在本文中讨论了许多其他实施例，包括IC封装基板、IC封装、IC封装结构、计算设备和制造方法。
在下面的详细描述中，参考形成本文的一部分的附图，在附图中相似的数字始终指定相似的部分，并且在其中通过图示示出可以实践的实施例。要理解，在不偏离本公开的范围的情况下可以利用其他实施例并且可以做出结构或逻辑改变。因此，不要以限制性意义来理解下面的详细描述。
可以以对理解所要求保护的主题最有帮助的方式来将各种操作依次描述为多个分立的动作或操作。然而，描述的顺序不应该被解释为暗示这些操作必须是顺序相关的。特别地，可以不以呈现的顺序来执行这些操作。可以以与描述的实施例不同的顺序来执行描述的操作。可以执行各种附加操作，和/或可以在附加实施例中省略描述的操作。
为了本公开的目的，短语“A和/或B”意指（A）、（B）或（A和B）。为了本公开的目的，短语“A、B和/或C”意指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）、或（A、B和C）。当参考测量范围使用时，术语“在……之间”包括测量范围的端部。
该描述使用短语“在一个实施例中”或“在实施例中”，它们中的每一个可以是指相同或不同实施例中的一个或多个。此外，当关于本公开的实施例使用时，术语“包括”、“包含”、“具有”等等是同义的。本公开可以使用基于视角的描述，诸如“在……上面”、“在……下面”、“顶部”、“底部”、以及“侧”；此类描述被用来促进讨论并且不意图限制所公开的实施例的应用。附图不一定按比例绘制。
图1是根据各种实施例的IC封装结构100的侧横截面视图。该IC封装结构100可以包括耦合至部件114的IC封装120。该部件114可以是印刷电路板（例如母板）、另一IC封装（例如处于封装上封装配置）、***器、或任何其他适当的部件。该IC封装120可以包括耦合至管芯118的IC封装基板102。与常规封装结构（在其中封装基板被设置在管芯和部件（例如印刷电路板）之间）相比，该管芯118和部件114可以被设置在IC封装基板102的相同“侧”处，如在图1中示出的那样。
该IC封装基板102可以包括具有第一面136和第二面138的介电层110。在一些实施例中，该介电层110可以具有如在第一面136和第二面138之间测得的厚度132（如图1中示出的），其在50µm和200µm之间。该介电层110可以由预浸材料（prepreg material）形成，在该预浸材料中利用树脂材料（例如环氧树脂）来使复合纤维“预浸渍”。可以通过压力和/或热量的施加来使预浸材料固化以形成介电层110。在一些实施例中，该预浸材料可以具有小于0.007的介电损耗角正切以支持高频率信号传送。
该IC封装基板102还可以包括金属层104，其设置在介电层110的第一面136处，并且可以具有其自己的第一面106和第二面108。该金属层104的第二面108可以被设置在金属层104的第一面106和介电层110的第二面138之间。该金属层104可以包括导电材料（诸如铜），其在导电迹线中布置以在金属层104内提供电路径，如本领域中已知的。在一些实施例中，该金属层104可以具有如在第一面106和第二面108之间测得的厚度149（如图1中示出的），其在10µm和20µm之间（例如15µm）。
该IC封装基板102可以包括在金属层104的第一面106处的封装接触件112以将IC封装基板102耦合至部件114。该IC封装基板102还可以包括在金属层104的第一面106处的管芯接触件116以将管芯118耦合至IC封装基板102。如下面讨论的，该封装接触件112和管芯接触件116可以是金属层104的没有被介电层110或阻焊剂覆盖的部分。
在一些实施例中，该金属层104可以凹进在介电层110中。特别地，该封装接触件112和管芯接触件116可以凹进在介电层110中以使得金属层104的第一面106从介电层110的第一面136中的至少一些退后。该退后可以是任何适当的距离（例如在0.5µm和5µm之间）。如在图1中示出的，该第一面136可以包括在其中设置管芯接触件116的凹进部126，并且还可以包括在其中设置封装接触件112的凹进部122。在一些实施例中，如在下面参考图4-11进一步详细讨论的，可以使用ETS技术来形成该金属层104（包括封装接触件112和管芯接触件116）。凹进的接触件（诸如使用ETS技术形成的那些）可以实现相对于常规“突出迹线”技术的增大的接触件密度，并且因此可能特别适合于小形状因子器件。
管芯焊接材料134的部分可以被设置在管芯118和金属层104之间以将管芯118电耦合至金属层104。例如，如在图1中图示的，该管芯焊接材料134可以将管芯118的不同导电接触件154电耦合至管芯接触件116的对应一些。在一些实施例中，该管芯焊接材料134的部分可以是受控塌陷芯片连接（C4或“倒装芯片”）焊料凸块。该管芯焊接材料134的部分的间距可以等于管芯接触件116的间距146。在一些实施例中，该间距146可以在50 µm和200 µm之间。除了其他因素之外，还可以基于产品要求以及管芯118下面的焊料凸块图样来选择间距146。例如，管芯118下面的焊料凸块图案可以仅包括***焊料凸块（例如1-2个两行焊料凸块），或者包括整个管芯118下面的焊料凸块的图案化阵列。
封装焊接材料140的部分可以被设置在金属层104上（例如在封装接触件112上），并且可以被设置在金属层104和部件114（例如PCB）之间。例如，该封装焊接材料140可以将部件114的不同导电接触件113电耦合至封装接触件112的对应一些。在一些实施例中，该封装焊接材料140的部分可以是BGA焊料球。BGA焊料球可以具有任何适当的组成；例如，BGA焊料可以包括锡、银、和/或铜，并且还可以包括少量的镍以提高抗冲击性。
在一些此类实施例中，该BGA焊料球可以以100µm和350µm之间的高度142远离金属层104延伸。该高度142可以基于间距144来选择。一些示例实施例可以具有0.35mm的间距144和在90µm和110µm之间的高度142（例如100µm），0.5mm的间距144和在160µm和200µm之间的高度142（例如180µm），或0.65mm的间距144和在325µm和375µm之间的高度142（例如350µm）。一些示例实施例可以具有0.30mm和0.65mm之间的间距144和在90µm和375µm之间的高度142。
如在图1中图示的，高度142可以大于在金属层104的第一面106和管芯118的面155（与在其处设置导电接触件154的面157相对）之间的距离。因此，当利用封装焊接材料140将IC封装基板102耦合至部件114时，管芯118可能“适应”在IC封装基板102和部件114之间的空间。例如，在一些实施例中，如在面155和157之间测得的管芯118的高度156可以在50µm和300µm之间。因为管芯118适应在IC封装基板102和部件114之间的空间，所以管芯118的高度156可能对IC封装120的厚度没有贡献（与常规倒装芯片封装相比）。该封装焊接材料140的部分的间距可能等于封装接触件112的间距144。在一些实施例中，该间距144可以在300µm和650µm之间（例如500µm），并且可以取决于部件114的类型（例如PCB的类型）。
在一些实施例中，第一阻焊剂层124可以设置在介电层110的第一面136处，并且第二阻焊剂层130可以被设置在介电层110的第二面138处（以使得介电层110设置在第一阻焊剂层124和第二阻焊剂层130之间）。在一些实施例中，如在图1中图示的，第一阻焊剂层124可以位于封装焊接材料140的相邻部分之间，但是不在管芯焊接材料134的相邻部分之间。特别地，第一阻焊剂层124可以包括对应于封装接触件112的开口128，但是在管芯118的“阴影”中可以不存在阻焊剂。
在其他实施例中，该第一阻焊剂层124可以位于封装焊接材料140的相邻部分之间，并且还位于管芯焊接材料134的相邻部分之间（在图1中的管芯焊接材料134的相邻部分之间没有示出第一阻焊剂层124）。在此类实施例中，该第一阻焊剂层124可以包括对应于封装接触件112的开口128，以及对应于管芯接触件116的开口（在图1中没有图示）以使得第一阻焊剂层124的阻焊剂被设置在管芯118和介电层110之间。当使用“封装上焊接”技术来将管芯118耦合至IC封装基板102时，此类实施例可能特别适合。下面参考图15-17来讨论此类技术的示例。
在还有的其他实施例中，可以不将阻焊剂设置在介电层110的第一面136处，并且因此第一阻焊剂层124可以不被包括在IC封装结构100中。在一些实施例中，可以不将阻焊剂设置在介电层110的第二面138处，并且因此第二阻焊剂层130可以不被包括在IC封装结构100中。在其中阻焊剂层130被包括在IC封装结构100中的实施例中，可能将阻焊剂层130布置在第二面138上以便抵消可能作为第一阻焊剂层124的结果而发生的IC封装基板102的任何翘曲。特别地，因为阻焊剂的存在可能是热翘曲的有力贡献者，所以第一阻焊剂层124可以被设计成仅在其中阻焊剂特别有用的区域中使用阻焊剂（例如以保护特定的铜迹线），并且第二阻焊剂层130可以被设计成在特定位置中具有阻焊剂以抵消IC封装结构100由于第一阻焊剂层124而经历的任何热翘曲。如本领域中已知的，此类设计的确定可能取决于IC封装结构100的几何结构和材料。在一些实施例中，例如，该第一阻焊剂层124和第二阻焊剂层130可以具有阻焊剂跨介电层110的对称设计；在其他实施例中（诸如图1中图示的实施例），第一阻焊剂层124和第二阻焊剂层130可以具有阻焊剂的非对称设计。在其中阻焊剂被包括在IC封装结构100中的实施例中，该阻焊剂的厚度可以是任何适当的厚度；例如在一些实施例中，该阻焊剂可以是15µm -25µm厚（例如20µm）。
在一些实施例中，底部填充材料148可以被设置在管芯118和IC封装基板102之间。如本领域中已知的，该底部填充材料148可以使管芯118和IC封装基板102之间的机械耦合加强，并且提高管芯118和IC封装基板102之间的电耦合的可靠性。在一些实施例中，该底部填充材料148可以具有范围在10%和50%之间的填料颗粒加载以调整粘度、热膨胀系数和模量，从而在管芯118和IC封装基板102之间实现稳健附接并且提供互连保护。在一些实施例中，底部填充材料148可以不被包括在IC封装结构100中。
该IC封装基板102的金属层104可以是IC封装基板102中的唯一金属层。特别地，在IC封装基板102中可能不存在金属层104可以耦合至的其他金属层，并且因此在介电层110中可能不需要“垂直”通路来将一个金属层导电耦合至另一个。该介电层110可以是IC封装基板102中的唯一介电层。通路的“消除”可能不仅降低制造成本（通过消除制造工艺步骤和材料）而且提高制造产量（通过使得相对于多金属层基板而言更易于在视觉上检查并探测IC封装基板的故障，所述多金属层基板的内部金属不能在视觉上评估并且必须利用指定的接触点来探测）。
图1的IC封装基板102和管芯118可以具有任何期望的占用空间。例如，图2是根据各种实施例的图1的IC封装结构100的IC封装120的底视图。该封装焊接材料140和管芯118被示出为设置在IC封装基板102上。该管芯118的占用空间可以具有第一尺寸158和第二尺寸162。在一些实施例中，该第一尺寸158和/或第二尺寸162可以小于5mm；例如在1mm和4mm之间，或在1.5mm和2.5mm之间。在另一示例中，该第一尺寸158可以在2mm和2.25mm之间并且该第二尺寸162可以在2mm和2.25mm之间。该IC封装基板102的占用空间可以具有第一尺寸160和第二尺寸164。在一些实施例中，该第一尺寸160和/或第二尺寸164可以小于10mm；例如在2mm和7mm之间，或在3mm和6mm之间。例如，该第一尺寸160可以在3mm和4mm之间，并且该第二尺寸164可以在4.25mm和4.75mm之间。
尽管在图2中图示了特定数目的封装焊接材料140的部分，但是这仅仅是说明性的，并且在IC封装基板102的占用空间以及计算应用的需要的条件下，可以使用任何适当数目的封装焊接材料140的部分（每一个都提供IC封装120和部件114之间的电连接点）。例如，在一些实施例中，该IC封装120可以包括20-80个封装焊接材料140的部分（例如40-70个部分）。
在一些实施例中，管芯118上的导电接触件154可以是铜凸块。图3是根据各种实施例的在图1的IC封装结构100的此类管芯118和IC封装基板102之间的耦合的详细视图。特别地，图3图示（凹进在介电层110中的）金属层104的管芯接触件116、管芯焊接材料134和充当管芯118的导电接触件154的铜凸块之间的耦合的几何结构。如所示出的，导电接触件154可以通过通路152导电耦合至管芯118的金属层150。在一些实施例中，该导电接触件154和管芯接触件116可以具有近似相同的宽度173。宽度173可以采用任何适当的值；例如，在一些实施例中，宽度173可以在30µm和90µm之间。宽度173可以取决于间距146；例如，一个特定实施例可以具有50µm的间距146和在25µm和35µm之间的宽度173（例如30µm），并且另一特定实施例可以具有150µm的间距和在80µm和100µm之间的宽度173（例如90µm）。该管芯焊接材料134可以在芯片附接工艺期间与由铜（例如铜衬垫）形成的暴露管芯接触件116相互作用以形成具有大约1-2µm的厚度的铜锡金属间化合物。
可以使用任何适当的制造技术来形成本文中公开的IC封装结构100以及它们的构成部分。例如，图4-12图示根据各种实施例的图1的IC封装结构100的IC封装基板102的制造中的各种阶段。虽然图4-12图示用于制造图1的IC封装基板102的特定方法，但是可以使用能够用来形成根据本公开的IC封装基板102的任何制造技术。例如，可以根据本文中讨论的（例如上面参考图1-3讨论的）对应元件的实施例中的任何来实施下面参考图4-12讨论的组件的元件。
图4图示包括芯402以及设置在芯402的相对面上的铜箔404A和404B的组件400。如下面进一步详细讨论的，该芯402可以是牺牲芯，并且可以在芯402上形成两个IC封装基板102。
图5图示在组件400（图4）的铜箔404A和404B上分别提供图案化的抗蚀剂材料502A和502B之后的组件500。该图案化的抗蚀剂材料502A和502B可以是干膜抗蚀剂，并且可以使用常规光刻技术来形成，并且因此在本文中没有详细讨论。图案化的抗蚀剂材料502A和502B的图案可以充当镀铜的掩模并且可以对应于图1的IC封装基板102的金属层104，如下面进一步详细讨论的。
图6图示在组件500（图5）的图案化的抗蚀剂材料502A和502B以及暴露的铜箔404A和404B上电镀铜602A和602B之后的组件600。如所示出的，电镀的铜602A和602B可以分别在图案化的抗蚀剂材料502A和502B上方延伸。
图7图示在移除组件600（图6）的图案化的抗蚀剂材料502A和502B以分别形成图案化的铜702A和702B之后的组件700。如下面进一步详细讨论的，图案化的铜702A和702B可以提供图1的IC封装基板102的金属层104。
图8图示在组件700（图7）的图案化的铜702A和702B上提供预浸材料802A和802B之后的组件800。该预浸材料802A和802B可以分别面对着铜箔804A和804B。
图9图示在使用压力和/或热量层压组件800（图8）的预浸材料802A和802B以使预浸材料802A和802B中的基质（matrix）固化并且分别形成介电层110A和110B之后的组件900。例如，可以使用热压机来执行层压。
图10图示在移除芯402并且对组件900（图9）的芯402的任一侧上的结构进行“分板”之后的组件1000；在移除芯402时形成组件1000的两个拷贝，但是在图10中仅图示一个。组件1000包括铜箔404、图案化的铜702、介电层110和铜箔804。
图11图示在蚀刻铜箔404、铜箔804和图案化的铜702中的至少一些以形成金属层104之后的组件1100。如在图11中图示的，图案化的铜702可以被蚀刻以使得金属层104凹进在介电层110中，如上面参考图1讨论的。如上面指示的，金属层104在介电层110中的凹进可以被称为形成ETS结构。组件1100可以提供IC封装基板102的一个实施例。
图12图示在向组件1100（图11）提供第一阻焊剂层124和第二阻焊剂层130之后的组件1200。如上面参考图1的实施例讨论的，该第一阻焊剂层可以包括与金属层104的封装接触件112相对应的开口128，并且可能没有阻焊剂设置得接近管芯接触件116。在其他实施例中，该IC封装基板102可能不包括第一阻焊剂层124和/或第二阻焊剂层130。在还有的其他实施例中，该IC封装基板102可以包括接近管芯接触件116的阻焊剂（例如，如在下面参考图17-19讨论的）。可以根据已知的技术来对该第一阻焊剂层124和/或第二阻焊剂层130进行层压和图案化。该组件1200可以提供IC封装基板102的一个实施例。
图13-16图示根据各种实施例的图1的IC封装结构100的制造（例如组件）中的各种阶段。虽然图13-16图示用于制造图1的IC封装结构100的特定方法，但是可以使用能够用来形成根据本公开的IC封装结构100的任何制造技术。例如，可以根据本文中讨论的（例如上面参考图1-3讨论的）对应元件的实施例中的任何来实施下面参考图13-16讨论的组件的元件。
图13图示在向IC封装基板102的封装接触件112（参见例如图1和12）提供封装焊接材料140之后的组件1300。在一些实施例中，如上面讨论的，该封装焊接材料140可以是BGA球。该组件1300可以提供IC封装基板102的一个实施例。
图14图示在利用管芯焊接材料134将管芯118耦合至组件1300（图13）的管芯接触件116之后的组件1400。特别地，如上面参考图1讨论的，该管芯焊接材料134可以使管芯接触件116和管芯118中的对应导电接触件154电耦合。如本领域中已知的，可以通过执行晶片贴覆（wafer taper）、减薄、激光划片和锯切工艺来由多个管芯的晶片形成管芯118。在一些实施例中，在将管芯118耦合至组件1300之前，可以向该管芯118提供管芯焊接材料134；这些实施例可以被称为“管芯上焊接”实施例。在管芯上焊接实施例中，该管芯焊接材料134可以被提供为管芯118上的焊料凸块，并且可以使得管芯118（以及其焊料凸块）与组件1300的管芯接触件116接触并耦合到该管芯接触件116。在其他实施例中，可以在将管芯118耦合至组件1300之前在管芯接触件116上提供管芯焊接材料134；这些实施例可以被称为“封装上焊接”实施例。在封装上焊接实施例中，该管芯焊接材料134可以被提供为管芯接触件116上的焊料凸块，并且可以使得管芯118经由焊料凸块与管芯接触件116接触并且耦合至该管芯接触件116。在下面参考图17-19讨论封装上焊接实施例的另外的示例。在封装上焊接和管芯上焊接实施例二者中，管芯焊接材料134可以经历回流工艺以将管芯118耦合至管芯接触件116（其可以包括例如任何适当的去焊剂或其他清洁或制备操作）。该组件1400可以提供IC封装120的一个实施例。
图15图示在组件1400（图14）的管芯118和IC封装基板102之间提供底部填充材料148之后的组件1500。如上面指出的，在一些实施例中，可能不包括底部填充材料148。该组件1500可以提供IC封装120的一个实施例。在一些实施例中，上面讨论的组件400-1500可以与基质（其可以被称为“条板”）中的多个其他此类组件平行形成，并且可以在将组件1500耦合至部件114（例如，如下面参考图16讨论的）之前彼此单一化。更一般地，本文中讨论的IC封装基板102和/或IC封装120可以作为基板和/或封装的基质的部分平行形成，并且可以在进一步处理之前彼此单一化。
图16图示在利用封装焊接材料140将组件1500（图15）耦合至部件114之后的组件1600。特别地，如上面参考图1讨论的，该封装焊接材料140可以使封装接触件112与部件114中的对应导电接触件113电耦合。该组件1600可以提供IC封装结构100的一个实施例。
如在上面讨论的，在一些实施例中，该第一阻焊剂层134可以包括设置在管芯118和IC封装基板102之间的阻焊剂。图17-19图示根据各种实施例的包括此类阻焊剂的IC封装结构100的制造中的各种备选阶段。例如，可以根据本文中讨论的（例如，上面参考图1-3讨论的）对应元件的实施例中的任何来实施下面参考图17-19讨论的组件的元件。
图17图示在向组件1100（图11）提供第一阻焊剂层124和第二阻焊剂层130之后的组件1700，其中该第一阻焊剂层124包括设置在管芯接触件116周围的附加阻焊剂125。特别地，该第一阻焊剂层124可以包括与金属层104的管芯接触件116相对应的附加阻焊剂125中的开口129。该组件1700可以提供IC封装基板102的一个实施例。如在上面指出的，在一些实施例中，可能不包括第二阻焊剂层130。
图18图示在向图17的IC封装基板102的封装接触件112提供封装焊接材料140并且向图17的IC封装基板102的管芯接触件116提供管芯焊接材料134之后的组件1800。在一些实施例中，如上面讨论的该封装焊接材料140可以是BGA球，并且管芯焊接材料134可以是焊料凸块。该组件1800可以提供IC封装基板102的一个实施例。
图19图示在利用管芯焊接材料134将管芯118耦合至组件1800（图18）的管芯接触件116之后的组件1900。特别地，如上面参考图1讨论的，该管芯焊接材料134可以使管芯接触件116与管芯118中的对应导电接触件154电耦合。如上面讨论的，图17-19的实施例可以表示“封装上焊接”实施例。该组件1900可以提供IC封装120的一个实施例。可以根据上面参考图15-16讨论的操作来进一步处理组件1900以形成IC封装结构100。
图20是根据各种实施例的制造IC封装基板的方法2000的流程图。虽然以图20中的特定顺序布置了方法2000的操作并且每个图解一次，但是在各种实施例中，操作中的一个或多个可以重复、乱序执行或并行执行（当适合时）。例如，可以根据本文中讨论的（例如上面参考图1-3讨论的）对应元件的实施例中的任何来实施下面参考图20讨论的操作的元件。
在2002处，可以在设置于芯上的铜箔上提供图案化的抗蚀剂材料。例如，如上面参考图5讨论的，可以在设置于芯402上的铜箔404上提供图案化的抗蚀剂材料502。在一些实施例中，可以在芯的相对面上执行参考2002（以及2004-2008）讨论的操作，如上面参考图4-9讨论的。
在2004处，可以在2002的图案化的抗蚀剂材料上电镀铜。例如，如上面参考图6讨论的，可以在图案化的抗蚀剂材料502上电镀铜602。
在2006处，可以移除2002的图案化的抗蚀剂材料以形成图案化的铜。例如，如上面参考图7讨论的，可以移除图案化的抗蚀剂材料502以形成图案化的铜702。
在2008处，可以将预浸材料层压在2006的图案化的铜上。例如，如上面参考图8和9讨论的，可以将预浸材料802层压在图案化的铜702上以形成介电层110。
在2010处，在2008处的层压预浸材料之后，可以移除芯。例如，如上面参考图10讨论的，芯402的任一侧上的结构可以从芯402分板。
在2012处，可以蚀刻（例如2002的）铜箔和（例如2006的）图案化的铜的至少一些以形成具有凹进在2010的介电层中的铜的IC封装基板。例如，如上面参考图11讨论的，可以蚀刻铜箔404（和伴随预浸材料802的铜箔804）和图案化的铜702的至少一些以形成具有包括凹进在介电层110中的铜的金属层104的IC封装基板（例如组件1100）。
在一些实施例中，该方法2000可以进一步包括向介电层的一个或多个相对面（例如介电层110的第一面136或第二面138）提供阻焊剂。该方法2000可以包括根据本文中公开的实施例的任何其他附加制造操作。
图21是根据各种实施例的制造IC封装的方法2100的流程图。虽然以图21中的特定顺序布置了方法2100的操作并且每个图解一次，但是在各种实施例中，操作中的一个或多个可以重复、乱序执行或并行执行（当适合时）。例如，可以根据本文中讨论的（例如上面参考图1-3讨论的）对应元件的实施例中的任何来实施下面参考图21讨论的操作的元件。
在2102处，可以将管芯耦合至IC封装基板的管芯接触件，其中该IC封装基板包括：具有第一面和第二面的介电层；设置在介电层的第一面处并且具有第一面和第二面的金属层，其中该金属层的第二面被设置在该金属层的第一面和介电层的第二面之间；在金属层的第一面处的用来将IC封装耦合至部件的封装接触件；以及在金属层的第一面处的管芯接触件。例如，如上面参考图1、14和19讨论的，管芯118可以耦合至IC封装基板102的管芯接触件116，其中该IC封装基板102包括：具有第一面136和第二面138的介电层110；设置在介电层110的第一面136处并且具有第一面106和第二面108的金属层104，其中该金属层104的第二面108设置在金属层104的第一面106和介电层110的第二面138之间；在金属层104的第一面106处的用来将IC封装基板102耦合至部件114的封装接触件112；以及在金属层104的第一面106处的管芯接触件116。在“管芯上焊接”实施例中，2102的管芯可以具有用来耦合至IC封装的焊料凸块；在“封装上焊接”实施例中，可以向管芯接触件提供焊料凸块，然后将该焊料凸块用于使管芯接触件与管芯耦合。
在2104处，可以向2102的IC封装基板的封装接触件提供焊接材料。例如，如上面参考图1、13和18讨论的，可以向IC封装基板102的封装接触件112提供封装焊接材料140。
在一些实施例中，该方法2100可以进一步包括利用2104的焊接材料使IC封装基板耦合至部件（例如利用封装焊接材料140使IC封装基板102耦合至部件114）。该方法2100可以包括根据本文中公开的实施例的任何其他附加制造操作。
图22是可以包括本文中公开的IC封装结构100的实施例中的任何的示例计算设备2200的框图。许多元件在图22中被图示为包括在计算设备2200中，但是当适合于应用时，这些元件中的任何一个或多个可以被省略或复制。
另外，在各种实施例中，该计算设备2200可能不包括图22中图示的元件中的一个或多个，但是计算设备2200可以包括用于耦合至一个或多个元件的接口电路。例如，该计算设备2200可能不包括显示设备2206，但是可以包括显示设备2206可以耦合至的显示设备接口电路（例如连接器和驱动器电路）。在另一组示例中，该计算设备2200可能不包括音频输入设备2224或音频输出设备2208，但是可以包括音频输入设备2224或音频输出设备2208可以耦合至的音频输入或输出设备接口电路（例如连接器和支持电路）。该计算设备2200的元件中的任何一个或多个可以被包括在IC封装结构100中（例如，在包括于IC封装结构100中的管芯118中）。例如，计算设备2200的元件中的一个或多个中的任何处理或存储器设备可以在管芯118中实例化，并且被包括在IC封装120中；IC封装120可以被耦合至计算设备2200的母板或另一适当部件（例如***器）。
该计算设备2200可以包括处理设备2202（例如一个或多个处理设备）。如在本文中使用的，术语“处理设备”或“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的部分。该处理设备2202可以包括一个或多个数字信号处理器（DSP）、专用集成电路（ASIC）、中央处理单元（CPU）、图形处理单元（GPU）、密码处理器、服务器处理器或任何其他适当的处理设备。该计算设备2200可以包括存储器2204，该存储器2204其自身可以包括一个或多个存储器设备，诸如易失性存储器（例如动态随机存取存储器（DRAM））、非易失性存储器（例如只读存储器（ROM））、闪速存储器、固态存储器和/或硬盘驱动器。
在一些实施例中，该计算设备2200可以包括通信芯片2212（例如一个或多个通信芯片）。例如，该通信芯片2212可以被配置成管理用于去到和来自计算设备2200的数据传送的无线通信。术语“无线”以及其派生词可以被用来描述可以通过使用调制电磁辐射通过非固体介质传达数据的电路、设备、***、方法、技术、通信通道等等。术语不暗示相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含。
通信芯片2212可以实施许多无线标准或协议中的任何，包括但不限于电气和电子工程师协会（IEEE）标准，其包括Wi-Fi（IEEE 802.11家族）、IEEE 802.16标准（例如IEEE802.16-2005修改）、长期演进 （LTE）项目连同任何修改、更新和/或修订（例如高级LTE项目、超移动宽带（UMB）项目（也被称为“3GPP2”）等等）。IEEE 802.16兼容宽带无线接入（BWA）网络通常被称为WiMAX网络（代表微波存取全球互通的首字母缩略词），其是通过针对IEEE802.16标准的合格和互操作性测试的产品的认证标志。该通信芯片2212可以根据全球移动通信***（GSM）、通用分组无线电业务（GPRS）、通用移动通讯***（UMTS）、高速分组接入（HSPA）、演进的HSPA（E-HSPA）、或LTE网络来操作。该通信芯片2212可以根据GSM演进的增强数据（EDGE）、GSM EDGE无线电接入网络（GERAN）、通用陆地无线电接入网络（UTRAN）或演进的UTRAN（E-UTRAN）来操作。该通信芯片2212可以根据码分多址（CDMA）、时分多址（TDMA）、数字增强无绳通讯（DECT）、演进-数据优化（EV-DO）及其派生词、以及被指定为3G、4G、5G以及以上的任何其他无线协议来操作。在其他实施例中，该通信芯片2212可以根据其他无线协议来操作。该计算设备2200可以包括用来促进无线通信和/或接收其他无线通信（诸如AM或FM无线电传输）的天线2222。
在一些实施例中，该通信芯片2212可以管理有线通信，诸如电气、光学或任何其他适当的通信协议（例如以太网）。如上面指出的，该通信芯片2212可以包括多个通信芯片。例如，第一通信芯片2212可以专用于较短程无线通信（诸如WiFi或蓝牙），并且第二通信芯片2212可以专用于较长程无线通信（诸如全球定位***（GPS）、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO、或其他）。在一些实施例中，第一通信芯片2212可以专用于无线通信，并且第二通信芯片2212可以专用于有线通信。
该计算设备2200可以包括电池/功率电路2214。该电池/功率电路2214可以包括一个或多个能量存储设备（例如电池或电容器）和/或用于将计算设备2200的元件耦合至与计算设备2200分开的能量源（例如AC线功率）的电路。
该计算设备2200可以包括显示设备2206（或如上面讨论的对应接口电路）。例如，显示设备2206可以包括任何视觉指示器，诸如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器（LCD）、发光二极管显示器或平板显示器。
该计算设备2200可以包括音频输出设备2208（或如上面讨论的对应接口电路）。例如，该音频输出设备2208可以包括生成可听指示符的任何设备，诸如扬声器、耳机或耳塞。
该计算设备2200可以包括音频输入设备2224（或如上面讨论的对应接口电路）。该音频输入设备2224可以包括生成表示声音的信号的任何设备，诸如麦克风、麦克风阵列、或数字仪器（例如具有音乐仪器数字接口（MIDI）输出的仪器）。
该计算设备2200可以包括全球定位***（GPS）设备2218（或如上面讨论的对应接口电路）。如本领域中已知的，该GPS设备2218可以与基于卫星的***通信并且可以接收计算设备2200的位置。
该计算设备2200可以包括其他输出设备2210（或如上面讨论的对应接口电路）。该其他输出设备2210的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射机、或附加存储设备。
该计算设备2200可以包括其他输入设备2220（或如上面讨论的对应接口电路）。该其他输入设备2220的示例可以包括加速度计、陀螺仪、图像捕获设备、键盘、光标控制设备（诸如鼠标）、触笔、触控板、条形码读取器、快速响应（QR）代码读取器、任何传感器或射频识别（RFID）读取器。
下面的段落描述本文中公开的实施例的各种实施例的示例。
示例1是一种集成电路（IC）封装基板，包括：具有第一面和第二面的介电层；设置在介电层的第一面处且具有第一面和第二面的金属层，其中该金属层的第二面被设置在该金属层的第一面和介电层的第二面之间；在金属层的第一面处的用来将IC封装基板耦合至部件的封装接触件；以及在金属层的第一面处的用来将管芯耦合至IC封装基板的管芯接触件。
示例2可以包括示例1的主题，并且可以进一步指定金属层凹进在介电层中。
示例3可以包括示例1-2中的任一个的主题，并且可以进一步指定封装接触件和管芯接触件凹进在介电层中。
示例4可以包括示例1-3中的任一个的主题，并且可以进一步指定在介电层中没有设置通路。
示例5可以包括示例1-4中的任一个的主题，并且可以进一步指定该金属层是IC封装基板中的唯一金属层。
示例6可以包括示例1-5中的任一个的主题，并且可以进一步包括设置在介电层的第一面处并且包括对应于封装接触件的开口的阻焊剂层。
示例7可以包括示例6的主题，并且可以进一步指定该阻焊剂层是第一阻焊剂层，并且该IC封装基板进一步包括第二阻焊剂层，其中该介电层被设置在第一阻焊剂层和第二阻焊剂层之间。
示例8可以包括示例1-7中的任一个的主题，并且可以进一步指定该介电层由预浸材料形成。
示例9可以包括示例1-8中的任一个的主题，并且可以进一步指定该IC封装基板具有小于5毫米×5毫米的矩形占用空间。
示例10可以包括示例1-9中的任一个的主题，并且可以进一步指定该介电层的在介电层的第一面和第二面之间的厚度在50µm和200µm之间。
示例11是一种集成电路（IC）封装结构，包括：IC封装基板，包括具有第一面和第二面的介电层，和设置在介电层的第一面处具有第一面和第二面的金属层，其中该金属层的第二面被设置在该金属层的第一面和介电层的第二面之间；管芯；设置在管芯和金属层之间用来将管芯电耦合至金属层的管芯焊接材料；以及封装焊接材料，其设置在金属层上以使得该封装焊接材料经由金属层电耦合至管芯。
示例12可以包括示例11的主题，并且可以进一步指定该封装焊接材料是球栅阵列（BGA）焊料球。
示例13可以包括示例12的主题，并且可以进一步指定该BGA焊料球以200µm和350µm之间的高度远离金属层延伸。
示例14可以包括示例12-13中的任一个的主题，并且可以进一步指定该BGA焊料球是第一BGA焊料球，该IC封装结构进一步包括第二BGA焊料球，并且第一BGA焊料球和第二BGA焊料球以300微米和650微米之间的间距分隔开。
示例15可以包括示例11-14中的任一个的主题，并且可以进一步包括在管芯和IC封装基板之间的底部填充材料。
示例16可以包括示例11-15中的任一个的主题，并且可以进一步包括在管芯和介电层之间的阻焊剂。
示例17可以包括示例11-15中的任一个的主题，并且可以进一步指定在管芯和介电层之间没有设置阻焊剂。
示例18可以包括示例11-17中的任一个的主题，并且可以进一步指定金属层的在金属层的第一面和金属层的第二面之间的厚度在10µm和20µm之间。
示例19可以包括示例11-18中的任一个的主题，并且可以进一步指定该管芯包括管芯金属层和通路，并且该管芯的金属层通过通路、电耦合至通路的铜材料和管芯焊接材料而电耦合至IC封装基板的金属层。
示例20可以包括示例11-19中的任一个的主题，并且可以进一步包括通过封装焊接材料电耦合至金属层的部件。
示例21可以包括示例20的主题，并且可以进一步指定该部件是印刷电路板。
示例22可以包括示例11-21中的任一个的主题，并且可以进一步指定该IC封装基板具有小于5毫米×5毫米的矩形占用空间。
示例23是一种制造集成电路（IC）封装基板的方法，包括：在设置于芯上的铜箔上提供图案化的抗蚀剂材料；在提供图案化的抗蚀剂材料之后，在图案化的抗蚀剂材料上电镀铜；在电镀铜之后，移除图案化的抗蚀剂材料以形成图案化的铜；将预浸材料层压在图案化的铜上以形成介电层；在层压预浸材料之后，移除芯；以及在移除芯之后，蚀刻铜箔和图案化的铜中的至少一些以形成具有凹进在介电层中的铜的IC封装基板。
示例24可以包括示例23的主题，并且可以进一步指定该介电层具有第一面和相对的第二面，凹进在介电层中的铜提供具有第一面和第二面的金属层，该金属层被设置在介电层的第一面处，该金属层的第二面被设置在该金属层的第一面和介电层的第二面之间，金属层在金属层的第一面处提供用来将IC封装基板耦合至部件的封装接触件，并且金属层在金属层的第一面处提供用来将管芯耦合至IC封装的管芯接触件。
示例25可以包括示例23的任一个的主题，并且可以进一步指定铜在介电层的第一面处凹进在介电层中，并且该方法进一步包括在蚀刻之后，向介电层的第一面或相对第二面提供阻焊剂。
示例26是一种制造集成电路（IC）封装的方法，包括：将管芯耦合至IC封装基板的管芯接触件，其中该IC封装基板包括：具有第一面和第二面的介电层，设置在介电层的第一面处且具有第一面和第二面的金属层，其中该金属层的第二面被设置在该金属层的第一面和介电层的第二面之间，在金属层的第一面处的用来将IC封装基板耦合至部件的封装接触件，以及在金属层的第一面处的管芯接触件；以及向封装接触件提供焊接材料。
示例27可以包括示例26的主题，并且可以进一步包括利用焊接材料将IC封装基板耦合至部件。
示例28可以包括示例26-27中的任一个的主题，并且可以进一步指定将管芯耦合至IC封装基板包括：提供具有焊料凸块的所述管芯；以及在管芯接触件处利用焊料凸块将所述管芯耦合至IC封装。
示例29可以包括示例26-27中的任一个的主题，并且可以进一步指定将管芯耦合至IC封装基板包括：向管芯接触件提供焊料凸块；以及将管芯的导电接触件耦合至焊料凸块。
示例30是一种计算设备，包括：集成电路（IC）封装，其包括管芯和IC封装基板，其中该IC封装基板包括介电层，具有第一面和第二面的金属层，其中该第二面设置在第一面和介电层之间，在金属层的第一面处的用来将IC封装耦合至印刷电路板的封装接触件，以及在金属层的第一面处的用来将管芯耦合至IC封装的管芯接触件；以及印刷电路板，其中利用设置在印刷电路板和封装接触件之间的焊接材料将IC封装耦合至印刷电路板；其中该管芯包括存储器设备或处理设备。
示例31可以包括示例30的主题，并且可以进一步指定该计算设备是平板电脑或智能电话。
示例32可以包括示例30-31中的任一个的主题，并且可以进一步指定该计算设备进一步包括输入设备和输出设备。
示例33可以包括示例32的主题，并且可以进一步指定该输入设备包括触摸屏并且该输出设备包括显示器。
示例34是一种用于制造本文中公开的IC封装基板中的任一个的方法。
示例35是一种用于制造本文中公开的IC封装结构中的任一个的方法。

Claims (25)

1.一种集成电路（IC）封装基板，包括：
具有第一面和第二面的介电层；
设置在介电层的第一面处且具有第一面和第二面的金属层，其中该金属层的第二面被设置在该金属层的第一面和该介电层的第二面之间；
在该金属层的第一面处的用来将IC封装基板耦合至部件的封装接触件；以及
在该金属层的第一面处的用来将管芯耦合至IC封装基板的管芯接触件。
2.根据权利要求1所述的IC封装基板，其中该金属层凹进在该介电层中。
3.根据权利要求1所述的IC封装基板，其中该封装接触件和该管芯接触件凹进在该介电层中。
4.根据权利要求1所述的IC封装基板，其中在该介电层中没有设置通路。
5.根据权利要求1所述的IC封装基板，其中该金属层是IC封装基板中的唯一金属层。
6.根据权利要求1-5中的任一项所述的IC封装基板，进一步包括：
设置在该介电层的第一面处并且包括对应于该封装接触件的开口的阻焊剂层。
7.根据权利要求6所述的IC封装基板，其中该阻焊剂层是第一阻焊剂层，并且该IC封装基板进一步包括：
第二阻焊剂层，其中该介电层被设置在第一阻焊剂层和第二阻焊剂层之间。
8.根据权利要求1-5中的任一项所述的IC封装基板，其中该介电层由预浸材料形成。
9.根据权利要求1-5中的任一项所述的IC封装基板，其中该IC封装基板具有小于5毫米×5毫米的矩形占用空间。
10.根据权利要求1-5中的任一项所述的IC封装基板，其中该介电层的在介电层的第一面和第二面之间的厚度在50µm和200µm之间。
11.一种集成电路（IC）封装结构，包括：
IC封装基板，包括
具有第一面和第二面的介电层，以及
设置在介电层的第一面处具有第一面和第二面的金属层，其中该金属层的第二面被设置在该金属层的第一面和该介电层的第二面之间；
管芯；
设置在该管芯和该金属层之间用来将该管芯电耦合至该金属层的管芯焊接材料；以及
封装焊接材料，其设置在该金属层上以使得该封装焊接材料经由该金属层而电耦合至该管芯。
12.根据权利要求11所述的IC封装结构，其中该封装焊接材料是球栅阵列（BGA）焊料球。
13.根据权利要求12所述的IC封装结构，其中该BGA焊料球以200µm和350µm之间的高度远离金属层延伸。
14.根据权利要求12所述的IC封装结构，其中该BGA焊料球是第一BGA焊料球，该IC封装结构进一步包括第二BGA焊料球，并且第一BGA焊料球和第二BGA焊料球以350微米和650微米之间的间距分隔开。
15.根据权利要求11-14中的任一项所述的IC封装结构，进一步包括在该管芯和该IC封装基板之间的底部填充材料。
16.根据权利要求11-14中的任一项所述的IC封装结构，其中该管芯包括管芯金属层和通路，并且该管芯的金属层通过通路、电耦合至通路的铜材料和管芯焊接材料而电耦合至该IC封装基板的金属层。
17.根据权利要求11-14中的任一项所述的IC封装结构，进一步包括：
通过该封装焊接材料电耦合至该金属层的部件。
18.根据权利要求17所述的IC封装结构，其中该部件是印刷电路板。
19.根据权利要求11-14中的任一项所述的IC封装结构，其中该IC封装基板具有小于5毫米×5毫米的矩形占用空间。
20.一种制造集成电路（IC）封装基板的方法，包括：
在设置于芯上的铜箔上提供图案化的抗蚀剂材料；
在提供该图案化的抗蚀剂材料之后，在该图案化的抗蚀剂材料上电镀铜；
在电镀铜之后，移除该图案化的抗蚀剂材料以形成图案化的铜；
将预浸材料层压在该图案化的铜上以形成介电层；
在层压预浸材料之后，移除芯；以及
在移除芯之后，蚀刻铜箔和该图案化的铜中的至少一些以形成具有凹进在该介电层中的铜的IC封装基板。
21.根据权利要求20所述的方法，其中该介电层具有第一面和相对的第二面，凹进在该介电层中的铜提供具有第一面和第二面的金属层，该金属层被设置在该介电层的第一面处，该金属层的第二面被设置在该金属层的第一面和该介电层的第二面之间，该金属层在金属层的第一面处提供用来将IC封装基板耦合至部件的封装接触件，并且该金属层在金属层的第一面处提供用来将管芯耦合至IC封装的管芯接触件。
22.一种制造集成电路（IC）封装的方法，包括：
将管芯耦合至IC封装基板的管芯接触件，其中该IC封装基板包括：
具有第一面和第二面的介电层，
设置在介电层的第一面处且具有第一面和第二面的金属层，其中该金属层的第二面被设置在该金属层的第一面和该介电层的第二面之间，
在该金属层的第一面处的用来将IC封装基板耦合至部件的封装接触件，以及
在该金属层的第一面处的管芯接触件；以及
向该封装接触件提供焊接材料。
23.根据权利要求22所述的方法，进一步包括：
利用焊接材料将该IC封装基板耦合至部件。
24.根据权利要求22-23中的任一项所述的方法，其中将管芯耦合至IC封装基板包括：
提供具有焊料凸块的所述管芯；以及
在管芯接触件处利用焊料凸块将所述管芯耦合至IC封装。
25.根据权利要求22-23中的任一项所述的方法，其中将管芯耦合至IC封装基板包括：
向管芯接触件提供焊料凸块；以及
将管芯的导电接触件耦合至焊料凸块。
CN201680073920.3A 2015-12-15 2016-11-14 集成电路封装结构 Active CN108369926B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/969940 2015-12-15
US14/969,940 US9721880B2 (en) 2015-12-15 2015-12-15 Integrated circuit package structures
PCT/US2016/061763 WO2017105701A1 (en) 2015-12-15 2016-11-14 Integrated circuit package structures

Publications (2)

Publication Number Publication Date
CN108369926A true CN108369926A (zh) 2018-08-03
CN108369926B CN108369926B (zh) 2023-03-14

Family

ID=59020924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680073920.3A Active CN108369926B (zh) 2015-12-15 2016-11-14 集成电路封装结构

Country Status (3)

Country Link
US (1) US9721880B2 (zh)
CN (1) CN108369926B (zh)
WO (1) WO2017105701A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109314064B (zh) 2016-04-11 2022-05-17 奥特斯奥地利科技与***技术有限公司 部件承载件的批量制造
US10068866B2 (en) * 2016-09-29 2018-09-04 Intel Corporation Integrated circuit package having rectangular aspect ratio
US10672954B2 (en) * 2017-09-01 2020-06-02 Lg Innotek Co., Ltd. Light emitting device package
US20190287872A1 (en) * 2018-03-19 2019-09-19 Intel Corporation Multi-use package architecture
US10622292B2 (en) * 2018-07-06 2020-04-14 Qualcomm Incorporated High density interconnects in an embedded trace substrate (ETS) comprising a core layer
US11551939B2 (en) * 2020-09-02 2023-01-10 Qualcomm Incorporated Substrate comprising interconnects embedded in a solder resist layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100527394C (zh) * 2005-12-14 2009-08-12 新光电气工业株式会社 芯片内置基板和芯片内置基板的制造方法
CN101904002A (zh) * 2007-04-13 2010-12-01 美信集成产品公司 具有球栅阵列网罩的层叠封装安全模块
CN102142405A (zh) * 2010-10-27 2011-08-03 日月光半导体制造股份有限公司 半导体封装结构及其制作方法
US20120126416A1 (en) * 2010-11-22 2012-05-24 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Partially-Etched Conductive Layer Recessed Within Substrate for Bonding to Semiconductor Die
CN104576578A (zh) * 2013-10-15 2015-04-29 意法半导体(格勒诺布尔2)公司 包括包含集成电路芯片的堆叠电子器件的电子***
CN104602442A (zh) * 2013-10-31 2015-05-06 京瓷电路科技株式会社 布线基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JP2001217355A (ja) * 1999-11-25 2001-08-10 Hitachi Ltd 半導体装置
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
US6525413B1 (en) * 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
JP4505983B2 (ja) * 2000-12-01 2010-07-21 日本電気株式会社 半導体装置
TW525273B (en) * 2002-02-07 2003-03-21 Via Tech Inc Elastomer interposer for fixing package onto printed circuit board and fabrication method thereof
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
KR100702969B1 (ko) * 2005-04-19 2007-04-03 삼성전자주식회사 더미 솔더 볼을 갖는 ｂｇａ형 반도체 칩 패키지의 기판 실장 구조
US7521781B2 (en) * 2005-04-25 2009-04-21 Stats Chippac Ltd. Integrated circuit package system with mold clamp line critical area having widened conductive traces
KR100685177B1 (ko) * 2006-03-10 2007-02-22 삼성전기주식회사 보드 온 칩 패키지 및 그 제조 방법
KR100924554B1 (ko) * 2007-11-30 2009-11-02 주식회사 하이닉스반도체 플립 칩 패키지 및 이의 제조 방법
JP5185885B2 (ja) * 2009-05-21 2013-04-17 新光電気工業株式会社 配線基板および半導体装置
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US9117811B2 (en) 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
US9502360B2 (en) 2012-01-11 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stress compensation layer for 3D packaging
US9768105B2 (en) 2012-04-20 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Rigid interconnect structures in package-on-package assemblies
US8828860B2 (en) * 2012-08-30 2014-09-09 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100527394C (zh) * 2005-12-14 2009-08-12 新光电气工业株式会社 芯片内置基板和芯片内置基板的制造方法
CN101904002A (zh) * 2007-04-13 2010-12-01 美信集成产品公司 具有球栅阵列网罩的层叠封装安全模块
CN102142405A (zh) * 2010-10-27 2011-08-03 日月光半导体制造股份有限公司 半导体封装结构及其制作方法
US20120126416A1 (en) * 2010-11-22 2012-05-24 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Partially-Etched Conductive Layer Recessed Within Substrate for Bonding to Semiconductor Die
CN104576578A (zh) * 2013-10-15 2015-04-29 意法半导体(格勒诺布尔2)公司 包括包含集成电路芯片的堆叠电子器件的电子***
CN104602442A (zh) * 2013-10-31 2015-05-06 京瓷电路科技株式会社 布线基板

Also Published As

Publication number Publication date
US20170170105A1 (en) 2017-06-15
WO2017105701A1 (en) 2017-06-22
US9721880B2 (en) 2017-08-01
CN108369926B (zh) 2023-03-14

Similar Documents

Publication Publication Date Title
CN108369926A (zh) 集成电路封装结构
CN104253116B (zh) 用于嵌入式管芯的封装组件及相关联的技术和配置
US11114353B2 (en) Hybrid microelectronic substrates
US10085341B2 (en) Direct chip attach using embedded traces
CN104103596A (zh) 包括玻璃焊接掩模层的集成电路封装组件
CN104377120A (zh) 利用投影图案化的具有嵌入式管芯的基板的制造及相关联的封装配置
JP2005108898A (ja) 半導体装置内蔵基板及びその製造方法
CN104900626A (zh) 管芯到管芯接合以及相关联的封装构造
JP2012089847A (ja) 半導体パッケージ及びその製造方法
CN105529537B (zh) 混合天线、天线装置以及用于制造天线装置的方法
JP2012256741A (ja) 半導体パッケージ
TW201803073A (zh) 電氣互連橋接技術
EP2937900A2 (en) Reconstitution techniques for semiconductor packages
CN104321864A (zh) 具有非共面的、包封的微电子器件和无焊内建层的微电子封装
JP2006261651A (ja) ブラインドビアホールを備えたキャパシタ内蔵型プリント回路基板およびその製造方法
JP5784775B2 (ja) 半導体パッケージ及びその製造方法
CN105448867A (zh) 对嵌入管芯封装使用abf gc腔的翘曲控制
TWI730021B (zh) 積體電路封裝體及計算總成
CN104952838A (zh) 局部高密度基底布线
TWI550822B (zh) 具有局部化高密度基板繞線的設備與封裝及其製造方法
CN101604634B (zh) 电子元件载板的制作方法
CN106469692A (zh) 半导体加工方法
TWI435667B (zh) 印刷電路板組件
JP2001267449A (ja) Ｌｓｉパッケ−ジ及びそれに用いる内部接続工法
JP2011097010A (ja) バンプを備えた印刷回路基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant