CN108369916B - 晶片逐点分析和数据呈现 - Google Patents

晶片逐点分析和数据呈现 Download PDF

Info

Publication number
CN108369916B
CN108369916B CN201680071010.1A CN201680071010A CN108369916B CN 108369916 B CN108369916 B CN 108369916B CN 201680071010 A CN201680071010 A CN 201680071010A CN 108369916 B CN108369916 B CN 108369916B
Authority
CN
China
Prior art keywords
values
recipe
sensitivity
recipe parameters
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680071010.1A
Other languages
English (en)
Other versions
CN108369916A (zh
Inventor
德莫特·坎特维尔
赛斯恩德拉·甘塔萨拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN108369916A publication Critical patent/CN108369916A/zh
Application granted granted Critical
Publication of CN108369916B publication Critical patent/CN108369916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种用于晶片逐点分析的方法，包括以下步骤：接收第一工艺配方的第一配方参数、第二工艺配方的第二配方参数，使用第一工艺配方来处理的第一晶片上的多个位置的第一多个测量和使用第二工艺配方来处理的第二晶片上的多个位置的第二多个测量。使用用于多个配方参数第一值与第二值和第一多个测量与第二多个测量来运算多个灵敏度值，多个灵敏度值中的每一个对应于多个位置中的一个并且表示多个配方参数中的一个的灵敏度。接着提供晶片的图形表示，图形表示显示多个位置的第一多个灵敏度值的至少子组。

Description

晶片逐点分析和数据呈现
技术领域
本发明的实施方式大体涉及扩充现有的晶片分析以执行晶片逐点实验设计(DOE)分析。
背景技术
对更高的个人计算机处理速度的持续需求需要更小的晶片上特征。更小特征的需求产生关于光学平版印刷术***和相关联的晶片计量学上的更大需求。随着特征指数地变得更小，晶片各处的几何均匀性变得更加有用。
灵敏度(sensitivity)分析是用于确定不同的自变量值将如何在给定的条件集合(腔室参数)下影响特定因变量(例如晶片膜厚度)的技术。举例而言，晶片上的灵敏度分析有益于确定不同的晶片配方参数如何影响晶片膜厚度。
通常，是从跨整个晶片的单一、平均的灵敏度的观点来检视和分析灵敏度分析输出。更复杂的方法提供跨晶片的径向灵敏度值，其中是跨晶片针对若干径向截断(intercept)确定灵敏度值。
发明内容
为了提供本公开内容的某些方面的基本理解，下文是本公开内容的简化概要。此概要并非本公开内容的广泛综述。不欲识别本公开内容的关键或重要的元件，也不欲叙述本公开内容的特定实施方式的任何范围或权利要求的任何范围。此概要唯一的目的是以简化的形式呈现本公开内容的某些构思，作为稍后呈现的更详细描述的前奏。
本发明的实施方式提供用于晶片逐点分析的改良的方法、***和软件，来分析实验设计(DOE)数据。
在一个实施方式中，晶片的逐点分析包括以下步骤：接收与第一工艺配方相关联的多个配方参数的第一值，和接收使用第一工艺配方来处理的第一晶片上的多个位置的第一多个测量。实施方式可进一步包括以下步骤：接收与第二工艺配方相关联的多个配方参数的第二值，和接收使用第二工艺配方来处理的第二晶片上的多个位置的第二多个测量。实施方式可进一步包括以下步骤：使用多个配方参数的第一值、多个配方参数的第二值、第一多个测量和第二多个测量，运算多个灵敏度值。在各种实施方式中，多个灵敏度值中的每一个可对应于多个位置中的一个并且表示对于多个配方参数中的一个的灵敏度。此外，在一个实施方式中，所述方法包括以下步骤：提供晶片的图形表示，图形表示显示多个位置的第一多个灵敏度值的至少子组。
此外，本公开内容的实施方式涉及DOE分析***，DOE分析***包括：存储器，用于储存多个DOE参数和值；和处理装置，操作耦合至所述存储器。在一个实施方式中，所述处理装置用于执行以上所列的操作。在另一实施方式中，非暂时性机器可读存储介质包括指令，当由处理装置存取时，指令引起处理装置执行以上操作。
附图说明
将从下文给出的详细说明和本发明的各种实施方式的附图更完全地理解本发明的各种实施方式。
依据本发明的实施方式，图1绘示晶片制造***的示例性架构。
依据本发明的实施方式，图2A是晶片分析***的示例性方框图。
依据本发明的实施方式，图2B是示例性晶片和相关联的数据点的方框图。
依据本发明的实施方式，图3是绘示用于针对制造工艺的逐点分析晶片的DOE数据的方法的流程图。
依据本发明的实施方式，图4是绘示用于确定与目标分布(profile)相关联的晶片配方的方法的流程图。
依据本发明的实施方式，图5是绘示用于确定与源腔室参数相关联的目标腔室参数的方法的流程图。
依据本发明的实施方式，图6是2维等高线图(contour map)的示例性示意表示。
依据本发明的实施方式，图7是3维等高线图的示例性示意表示。
图8是可执行本文所述的一个或多个操作的示例性计算机***的方框图。
具体实施方式
本公开内容的实施方式提供用于晶片逐点分析的改良的方法、***和软件，以分析实验设计(DOE)数据。在一个示例性说明中，分析DOE的配方参数值并且在逐点的基础上显示对应的灵敏度值。与测量的晶片位置相关联的灵敏度值可被显示在二维或三维等高线图上。
晶片灵敏度分析技术(例如DOE)可用于半导体工业中。在各种实施方式中，DOE技术用于基于改变配方参数来检测晶片灵敏度。DOE是呈现变化的任何信息收集试验的设计。DOE分析是从DOE的执行产生的数据 (DOE数据)的分析。在一个实施方式中，DOE数据包括配方参数、配方参数值和晶片测量。在一个实施方式中，对于可使五个配方参数变化的晶片灵敏度DOE分析而言，可通过运行多个实验来执行DOE，其中依据各实验的预定值来使五个配方参数中的每一个变化。可接着在各种位置处测量来自各实验的晶片并且将晶片与晶片的对应的配方参数相关联。可通过将配方参数上的变化与来自各实验的来自各测量位置的测量中的变化比较来运算灵敏度值。接着通常求灵敏度值的平均数以确定对于特定配方参数的晶片平均灵敏度。罕见地，可对应于跨晶片的平均径向灵敏度值而运算灵敏度。
使用晶片的单一、平均的灵敏度值或若干径向灵敏度值是有问题的，因为两个技术析离掉了特定、有价值的灵敏度信息。例如，晶片可能在晶片的一侧上是非常灵敏的并且具有对于配方参数的正相依性。相同的晶片可能在晶片的另一侧上是同等灵敏的但具有对于配方参数的负相依性。在此类实例中，均数(mean)和平均径向灵敏度输出值均会不正确地显示零的灵敏度值。
描述的是跨晶片在逐点的基础上执行灵敏度分析的方法和***的实施方式。通过针对晶片上的测量位置在逐点的基础上执行灵敏度分析和将灵敏度分析呈现为等高线图，可以高准确度水平彻底地视觉化和分析晶片灵敏度。
依据本发明的实施方式，图1绘示晶片制造***100的示例性架构。在一个实施方式中，晶片制造***100可包括制造装置110、计量装置120、计算装置130和网络140。制造装置110可以是包括一个或多个处理腔室的半导体晶片制造装置。例如，制造装置110可以是离子注入机、蚀刻反应器、光刻法装置、沉积装置(例如用于执行化学气相沉积(CVD)、物理气相沉积(PVD)、离子辅助沉积(IAD)等等)或其他制造装置。
在一个实施方式中，制造装置110经由网络140连接至计量装置120和计算装置130。网络140可以是局域网(LAN)，并且可以是设备自动化层的部分，设备自动化层可额外包括路由器、网关、服务器、数据存储(data store)等等。制造装置110可经由SEMI设备通信标准/通用设备模型 (SECS/GEM)接口、经由以太网接口和/或经由其他接口连接至设备自动化层(例如连接至网络140)。在一个实施方式中，设备自动化层使工艺数据(例如由制造装置110在工艺运行期间收集的数据)能够被储存在数据存储140中。
在其他实施方式中，制造装置110可直接连接至计量装置120、数据存储 140和/或计算装置130。在一个实施方式中，制造装置110可包括配方参数 112和腔室参数114。
在一个实施方式中，配方参数112可包括与制造半导体晶片相关联的所有参数。例如，配方参数112可包括(但一定不限于)：腔室加热器温度、沉积压力、脉冲时间、加热器间隔(spacing)、射频(RF)功率和流量。此外，配方参数112可包括与各参数相关联的值，其中这些值影响如何在晶片制造工艺各处使用给定的参数。例如，在流量作为配方参数的DOE中，流量可具有75sccm的值。流量值影响有多少氧、硅烷、氨或其他种类的气体进入腔室。在另一实例中，温度配方参数可具有800℃的值。
在一个实施方式中，腔室参数114可包括与在制造装置110的特定腔室中制造半导体晶片相关联的测量的原位(in-situ)参数。作为实例，腔室参数114 可包括(但不限于)腔室的各种物理测量。腔室参数114可额外包括腔室内部晶片的位置。
在一个实施方式中，制造装置110被编程为执行与配方参数112相关联的工艺配方，工艺配方将引起制造装置110制造半导体晶片。在一个实施方式中，制造装置110包括可加载、储存和执行工艺配方的可编程控制器。可编程控制器可控制制造装置110的配方参数112，例如温度设定、气体和/或真空设定、时间设定、能量设定等等。可编程控制器可包括主存储器(例如只读存储器(ROM)、闪存、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等等)和/或次存储器(例如诸如磁盘驱动器的数据存储装置)。主存储器和/或次存储器可储存用于执行各种类型的制造工艺的指令。
可编程控制器还可包括(例如经由总线)耦合至主存储器和/或次存储器以执行指令的处理装置。处理装置可以是通用处理装置，例如微处理器、中央处理单元等等。处理装置还可以是专用处理装置，例如专用集成电路 (ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等等。在一个实施方式中，可编程控制器是可编程逻辑控制器(PLC)。
晶片制造***100可进一步包括连接至网络140的一个或多个计量装置 120。在另外的实施方式中，晶片制造***100可包括更多或更少的部件。例如，晶片制造***100可包括不连接至网络140的人工操作(例如离线)的制造装置110和计量装置120。
在一个实施方式中，计量装置120可执行晶片测量，例如测量晶片翘曲、电阻率、包装(wrap)、平坦度(flatness)和厚度，而产生测量值116。计量装置120可用于测试，但也可具有其他应用，例如监测关于声学、振动和温度的环境参数和数据。计量装置120在某些实施方式中可额外执行其他任务，例如保持(holding)、接合、分离、焊接等等。计量装置的实例包括覆盖计量装置、光学临界尺寸(CD)计量装置、膜厚度计量装置、植入 (implant)和退火计量装置、薄层电阻映射(sheet resistance mapping)计量装置等等。
在一个实施方式中，计量装置120包括可加载、储存和执行工艺配方的可编程控制器。可编程控制器可控制产生测量值116的测量操作。可编程控制器可包括主存储器(例如只读存储器(ROM)、闪存、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等等)和/或次存储器 (例如诸如磁盘驱动器的数据存储装置)。如本文所述，主存储器和/或次存储器可储存用于执行逐点DOE分析的指令。
可编程控制器还可包括(例如经由总线)耦合至主存储器和/或次存储器以执行指令的处理装置。处理装置可以是通用处理装置，例如微处理器、中央处理单元等等。处理装置也可以是专用处理装置，例如专用集成电路 (ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等等。在一个实施方式中，可编程控制器是可编程逻辑控制器(PLC)。
晶片制造***100可进一步包括数据存储以储存配方参数112、腔室参数 114、测量值116、灵敏度值118、显著性值119和/或其他信息。此外，晶片制造***100可包括连接至网络140的一个或多个计算装置(例如计算装置 130)。
在一个实施方式中，计算装置130包括灵敏度模块200。计算装置130的灵敏度模块200在配方参数112和测量值116上执行最小二乘拟合分析，以基于配方参数112和测量值116来确定灵敏度值118。在一个实施方式中，最小二乘拟合分析是回归分析中针对超定***(即存在比未知数多的方程的方程组)的近似解的方法。在一个实施方式中，“最小二乘”指整体的解最小化每个在单一方程的结果中产生的误差的平方的和。在另一实施方式中，计算装置130的灵敏度模块200可基于灵敏度值118运算显著性值119(例如在下文详细论述的t比率)。
灵敏度模块200可基于对应于多个DOE的工艺配方来确定配方参数 112。配方参数112可包括与已用于依据DOE而处理晶片的各种配方排列 (permutation)相关联的配方参数112。配方参数112的各组可对应于不同的工艺配方(例如不同的配方参数112的组)，并且可与配方标识符(ID)相关联。
灵敏度模块200额外获取与各种配方排列相关联的测量值116。可能已基于由测量装置120测量使用特定工艺配方来处理的晶片来获取各组测量值。数据存储140可储存指示使用特定配方来处理晶片的信息，且此信息可用于将针对晶片的测量值116与用来处理晶片的工艺配方的配方参数112相关联。
计算装置130的灵敏度模块200可基于最小二乘拟合分析来确定灵敏度值。在一个实施方式中，线性回归β系数(下文中称为β系数)(最小二乘拟合分析的输出)将灵敏度信息采集为β系数。在一个实施方式中，针对各参数运算t比率以估算参数的显著性。t比率用于空间性地显示晶片在何处对于特定输入因素是灵敏的，并且可指示与针对特定配方参数的灵敏度值相关联的误差的量。在一个实施方式中，t比率是估算的参数从此参数的名义值(notional value)和此参数的标准误差偏离的比率。
在一个实施方式中，计算装置130包括用户界面208。在示例性实施方式中，计算装置130的用户界面208可用于显示数据存储140中储存的灵敏度值 118。在一个实施方式中，用户界面208以二维(2D)等高线图的形式显示灵敏度值118(针对图6论述)。在另一实施方式中，用户界面208以三维 (3D)等高线图的形式显示灵敏度值118(见关于图7的论述)。在各种实施方式中，用户界面208允许用户确定是否以2D或3D的形式显示灵敏度值 118。在其他实施方式中，除了等高线图以外，可使用其他显示形式，例如柱状图。用户界面208还允许用户选择与应被显示的灵敏度值118相关联的配方参数112。
在一个实施方式中，计算装置130可从数据存储140取回与多个工艺配方相关联的配方参数112的组。计算装置130可额外取回已使用多个工艺配方来处理的晶片的测量值116的多个组。计算装置130可接着将测量值116的各组与配方参数112的组中的一个相关联。可基于识别在测试的晶片中的每一个上使用哪些工艺配方的储存的信息来执行关联。灵敏度模块200可接着执行配方参数112和测量值116的逐点分析，以针对配方参数中的每一个确定逐点的灵敏度值。
在一个示例性说明中，制造装置110使用包括配方参数112和腔室参数 114的配方来制造晶片。接着将晶片传输至计量装置120以测量晶片。在一个实施方式中，计量装置120测量晶片的49个位置(点)的厚度。在另一实施方式中，测量121个位置，或测量另一数量的位置。依据特定DOE的限制条件而以变化的配方112和腔室参数114重复制造和测量工艺。接着由灵敏度模块200分析所有这些数据，以针对每个配方参数中确定逐点灵敏度。
依据本发明的实施方式，图2A是晶片分析***200的示例性方框图。在一个实施方式中，晶片分析***200包括计算装置130和数据存储230。在一个实施方式中，计算装置130包括灵敏度模块200。在各种实施方式中，灵敏度模块200包括各种子模块，这些子模块包括DOE分析器202、配方分析器 204和用户界面208。此模块布置可以是逻辑分离(logicalseparation)，在其他实施方式中，这些模块或其他部件可组合在一起或分离成进一步的元件。
在一个实施方式中，数据存储230储存配方参数112、腔室参数114和测量值116。在另一实施方式中，数据存储230额外储存灵敏度值118。可选地，配方参数112、腔室参数114、测量值116和灵敏度值118可都储存在与制造装置110相关联的单独的数据存储中。在一个实施方式中，数据存储230可包括查找表、关系数据库、一系列平面文件或用于储存信息的其他数据结构。
数据存储230可包括一个或多个大容量存储装置，所述一个或多个大容量存储装置可包括例如闪存、磁盘或光盘或磁带驱动器、只读存储器 (ROM)、随机存取存储器(RAM)、可擦可编程存储器(例如EPROM和 EEPROM)、闪存或任何其他类型的存储介质。
在一个实施方式中，灵敏度模块200维护数据存储230或可存取数据存储 230。灵敏度模块200可发起DOE分析。作为DOE分析的部分，灵敏度模块 200可从制造装置110、计量装置120、数据存储230和/或计算机应用程序接收数据。在使用来自数据存储230、制造装置110和/或计量装置的输入的情况下，灵敏度模块200的各种模块可执行逐点DOE分析。
在一个实施方式中，DOE分析器202和配方分析器204用于使用位于数据存储230中的配方参数112和测量值116来执行逐点DOE分析。在一个实施方式中，DOE分析器202接收配方参数112和相关联的测量值116。可直接从制造装置和/或计量装置接收配方参数112和测量值116。或者，可从数据存储230取回配方参数112和测量值116。在某些实施方式中，腔室参数114也被取回而用于执行DOE数据的逐点分析。
在一个实施方式中，DOE分析器202接收参数112、114和/或测量值 116，并且执行DOE信息上的逐点DOE分析。可在DOE完成之后自动地和/或响应于用户输入而执行DOE分析。在一个实施方式中，通过针对特定DOE 中的晶片上的各测量位置250在配方参数112和测量值116上应用最小二乘拟合分析来执行逐点DOE分析。在实施方式中在各晶片位置处针对各测量值单独执行最小二乘拟合分析。最小二乘拟合分析的输出是针对各晶片位置的单独的最小二乘拟合模型。
最小二乘拟合分析的目的包括调整模型函数的参数以最佳地拟合数据集。简单的数据集由n个点(数据对)(xi，yi)(i＝1,...,n)组成，其中xi是自变量而yi是因变量，因变量的值是通过观察而得的。模型函数可具有形式 f(x，β)，其中m个可调整参数被保持在向量β中。目标是针对模型寻找“最佳地”拟合数据的参数值。当残差平方和S为最小值时最小二乘法找到参数
Figure BDA0001683843270000091
的最佳值。
残差被定义为因变量的实际值和由模型预测的值之间的差。
ri＝yi-f(xi，β).
模型的实例是二维中的直线的模型。将截距表示为β0并且将斜率表示为β1，模型函数由f(x，β)＝β0+β1x给定。
因为最小二乘拟合分析是针对与位置250相关联的各测量值116而执行的，所以最小二乘拟合模型是独立地针对各测量位置250而确定的。在其他实施方式中，可使用回归分析中的各种其他方法代替最小二乘分析。
在一个实施方式中，在已针对个别的晶片位置250创建最小二乘拟合模型时，DOE分析器202基于最小二乘拟合模型针对位置250运算灵敏度值 118。在一个实施方式中，灵敏度值为β系数的形式。例如，可通过 y＝β0+β1x表示单输入模型。此公式可被视为β0是截距而β1是斜率的线的方程。在一个实施方式中，方程的斜率(斜率是β系数)表示灵敏度，灵敏度指示x的改变对y值有多大影响。据此，配方参数的β系数指示配方参数对制造的晶片或工艺的特定可测量特性(例如膜厚度、蚀刻速率等等)有多大影响。此方程可被归纳以支持许多输入x。总体而言，(矩阵记法) Y＝β.X。
在一个实施方式中，显著性值119(基于β系数)表示灵敏度值118的显著性。在一个实施方式中，t比率(也称为t统计量)是估算的参数从参数的名义值和参数的标准误差偏离的比率的形式的显著性值。在一个实施方式中，通过使
Figure BDA0001683843270000092
为某些统计模型(例如上述的最小二乘拟合分析)中的参数β的估计量来运算t比率。此参数的t比率为以下形式的量：
Figure BDA0001683843270000101
其中β0是非随机的、已知的常数，而
Figure BDA0001683843270000102
是估计量
Figure BDA0001683843270000103
的标准误差。在一个实施方式中，t比率是β的信噪比；t比率越大，β系数越可信。在一个实施方式中，t比率阈值可以是“2”。在各种实施方式中，小于阈值的t比率值指示存在与β值相关联的高误差并且因此β值可能是不值得信任的。在其他实施方式中，小于阈值的t比率可指示不良的实验或在输出(例如膜厚度)上不具有显著影响的输入(例如配方参数)。在其他实施方式中，可使用各种其他形式的信噪比(显著性值119)(例如z分数)。
在一个实施方式中，针对各配方参数112确定单独的灵敏度值118。例如，晶片对于任何数量的配方参数112中的每一个而言可能具有单独的灵敏度值118。例如，晶片上的膜厚度可具有对于气体流量的第一灵敏度、对于腔室压力的第二灵敏度、对于温度的第三灵敏度和对于工艺时间的第四灵敏度。可针对晶片上的各位置250运算单独的灵敏度。例如，晶片上的第一位置相较于晶片上的第二位置可具有对于气体流量的不同灵敏度。结果是，晶片上的各位置250具有多个灵敏度值118；任何数量的配方参数112中的每一个各有一个灵敏度值。
在一个实施方式中，DOE分析器202可确定具有最高灵敏度的配方参数 112。例如，DOE分析器202可基于灵敏度(例如基于β系数)来排列配方参数。在一个实施方式中，DOE分析器202可确定灵敏度阈值以上的(例如对于所述灵敏度阈值而言，计算的β系数大于阈值)配方参数112。通过执行多个DOE测试并且比较运算的灵敏度值(例如线性回归β系数)，DOE分析器可编辑依据对应的灵敏度值118来排列配方参数112的列表(list)。此外，可基于灵敏度值118来运算显著性值119，以确定相关联之配方参数的显著性。可产生依据配方参数112的显著性(例如t比率)来排列配方参数112 的第二列表。或者，可将配方参数的t比率添加至第一列表。当以排列的t比率来编辑第二列表时，具有落于阈值以上的相关联t比率的任何配方参数112 可被标记给用户。可由用户经由用户界面208提供阈值，或可将阈值设定至默认值。在一个实施方式中，阈值对应于2的t比率。或者，可使用其他阈值 (例如对应于1.5、2.5等等的t值)。在一个实施方式中，具有在灵敏度阈值以上的灵敏度值和在显著性阈值以上的显著性值两者的配方参数被标示给用户。具有在灵敏度阈值以上的灵敏度值和在显著性阈值以上的显著性值的配方参数可以是那些可经调整以控制配方的制造结果的配方参数。
在示例性实施方式中，灵敏度模块200的用户界面208可用于显示由 DOE分析器202确定的灵敏度值118。在一个实施方式中，用户界面208以二维(2D)等高线图的形式显示灵敏度值118(针对图6论述)。在另一实施方式中，用户界面208以三维(3D)等高线图的形式显示灵敏度值118(参照关于图7的论述)。用户界面208也可显示配方参数的显著性值119。例如，用户界面208可显示针对一个或多个配方参数图示显著性值119的2D或 3D等高线图。在各种实施方式中，用户界面208允许用户确定灵敏度值118 和/或显著性值119是否以2D或3D形式显示。在其他实施方式中，除了等高线图以外可使用其他显示形式，例如柱状图。用户界面208还允许用户选择与应显示的灵敏度值118和/或显著性值119相关联的配方参数112。
在某些实施方式中，执行配方产生操作可以是有用的。例如，在某些情况下，能够基于目标晶片膜厚度分布和先前运算的灵敏度值118来确定晶片配方是有用的。在一个实施方式中，配方分析器204执行此类操作。配方分析器204将基于期望的晶片的厚度的目标分布接收为输入。目标分布可包括整个晶片的目标平均厚度、目标标准差或其他目标值。通过将目标分布用作对于由DOE分析器202确定的最小二乘拟合模型(例如针对各配方参数和各晶片位置的模型)组的输入，配方分析器204可输出特定配方参数112，当组合这些特定配方参数时允许制造目标分布。在一个实施方式中，配方分析器 204储存确定的配方参数112作为新的工艺配方并且/或者向制造装置110传递确定的配方参数112以供进行晶片制造。
在一个实例中，函数f(x,β)以等式f(x，β)＝β0+β1x表示。在此实例中，可通过寻找x来计算所需的目标，其中x表示从最小二乘拟合模型计算的β系数。我们可以矩阵记法将此重写如下：
y＝[β0,β1].[1,x]T
其中y表示f(x,β)函数。故在此情况下，我们可通过将上述方程重新排列如下来解出x：
Figure BDA0001683843270000121
或以矩阵记法：
x＝[β1]-1.[y-β1]
在一个实例中，在三个位置处采取测量，产生三个方程(各位置一个方程)。针对x解三个方程得到各位置处的相同的目标(例如膜厚度)。将此以矩阵记法表示产生：
Figure BDA0001683843270000122
归纳如下：
Figure BDA0001683843270000123
其中“n”是对于DOE的输入的数量，而“m”是测量位置的数量。
在结果返回对于工艺无意义的x值的情况下(例如可在x是压力读数的情况下返回-20T)，添加更多位置通过限制x值而有帮助。在一个实施方式中，可以约束方法使用线性规划以解出此方程组。或者，若问题是非线性的，则可使用搜索算法方法，其中x值被约束于已知的操作窗(operating window)。
在额外的实施方式中，执行相同制造装置的不同腔室之间和/或不同制造装置的腔室之间的腔室匹配操作可能是有用的。例如，能够更改配方参数 112对于跨在不同腔室中制造的晶片得到更佳的均匀性在某些情况下是有用的。在一个实施方式中，配方分析器204执行此类操作。配方分析器204将与在源腔室上执行的工艺配方相关联的第一配方参数112和第一灵敏度值118及与在目标腔室上执行的工艺配方相关联的第二配方参数112和第二灵敏度值 118接收为输入。此类灵敏度值118可以是由DOE分析器202在源腔室上和在目标腔室上执行的逐点DOE分析的结果。在另一实施方式中，配方分析器 204可接收显著性值119。
配方分析器204将来自源腔室的灵敏度值118和/或显著性值119与目标腔室的那些值比较，以确定可对目标腔室的配方参数112做出什么更改，使得由目标腔室和源腔室两者生产的晶片具有相同的厚度分布。在一个实施方式中，配方分析器204针对目标腔室上的工艺配方更改配方参数112，使得由目标腔室生产的晶片更好地匹配由源腔室生产的晶片。
在一个实例中，做出以下假设：源腔室和目标腔室在各位置处具有相似的灵敏度值。还假设使用期望的目标作为基线(baseline)来执行原始DOE或灵敏度研究。配方分析器204采取目标腔室上的位置读数，并且使用来自源腔室的灵敏度值以估算目标腔室中的配方偏移，以最小化各位置处的目标腔室输出和源腔室输出之间的差异。
在一个实施方式中，如以上针对配方匹配而概述的相同运算可用于执行腔室匹配。在上文，返回了会达成期望的输出的一组输入。在本实例中，提供输出(提供为目标腔室上各位置处的输出)，并且确定提供此输出的输入。基于当前的基线配方参数112与由配方分析器202返回的输入或配方参数 112之间的差来运算偏移。此偏移确定改变目标腔室配方参数多少，以引起使用目标腔室处理的晶片匹配由源腔室处理的晶片。在一个实例中，运算偏移以最小化各位置处的目标膜厚度和源膜厚度之间的差，由此在腔室之间造成更好的匹配。
在一个实施方式中，用户界面208提供响应于用户互动而实现与DOE分析器202和配方分析器204相关联的操作的手段。在一个实施方式中，DOE 分析器202和配方分析器204向制造装置110发送它们的要被自动实现的输出。在其他实施方式中，DOE分析器202和配方分析器204向用户界面208发送它们的要被用户检视、理解并且据以行动的输出。在一个实施方式中，输出是配方和/或腔室参数。
在各种实施方式中，用户界面208允许用户选择不同配方和腔室参数并且检视它们的跨晶片的对应灵敏度值。用户界面208可进一步接收用户输入以发起DOE分析。此外，用户界面208可提供图形输出(例如等高线图，参照图6和图7)，并且使用户能够与图形输出互动。在一个实施方式中，用户界面208允许用户旋转、放大、突出显示和执行对分析灵敏度值有用的各种其他操作。
依据本发明的实施方式，图2B是示例性晶片和相关联的数据点的方框图。如上所述，在一个实施方式中，计量装置在跨晶片240的各种位置250处测量晶片240的厚度。在各种实施方式中，计量装置可从四十九个位置250、一百二十一个位置250或任何其他数量的位置250采取测量。不存在可记录测量的位置250的最小或最大数量。在一个实施方式中，基于记录晶片膜厚度的各位置250，针对各配方参数112确定灵敏度值118和/或显著性值119。在其他实施方式中，仅针对位置250的子组确定灵敏度值118和/或显著性值 119。在又其他的实施方式中，针对具有对应的厚度测量的位置250运算灵敏度值118和/或显著性值119。
依据本发明的实施方式，图3是绘示用于针对制造工艺的逐点分析晶片的DOE数据的方法的流程图。可通过处理逻辑来执行方法300，所述处理逻辑包括硬件(例如电路、专用逻辑、可编程逻辑、微代码等等)、软件(例如在处理装置上运行以执行硬件仿真的指令)或它们的组合。在一个实施方式中，在计算装置130上执行的灵敏度模块200的DOE分析器202执行方法 300。
参照图3，在方框301处，处理逻辑接收与第一工艺配方相关联的配方参数112。配方参数112依据要执行的特定DOE和/或依据DOE所针对执行的工艺而变化。例如，在设计为测试两个配方参数112(温度和压力)的DOE 中，各配方参数112对于特定配方可具有相关联的值。在本实例中，温度可具有五的值，而压力具有十的值(各值以它们各别的单位表示)。在一个实施方式中，配方分析器204可从制造装置110接收配方参数112和相关联的值。
在方框303中，处理逻辑接收针对使用在方框301中接收的第一组配方参数112和相关联的值来制造的第一晶片的晶片测量值116。在一个实施方式中，晶片测量值116是来自晶片上多个位置250的厚度测量。例如，对于与方框301中的工艺配方相关联的晶片，处理逻辑可接收四十九个测量值114，各测量值对应于不同的位置250。在一个实施方式中，配方分析器204可从计量装置120接收测量值116。
在方框305处，处理逻辑接收与第二工艺配方相关联的配方参数112。例如，在上述的DOE中，第二配方可指定的是，温度具有十五的值而压力具有二十的值(各值以它们的各别的单位表示)。在一个实施方式中，配方分析器204可从制造装置110接收配方参数112和相关联的值。
在方框307处，处理逻辑接收针对使用在方框305中接收的第二组配方参数112和相关联的值来制造的第二晶片的晶片测量值116。例如，对于与方框 305中的工艺配方相关联的第二晶片，处理逻辑可接收四十九个测量值114，各测量值对应于不同的位置250。在一个实施方式中，配方分析器204可从计量装置120接收测量值116。
在方框309处，处理逻辑使第一配方参数值与第一测量值关联，并且使第二配方参数值与第二测量值关联。
在方框311处，处理逻辑运算第一组灵敏度值118和/或显著性值119，其中各灵敏度值与晶片上的位置250相关联。在一个实施方式中，灵敏度值118 对于特定配方参数112是唯一的(unique)。在本实例中，针对四十九个位置 250确定测量值116的晶片240具有针对温度的四十九个灵敏度值118和/或显著性值119和针对压力的四十九个灵敏度值118和/或显著性值119，各值对应于晶片上的位置250。换言之，在示例性实施方式中，两个灵敏度值118和/ 或显著性值119(一个针对温度而一个针对压力)与晶片240上的四十九个位置250中的每一个相关联。
在一个实施方式中，由计算装置130上的DOE分析器202的处理逻辑运算灵敏度值118。在一个实施方式中，处理逻辑通过在针对晶片240上的各测量位置250的配方参数112和测量值116上应用最小二乘拟合分析来确定灵敏度值118。因为针对与位置250相关联的各测量值116执行最小二乘拟合分析，可针对各测量位置250个别确定最小二乘拟合模型。还应注意的是，在方框311处由处理逻辑产生的最小二乘拟合模型对于晶片上的位置250是特定的。因此，针对晶片240上的各位置250而确定模型。各模型包含对于模型的输入上的(例如影响模型的配方参数上的)灵敏度信息。
在一个实施方式中，当已针对晶片位置250产生最小二乘拟合模型时， DOE分析器202基于与那些位置250相关联的最小二乘拟合模型而在晶片位置250处针对各配方参数112运算灵敏度值118。在一个实施方式中，β系数 (最小二乘拟合分析的输出)采集灵敏度信息。在一个实施方式中，显著性值119(例如t比率)用于估算特定参数的显著性。t比率用于空间性地显示晶片何处对于特定输入因素是最灵敏的。在一个实施方式中，t比率是估算的参数从它的名义值和它的标准误差偏离的比率。在其他实施方式中，可使用各种其他形式的信噪比(显著性值)(例如z分数)。
在方框313处，处理逻辑在图形界面上显示在方框311处确定的灵敏度值 118和/或显著性值119的图形表示。在一个实施方式中，图形界面是计算装置130的用户界面208。在一个实施方式中，用户界面208以二维(2D)等高线图的形式显示灵敏度值118和/或显著性值119(针对图6论述)。在另一实施方式中，用户界面208以三维(3D)等高线图的形式显示灵敏度值118和/ 或显著性值119(见针对图7的论述)。在各种实施方式中，用户界面208允许用户确定灵敏度值118和/或显著性值119是否以2D或3D形式显示。在其他实施方式中，除了等高线图以外可使用其他显示形式，例如柱状图。用户界面208还允许用户选择与应显示的灵敏度值118和/或显著性值119相关联的配方参数112。
依据本发明的实施方式，图4是绘示用于确定与目标分布相关联的晶片配方的方法400的流程图。可通过处理逻辑来执行方法400，所述处理逻辑包括硬件(例如电路、专用逻辑、可编程逻辑、微代码等等)、软件(例如在处理装置上运行以执行硬件仿真的指令)或它们的组合。方法400可在特别针对确定与目标分布相关联的晶片配方的情况下执行逐点DOE分析。在一个实施方式中，可在方法300中的操作之后执行方法400中所执行的操作。在一个实施方式中，计算装置130中的灵敏度模块200的配方分析器204可执行方法400。
在某些实施方式中，执行配方产生操作可以是有用的。例如，在某些情况下，能够基于目标晶片膜厚度分布和先前运算的灵敏度值118来确定晶片配方是有用的。
参照图4，在方框401处，处理逻辑将期望的晶片的目标分布接收为输入。在一个实施方式中，目标分布基于期望的晶片厚度分布。在另一实施方式中，目标分布可基于其他因素，例如蚀刻速率、薄层电阻和膜成分。例如，本公开内容的处理逻辑可用于针对配方参数寻找目标值以增加蚀刻速率的均匀性。在另一实例中，处理逻辑可用于寻找输入(配方参数)以提供跨晶片的目标“薄层电阻”。在进一步的实例中，处理逻辑可用于寻找输入 (配方参数)以确保Ti对Al的比率跨晶片是一致的。
在方框403和方框405处，处理逻辑基于过去的灵敏度值118和/或显著性值119分析目标分布并且确定晶片配方，所述晶片配方在被使用时将造成匹配或近乎匹配目标分布的晶片分布。通过使用目标分布作为对于例如在方法 300中确定的最小二乘拟合模型的输入，处理逻辑在方框405处可输出特定的配方参数112，这些特定配方参数在被结合时允许制造目标分布。在一个实施方式中，配方分析器向制造装置110传递所确定的配方参数112以供进行晶片制造。例如，采取表示跨晶片均匀分布的晶片膜厚度的目标分布。处理逻辑使用目标分布作为对于先前(例如在方法300中)确定的灵敏度模型的输入，以确定将造成期望的目标分布的特定配方。
依据本发明的实施方式，图5是绘示用于确定与源腔室参数相关联的目标腔室参数的方法500的流程图。可通过处理逻辑来执行方法500，所述处理逻辑包括硬件(例如电路、专用逻辑、可编程逻辑、微代码等等)、软件 (例如在处理装置上运行以执行硬件仿真的指令)或它们的组合。方法500 可在特别针对腔室匹配的情况下执行逐点DOE分析。在一个实施方式中，在方法500中执行的操作是在方法300中执行的操作之后。在一个实施方式中，灵敏度模块200的配方分析器204可执行方法500。
在各种实施方式中，执行腔室匹配操作可能是有用的。例如，能够更改配方参数112以跨在不同制造装置上制造的晶片得到更好的分布一致性在某些情况下是有用的。参照图5，在方框501处，处理逻辑接收第二组灵敏度值 118和/或显著性值119。在一个实施方式中，在方法300的方框311处确定第一组灵敏度值118和/或显著性值119。在一个实施方式中，第一组灵敏度值 118和/或显著性值119对应于源腔室，而第二组灵敏度值118和/或显著性值 119对应于目标腔室。
在方框502处，处理逻辑分析第一组和第二组灵敏度值118和/或显著性值119与第一组和第二组腔室参数。在一个实施方式中，配方分析器204将来自源腔室的灵敏度值118和/或显著性值119与目标腔室的那些值比较，以确定可对目标腔室的配方参数112做出什么更改，使得由目标腔室和源腔室两者生产的晶片具有相似的厚度分布。在一个实施方式中，处理逻辑可确定的是，对由目标腔室使用的配方参数112的更改可被更改以在由源腔室和目标腔室生产的晶片之间达到更好的晶片均匀性。
在方框503处，基于方框502处的分析来更改与目标腔室相关联的配方参数112。在一个实施方式中，灵敏度模块200的处理逻辑经由网络140向制造装置110发送经更改的配方参数112。在其他实施方式中，参数配方112被当地储存于计算装置130的数据存储230中。
依据本发明的实施方式，图6是2维(2D)等高线图的示例性示意表示。在一个实施方式中，由此公开内容的***和方法确定的灵敏度值118和/ 或显著性值119呈现于2维等高线图中，如图6中所示。在一个实施方式中， 2D等高线图覆盖在它表示的晶片的绘图上。在一个实施方式中，灵敏度模块200的处理逻辑基于单个配方参数112呈现(render)和显示2D等高线图。用户可选择将哪个配方参数表示在灵敏度值118和/或显著性值119的2D等高线图中。在其他实施方式中，可由单个的2D等高线图表示多于一个的配方参数112。例如，可使用具有第一线型的等高线来图示针对第一配方参数的灵敏度值118和/或显著性值119，而可使用具有第二线型的等高线来图示针对第二配方参数的灵敏度值118和/或显著性值119。
在2D等高线图中，描绘表示针对配方参数的特定灵敏度的线。所述线可包括灵敏度的数值表示(例如以β系数的形式表示，如所示地)。在另一实施方式中，线可包括配方参数的显著性的数值表示(例如t比率)。在一个实施方式中，2D等高线图额外使用各种颜色和色调来显示灵敏度值118和/ 或显著性值119中的范围之间的对比。例如，2D等高线图可使用颜色范围 (从红色到绿色到蓝色)来指示变化的灵敏度和/或显著性水平。在一个实施方式中，可通过各种红色色调表示具有最高灵敏度或显著性的区域，而可通过各种蓝色色调表示具有最低灵敏度的区域。在其他实施方式中，在2D 等高线图上直接显示灵敏度值118和/或显著性值119。在各种实施方式中，灵敏度值118和/或显著性值119在它们相关联的位置250上覆盖于2D等高线图上。在一个实施方式中，可旋转和倾斜(skew)2D等高线图以得到各种灵敏度值的更好的检视。此外，可以2D等高线图提供绘示的图例(key)。图例可显示各种灵敏度值118和/或显著性值119和对应的颜色表示。
依据本发明的实施方式，图7是3维(3D)等高线图的示例性示意表示。在一个实施方式中，由此公开内容的***和方法确定的灵敏度值118和/ 或显著性值119呈现于3维等高线图中，如图7中所示。在一个实施方式中， 3D等高线图覆盖在3D等高线图所表示的晶片的绘图上。在一个实施方式中，灵敏度模块200的处理逻辑基于单个配方参数112呈现和显示3D等高线图。在其他实施方式中，可由单个的3D等高线图表示多于一个的配方参数 112。
在一个实施方式中，3D等高线图显示晶片参数(例如膜厚度)对于配方参数(例如温度、压力等等)的灵敏度。在一个实施方式中，等高线的高度是基于灵敏度值，其中高度直接关联于灵敏度。在另一实施方式中，等高线的高度是基于显著性值119(例如t比率)。在所绘示的实例中，晶片的中心相较于晶片的其余部分对于特定的配方参数是更灵敏的。此外，晶片的外周边相较于晶片的大部分其余部分对于配方参数是更灵敏的。如先前所述，传统***包括对于特定配方参数的单个平均灵敏度，所述单个平均灵敏度是在整个晶片上求平均数而得。通过跨晶片求平均数，可能损失信息。例如，跨晶片的单个、平均的灵敏度并不准确地表示特定变形，然而最好是在设计 (engineer)和制造晶片时考虑所述特定变形。在成品中意识到此类变形是有用的。此外，发现特定变形极大地改善晶片设计和制造的准确度。相较之下，本文所述的实施方式提供跨晶片对于配方参数的灵敏度的逐点分析。
在一个实施方式中，3D等高线图使用各种颜色和色调来显示灵敏度值 118和/或显著性值119中的范围之间的对比。在其他实施方式中，在3D等高线图上直接显示灵敏度值118和/或显著性值119。在各种实施方式中，灵敏度值118和/或显著性值119在它们相关联的位置250上覆盖于3D等高线图上。在一个实施方式中，可旋转和倾斜3D等高线图以得到各种灵敏度值的更好的检视。此外，可以3D等高线图提供绘示的图例。图例可显示各种灵敏度值和对应的颜色表示。
图8绘示计算机***800的示例性形式中的机器的图解，一组指令可在所述计算机***800内执行，而用于引起所述机器执行本文所论述的方法学中的任一个或多个。在替代性的实施方式中，机器可在LAN、内联网、外联网或互联网中连接(例如联网)至其他机器。机器可操作为客户端-服务器网络环境中的服务器或客户端机器，或操作为对等(或分布式)网络环境中的对等机器(peer machine)。机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网页设备、服务器、网络路由器、交换机或桥接器或能够执行一组指令(顺序的或其他方式的)的任何机器，所述一组指令指定要由机器采取的动作。进一步地，尽管绘示单个机器，还应将术语“机器”当作包括个别地或联合地执行一组(或多组) 指令以执行本文所论述的方法中的任一个或多个的任何系列(collection)的机器。
示例性计算机***800包括经由总线830来互相通信的处理装置(处理器)802、主存储器804(例如只读存储器(ROM)、闪存、动态随机存取存储器(DRAM)(例如同步DRAM(SDRAM)、双倍数据速率(DDR SDRAM)或DRAM(RDRAM))等等)、静态存储器806(例如闪存、静态随机存取存储器(SRAM)等等)和数据存储装置818。
处理器802代表一个或多个通用处理装置，例如微处理器、中央处理单元等等。更特定而言，处理器802可以是复杂指令集计算(complex instruction set computing,CISC)微处理器、精简指令集计算(reduced instruction set computing,RISC)微处理器、超长指令字(very long instruction word,VLIW)微处理器、或实施其他指令集的处理器或实施指令集的组合的处理器。处理器802也可以是一个或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器 (DSP)、网络处理器等等。处理器802被配置为执行指令822以供执行本文论述的操作和步骤。
计算机***800可进一步包括网络接口装置808。计算机***800还可包括视频显示单元810(例如液晶显示器(LCD)或阴极射线管(CRT))、字母数字输入装置812(例如键盘)、光标控制装置814(例如鼠标)和信号发生装置816(例如扬声器)。
数据存储装置818可包括计算机可读存储介质824(一组或多组的指令 822(例如软件)储存于计算机可读存储介质824上，所述指令实现本文所述方法或功能中的任何一个或多个，包括如图8中所示的灵敏度模块200)。指令822也可在由计算机***800执行指令822期间(完全地或至少部分地)常驻于主存储器804内和/或处理器802内，主存储器804和处理器802还构成计算机可读存储介质。可进一步经由网络接口装置808在网络140上传送或接收指令822。
在一个实施方式中，指令822包括用于整合逐点DOE分析的指令和/或包含调用灵敏度模块200的方法的软件库，所述灵敏度模块包括用于逐点 DOE分析的指令。尽管计算机可读存储介质824(机器可读存储介质)在示例性实施方式中被图示为单个介质，应将术语“计算机可读存储介质”当作包括储存一组或多组指令的单个介质或多个介质(例如集中式或分布式数据库和/或相关联的高速缓存和服务器)。还应将术语“计算机可读存储介质”当作包括能够储存、编码或实现由机器所执行的指令组并且引起机器执行本发明的方法中的任何一个或多个的任何介质。应据此将术语“计算机可读存储介质”当作包括(但不限于)固态存储器、光学介质和磁介质。
在上述的说明中，阐述了许多细节。然而，受益于此公开内容的本领域中一般技术人员将理解，可在没有这些特定细节的情况下实行本发明。在某些实例中，熟知的结构和装置是以方框图的形式来图示而非详细地图示，以避免模糊本发明。
已就算法和计算机存储器内的数据比特上的操作的符号表示而呈现详细说明的某些部分。这些算法的描述和表示是由那些数据处理技术领域中的技术人员使用的手段，以向其他本领域技术人员最有效地传达他们的工作的实质内容。算法在此处(总体而言)被构想为带来期望的结果的自洽(self- consistent)的步骤顺序。所述步骤是那些需要物理量的物理操控的步骤。通常，尽管不是必需地，这些量采取能够被储存、传输、结合、比较和以其他方式操控的电或磁信号的形式。将这些信号与比特、值、元件、符号、特性、项(terms)、数字等等关联有时被证明是方便的(为了一般用途的理由 (reasons))。
然而，应牢记，所有的这些术语和相似的术语要与适当的物理量相关联并且仅仅是应用于这些量的方便的标签。除非特别声明，否则从以下的论述，显然理解本说明书的各处，利用例如“接收”、“使……关联”、“运算”、“提供”、“执行”、“分析”、“更改”等等的术语的论述代表计算机***(或相似的电子计算装置)的动作和处理，计算机***将在计算机***的寄存器和存储器内表示为物理(例如电子)量的数据操控和转换为计算机***存储器或寄存器或其他此类的信息存储、传送或显示装置内的其他类似地表示为物理量的数据。
本发明还涉及用于执行本文中的操作的装置。可针对所欲的用途来构建此装置，或此装置可包括通用计算机，通用计算机由储存于计算机中的计算机程序选择性激活(activate)或重新配置。此类计算机程序可储存在计算机可读存储介质中，例如(但不限于)任何类型的磁盘(包括软盘、光盘、CD- ROM和磁光盘)、只读存储器(ROM)、随机存取存储器(RAM)、 EPROM、EEPROM、磁或光卡或适于储存电子指令的任何类型的介质。
应理解以上说明意欲是说明性的，而非限制性的。在阅读和理解以上说明之后，本领域技术人员将理解许多其他实施方式。因此，将参照随附的权利要求书来确定本发明的范围连同如此权利要求书所赋予的等效物的整个范围。

Claims (20)

1.一种方法，包括以下步骤：
接收与第一工艺配方相关联的多个配方参数的第一值；
接收使用所述第一工艺配方来处理的第一晶片上的多个位置的第一多个测量；
接收与第二工艺配方相关联的所述多个配方参数的第二值；
接收使用所述第二工艺配方来处理的第二晶片上的所述多个位置的第二多个测量；
通过处理装置，使所述多个配方参数的所述第一值与所述第一多个测量关联，并且使所述多个配方参数的所述第二值与所述第二多个测量关联；
通过所述处理装置，使用所述多个配方参数的所述第一值、所述多个配方参数的所述第二值、所述第一多个测量和所述第二多个测量来运算第一多个灵敏度值，所述多个灵敏度值中的每一个对应于所述多个位置中的一个并且表示对于所述多个配方参数中的一个的灵敏度；和通过所述处理装置，提供晶片的图形表示，所述图形表示显示所述多个位置的所述第一多个灵敏度值的至少子组。
2.如权利要求1所述的方法，其中运算所述第一多个灵敏度值包括以下步骤：基于所述多个配方参数的所述第一值、所述多个配方参数的所述第二值、所述第一多个测量和所述第二多个测量，执行最小二乘拟合分析。
3.如权利要求1所述的方法，其中所述图形表示是三维等高线图，并且其中所述等高线图中的高度表示对于所述多个配方参数中的一个的灵敏度。
4.如权利要求1所述的方法，其中所述图形表示是二维等高线图，其中所述等高线图包括表示灵敏度值的等高线。
5.如权利要求1所述的方法，进一步包括以下步骤：
接收识别所述多个配方参数的配方参数的指令；和
提供更新的图形表示，所述更新的图形表示显示与所述配方参数相关联的多个灵敏度值。
6.如权利要求1所述的方法，进一步包括以下步骤：
接收第三晶片的目标分布，其中所述目标分布基于所述第三晶片的目标厚度；
基于所述第一多个灵敏度值来分析所述目标分布；和
基于所述分析，确定与所述目标分布相关联的新工艺配方。
7.如权利要求1所述的方法，进一步包括以下步骤：
接收第二多个灵敏度值，其中所述第二多个灵敏度值与目标腔室相关联；
执行所述第一多个灵敏度值和所述第二多个灵敏度值的分析；和
基于所述分析，更改所述多个配方参数的所述第二值，其中所述多个配方参数的所述第二值与所述目标腔室相关联。
8.一种***，包括：
存储器，用于储存多个配方参数、配方值和测量；和
处理装置，操作耦合至所述存储器，所述处理装置用于：
接收与第一工艺配方相关联的多个配方参数的第一值；
接收使用所述第一工艺配方来处理的第一晶片上的多个位置的第一多个测量；
接收与第二工艺配方相关联的所述多个配方参数的第二值；
接收使用所述第二工艺配方来处理的第二晶片上的所述多个位置的第二多个测量；
使所述多个配方参数的所述第一值与所述第一多个测量关联，并且使所述多个配方参数的所述第二值与所述第二多个测量关联；
使用所述多个配方参数的所述第一值、所述多个配方参数的所述第二值、所述第一多个测量和所述第二多个测量来运算第一多个灵敏度值，所述多个灵敏度值中的每一个对应于所述多个位置中的一个并且表示对于所述多个配方参数中的一个的灵敏度；和
提供晶片的图形表示，所述图形表示显示所述多个位置的所述第一多个灵敏度值的至少子组。
9.如权利要求8所述的***，其中为了运算所述第一多个灵敏度值，所述处理装置进一步用于：基于所述多个配方参数的所述第一值、所述多个配方参数的所述第二值、所述第一多个测量和所述第二多个测量，执行最小二乘拟合分析。
10.如权利要求8所述的***，其中所述图形表示是三维等高线图，并且其中所述等高线图中的高度表示对于所述多个配方参数中的一个的灵敏度。
11.如权利要求8所述的***，其中所述图形表示是二维等高线图，其中所述等高线图包括表示灵敏度值的等高线。
12.如权利要求9所述的***，其中所述处理装置进一步用于：
基于所述第一多个灵敏度值来运算多个显著性值，其中所述多个显著性值中的每一个对应于所述多个配方参数中的每一个中的一个；和
确定所述配方参数的列表，其中包括所述列表的所述多个配方参数中的每一个基于所述多个配方参数中的每一个对应的显著性值而被排序。
13.如权利要求8所述的***，其中所述处理装置进一步用于：
接收第三晶片的目标分布，其中所述目标分布基于所述第三晶片的目标厚度；
基于所述第一多个灵敏度值来分析所述目标分布；和
基于所述分析，确定与所述目标分布相关联的新工艺配方。
14.如权利要求8所述的***，其中所述处理装置进一步用于：
接收第二多个灵敏度值，其中所述第二多个灵敏度值与目标腔室相关联；
执行所述第一多个灵敏度值和所述第二多个灵敏度参数的分析；和
基于所述分析，更改所述多个配方参数的所述第二值，其中所述多个配方参数的所述第二值与所述目标腔室相关联。
15.一种非暂时性机器可读存储介质，包括指令，所述指令在由处理装置存取时引起所述处理装置：
接收与第一工艺配方相关联的多个配方参数的第一值；
接收使用所述第一工艺配方来处理的第一晶片上的多个位置的第一多个测量；
接收与第二工艺配方相关联的所述多个配方参数的第二值；
接收使用所述第二工艺配方来处理的第二晶片上的所述多个位置的第二多个测量；
使所述多个配方参数的所述第一值与所述第一多个测量关联，并且使所述多个配方参数的所述第二值与所述第二多个测量关联；
使用所述多个配方参数的所述第一值、所述多个配方参数的所述第二值、所述第一多个测量和所述第二多个测量来运算第一多个灵敏度值，所述多个灵敏度值中的每一个对应于所述多个位置中的一个并且表示对于所述多个配方参数中的一个的灵敏度；和
提供晶片的图形表示，所述图形表示显示所述多个位置的所述第一多个灵敏度值的至少子组。
16.如权利要求15所述的非暂时性机器可读存储介质，其中为了运算所述第一多个灵敏度值，所述处理装置进一步用于：基于所述多个配方参数的所述第一值、所述多个配方参数的所述第二值、所述第一多个测量和所述第二多个测量，执行最小二乘拟合分析。
17.如权利要求15所述的非暂时性机器可读存储介质，其中所述图形表示是三维等高线图，并且其中所述等高线图中的高度表示对于所述多个配方参数中的一个的灵敏度。
18.如权利要求15所述的非暂时性机器可读存储介质，其中所述图形表示是二维等高线图，其中所述等高线图包括表示灵敏度值的等高线。
19.如权利要求15所述的非暂时性机器可读存储介质，其中所述处理装置进一步用于：
接收第三晶片的目标分布，其中所述目标分布基于所述第三晶片的目标厚度；
基于所述第一多个灵敏度值来分析所述目标分布；和
基于所述分析，确定与所述目标分布相关联的新工艺配方。
20.如权利要求15所述的非暂时性机器可读存储介质，其中所述处理装置进一步用于：
接收第二多个灵敏度值，其中所述第二多个灵敏度值与目标腔室相关联；
分析所述第一多个灵敏度值和所述第二多个灵敏度值；和
基于所述分析，更改所述多个配方参数的所述第二值，其中所述多个配方参数的所述第二值与所述目标腔室相关联。
CN201680071010.1A 2015-11-09 2016-11-09 晶片逐点分析和数据呈现 Active CN108369916B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/936,559 US9934351B2 (en) 2015-11-09 2015-11-09 Wafer point by point analysis and data presentation
US14/936,559 2015-11-09
PCT/US2016/061168 WO2017083411A1 (en) 2015-11-09 2016-11-09 Wafer point by point analysis and data presentation

Publications (2)

Publication Number Publication Date
CN108369916A CN108369916A (zh) 2018-08-03
CN108369916B true CN108369916B (zh) 2022-09-09

Family

ID=58663847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680071010.1A Active CN108369916B (zh) 2015-11-09 2016-11-09 晶片逐点分析和数据呈现

Country Status (6)

Country Link
US (1) US9934351B2 (zh)
JP (1) JP6951333B2 (zh)
KR (1) KR102401565B1 (zh)
CN (1) CN108369916B (zh)
TW (1) TWI722041B (zh)
WO (1) WO2017083411A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170199511A1 (en) * 2016-01-12 2017-07-13 Globalfoundries Inc. Signal detection metholodogy for fabrication control
CN110799902B (zh) * 2017-08-29 2022-12-23 极光先进雷射株式会社 数据分析装置、半导体制造***、数据分析方法和半导体制造方法
US10705514B2 (en) * 2018-10-09 2020-07-07 Applied Materials, Inc. Adaptive chamber matching in advanced semiconductor process control
US11157661B2 (en) 2018-12-19 2021-10-26 Applied Materials, Inc. Process development visualization tool
CN112735959B (zh) * 2019-10-28 2022-03-18 长鑫存储技术有限公司 晶圆检测方法及晶圆检测装置
US11761969B2 (en) * 2020-01-21 2023-09-19 Kla Corporation System and method for analyzing a sample with a dynamic recipe based on iterative experimentation and feedback
US20230168650A1 (en) * 2021-12-01 2023-06-01 United Microelectronics Corp. Recipe verifying method, recipe verifying server, and smart manufacturing controlling system using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002202806A (ja) * 2000-12-28 2002-07-19 Mitsubishi Electric Corp 工程管理システム及び物品の製造方法
CN1659690A (zh) * 2002-06-05 2005-08-24 东京毅力科创株式会社 处理装置的多变量解析模型式作成方法、处理装置用的多变量解析方法、处理装置的控制装置、处理装置的控制***
CN104395997A (zh) * 2012-05-08 2015-03-04 科磊股份有限公司 基于跨越晶片的参数变化的测量模型优化

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4805089A (en) * 1985-04-30 1989-02-14 Prometrix Corporation Process control interface system for managing measurement data
JPH07122478A (ja) * 1993-10-27 1995-05-12 Sony Corp パターン投影方法
US6407396B1 (en) 1999-06-24 2002-06-18 International Business Machines Corporation Wafer metrology structure
US7089075B2 (en) 2001-05-04 2006-08-08 Tokyo Electron Limited Systems and methods for metrology recipe and model generation
US6913938B2 (en) * 2001-06-19 2005-07-05 Applied Materials, Inc. Feedback control of plasma-enhanced chemical vapor deposition processes
US7337019B2 (en) * 2001-07-16 2008-02-26 Applied Materials, Inc. Integration of fault detection with run-to-run control
US7265382B2 (en) * 2002-11-12 2007-09-04 Applied Materials, Inc. Method and apparatus employing integrated metrology for improved dielectric etch efficiency
JP2005051210A (ja) * 2003-07-15 2005-02-24 Matsushita Electric Ind Co Ltd 面内分布データの圧縮法、面内分布の測定方法、面内分布の最適化方法、プロセス装置の管理方法及びプロセス管理方法
US7292906B2 (en) * 2004-07-14 2007-11-06 Tokyo Electron Limited Formula-based run-to-run control
CN100479095C (zh) 2005-12-09 2009-04-15 北京北方微电子基地设备工艺研究中心有限责任公司 一种硅片刻蚀工艺处方的控制方法
US7283882B1 (en) 2006-02-15 2007-10-16 Kla-Tencor Technologies Corporation Automatic recipe validation
US8102408B2 (en) * 2006-06-29 2012-01-24 Kla-Tencor Technologies Corp. Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs
US7509186B2 (en) 2006-11-07 2009-03-24 International Business Machines Corporation Method and system for reducing the variation in film thickness on a plurality of semiconductor wafers having multiple deposition paths in a semiconductor manufacturing process
WO2008077100A2 (en) * 2006-12-19 2008-06-26 Kla-Tencor Corporation Systems and methods for creating inspection recipes
JP5341448B2 (ja) * 2007-09-25 2013-11-13 株式会社東芝 品質管理方法、半導体装置の製造方法及び品質管理システム
US10522427B2 (en) 2011-07-06 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques providing semiconductor wafer grouping in a feed forward process
US9158867B2 (en) * 2012-10-09 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. 2D/3D analysis for abnormal tools and stages diagnosis

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002202806A (ja) * 2000-12-28 2002-07-19 Mitsubishi Electric Corp 工程管理システム及び物品の製造方法
CN1659690A (zh) * 2002-06-05 2005-08-24 东京毅力科创株式会社 处理装置的多变量解析模型式作成方法、处理装置用的多变量解析方法、处理装置的控制装置、处理装置的控制***
CN104395997A (zh) * 2012-05-08 2015-03-04 科磊股份有限公司 基于跨越晶片的参数变化的测量模型优化

Also Published As

Publication number Publication date
US9934351B2 (en) 2018-04-03
US20170132352A1 (en) 2017-05-11
CN108369916A (zh) 2018-08-03
JP6951333B2 (ja) 2021-10-20
TWI722041B (zh) 2021-03-21
KR102401565B1 (ko) 2022-05-23
WO2017083411A1 (en) 2017-05-18
TW201727520A (zh) 2017-08-01
JP2018537853A (ja) 2018-12-20
KR20180069093A (ko) 2018-06-22

Similar Documents

Publication Publication Date Title
CN108369916B (zh) 晶片逐点分析和数据呈现
KR102583830B1 (ko) 제조 동안의 고급 반도체 프로세스 최적화 및 적응형 제어
KR100824443B1 (ko) 반도체 제조의 개선된 제어를 위한 적응성 샘플링 방법 및 장치
KR100992373B1 (ko) 다변수 결함 기여도를 나타내기 위한 그래픽 사용자인터페이스
US11989495B2 (en) Systems and methods for predicting film thickness using virtual metrology
CN113094893A (zh) 晶圆品质虚拟测量方法、装置、计算机设备和存储介质
KR20240052016A (ko) 반도체 제조 장비의 적응형 문제 해결을 위한 시스템들 및 방법들
EP4302322A1 (en) Systems and methods for process chamber health monitoring and diagnostics using virtual model
TW202013186A (zh) 資料處理方法、裝置與系統、以及電腦可讀取記錄媒體
US11157661B2 (en) Process development visualization tool
KR20240067834A (ko) 피처 모델들을 사용한 프로세스 레시피 생성 및 매칭
US11862520B2 (en) Systems and methods for predicting film thickness of individual layers using virtual metrology
US11874234B2 (en) Multi-level RF pulse monitoring and RF pulsing parameter optimization at a manufacturing system
US20240037442A1 (en) Generating indications of learning of models for semiconductor processing
US20230359179A1 (en) Methods and mechanisms for adjusting film deposition parameters during substrate manufacturing
JP2024528372A (ja) 特徴モデルを使用するプロセスレシピ作成およびマッチング
KR20230164607A (ko) 머신 러닝 모델 성능의 변동을 방지하기 위한 방법들 및 메커니즘들

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant