CN108364944B - 电平位移器以及半导体元件 - Google Patents

电平位移器以及半导体元件 Download PDF

Info

Publication number
CN108364944B
CN108364944B CN201711142471.6A CN201711142471A CN108364944B CN 108364944 B CN108364944 B CN 108364944B CN 201711142471 A CN201711142471 A CN 201711142471A CN 108364944 B CN108364944 B CN 108364944B
Authority
CN
China
Prior art keywords
region
potential circuit
isolation
circuit region
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711142471.6A
Other languages
English (en)
Other versions
CN108364944A (zh
Inventor
艾姆·迪伊姆·斯迪奇
陈柏安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN108364944A publication Critical patent/CN108364944A/zh
Application granted granted Critical
Publication of CN108364944B publication Critical patent/CN108364944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/36—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductors, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种电平位移器以及半导体元件，其中，电平位移器位于高电位电路区与低电位电路区之间且包括基底、埋入岛区以及隔离结构。埋入岛区具有第一导电型且位于基底中。隔离结构具有第二导电型、位于基底中且围绕埋入岛区。此外，隔离结构靠近高电位电路区处的尺寸不同于隔离结构靠近低电位电路区处的尺寸。另提供一种包括所述电平位移器的半导体元件。本发明的半导体元件或电平位移器中，由于配置有尺寸渐变或/及掺杂浓度渐变的隔离结构，故可完全空乏隔离区，均匀分散高电位电路区与低电位电路区之间的高电场聚集效应，进而有效抑制漏电流并提升崩溃电压。

Description

电平位移器以及半导体元件
技术领域
本发明是有关于一种电平位移器以及包括所述电平位移器的半导体元件。
背景技术
近年来，高压集成电路主要是应用在功率切换(power switch)电路，如各项电源管理装置中提供电源开关切换之用。一般而言，高压集成电路包括高电位电路区与低电位电路区，其通过电平位移器(level shifter)将低电压信号向上电平位移到较高电压信号。然而，现有的电平位移器常会因为电场分布不均而产生漏电流或崩溃电压下降的问题。
发明内容
有鉴于此，本发明提供一种电平位移器以及包括所述电平位移器的半导体元件，可有效抑制漏电流并提升崩溃电压，以提升元件的效能。
本发明提供一种电平位移器，其位于高电位电路区与低电位电路区之间且包括基底、埋入岛区、隔离结构以及掺杂区。埋入岛区具有第一导电型且埋于基底中。隔离结构具有第二导电型、位于基底中且围绕埋入岛区。此外，隔离结构靠近高电位电路区处的尺寸不同于隔离结构靠近低电位电路区处的尺寸。掺杂区，具有第一导电型，掺杂区位于埋入岛区与低电位电路区之间的基底中，且被隔离结构围绕。
在本发明的一实施例中，上述尺寸包括长度、宽度或两者。
在本发明的一实施例中，上述隔离结构的宽度随着远离高电位电路区而逐渐地减少或阶梯式减少。
在本发明的一实施例中，上述隔离结构的掺杂深度随着远离高电位电路区而逐渐地减少。
在本发明的一实施例中，上述隔离结构为块状隔离掺杂区。
在本发明的一实施例中，上述隔离结构具有多个分开的隔离掺杂区，第(i+1)个隔离掺杂区比第(i)个隔离掺杂区更靠近低电位电路区，且i为正整数。
在本发明的一实施例中，上述第(i+1)个隔离掺杂区的长度小于第(i)个隔离掺杂区的长度。
在本发明的一实施例中，上述第(i+1)个隔离掺杂区的掺杂深度小于第(i)个隔离掺杂区的掺杂深度。
在本发明的一实施例中，上述掺杂区为电平位移器的漏极。
本发明另提供一种半导体元件，其包括基底、高电位电路以及电平位移器。基底具有高电位电路区、终端区以及低电位电路区，其中低电位电路区环绕高电位电路区，且终端区位于高电位电路区与低电位电路区之间。高电位电路位于高电位电路区中且包括埋入层，所述埋入层具有第一导电型且埋于基底中。电平位移器位于终端区中且包括基底、埋入岛区、隔离结构以及掺杂区。埋入岛区具有第一导电型且埋于基底中。隔离结构具有第二导电型、位于基底中且围绕埋入岛区，其中隔离结构靠近高电位电路区处的尺寸不同于隔离结构靠近低电位电路区处的尺寸。此外，埋入层的凹面对应于埋入岛区的凸面，且隔离结构位于埋入层与埋入岛区之间。掺杂区，具有第一导电型，掺杂区位于埋入岛区与低电位电路区之间的基底中，且被隔离结构围绕。
在本发明的一实施例中，上述高电位电路区为一上桥电路区，所述低电位电路区为一下桥电路区。
在本发明的一实施例中，上述隔离结构的长度、宽度或两者随着远离高电位电路区而逐渐地减少或阶梯式减少。
在本发明的一实施例中，上述电平位移器更包括掺杂区，其具有第一导电型、位于埋入岛区与低电位电路区之间的基底中，且被隔离结构围绕。
在本发明的一实施例中，上述隔离结构的掺杂深度随着远离高电位电路区而逐渐地减少。
在本发明的一实施例中，上述隔离结构具有第一隔离掺杂区、第二隔离掺杂区以及第三隔离掺杂区。第一隔离掺杂区与高电位电路区相邻且完全位于埋入层与埋入岛区之间。第二隔离掺杂区与第一隔离掺杂区相邻且部分位于埋入层与埋入岛区之间。第三隔离掺杂区与第二隔离掺杂区以及低电位电路区相邻。
在本发明的一实施例中，上述第一隔离掺杂区与第二隔离掺杂区接触，且第二隔离掺杂区与第三隔离掺杂区接触。
在本发明的一实施例中，上述第一隔离掺杂区、第二隔离掺杂区以及第三隔离掺杂区彼此分开。
本发明又提供一种电平位移器，其位于高电位电路区与低电位电路区之间且包括基底、埋入岛区、隔离结构以及掺杂区。埋入岛区具有第一导电型且位于基底中。隔离结构具有第二导电型、位于基底中且围绕埋入岛区。此外，隔离结构的宽度相同，但隔离结构靠近高电位电路区处的掺杂浓度不同于隔离结构靠近低电位电路区处的掺杂浓度。掺杂区，具有第一导电型，掺杂区其位于埋入岛区与低电位电路区之间的基底中，且被隔离结构围绕。
在本发明的一实施例中，上述隔离结构的掺杂浓度随着远离高电位电路区而逐渐地减少或阶梯式减少。
基于上述，在本发明的半导体元件或电平位移器中，由于配置有尺寸渐变或/及掺杂浓度渐变的隔离结构，故可完全空乏隔离区，均匀分散高电位电路区与低电位电路区之间的高电场聚集效应，进而有效抑制漏电流并提升崩溃电压。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1至图5是依照本发明多个实施例所绘示的多种半导体元件的俯视透视图。
图6至图8是依照本发明多个实施例所绘示的多种半导体元件的隔离结构的剖面示意图。
附图标号：
1、2、3、4、5：半导体元件
10：高电位电路区
20：终端区
30：低电位电路区
100：基底
102：埋入岛区
102S：凸面
104、110：掺杂区
106、206、306、406、506：隔离结构
106a、206a、306a、406a、506a：第一隔离掺杂区
106b、206b、306b、406b、506b：第二隔离掺杂区
106c、206c、306c、406c、506c：第三隔离掺杂区
108：埋入层
108S：凹面
112：阱
206b-1、206b-2、206c-1、206c-2、306b-1、306b-2、306c-1、306c-2：掺杂区块
LS：电平位移器
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域相关技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护的范围。
在以下的实施例中，当第一导电型为N型，第二导电型为P型；当第一导电型为P型，第二导电型为N型。在本实施例中，是以第一导电型为N型，第二导电型为P型为例来实施，但本发明并不以此为限。在一实施例中，N型掺质例如是磷或是砷，且P型掺质例如是硼。
图1至图5是依照本发明多个实施例所绘示的多种半导体元件的俯视透视图。图6至图8是依照本发明多个实施例所绘示的多种半导体元件的隔离结构的剖面示意图。为简化以及清楚说明起见，图1至图5仅仅绘示一些构件的相对关系。特别要说明的是，这些构件并不需要形成在同一平面。换言之，这些构件的顶面或底面离基底表面的距离并不需要相同，而可以视工艺需要而调整。
请参照图1以及图6，本发明的半导体元件1包括基底100。基底100包括半导体材料。在一实施例中，基底100可为具有第二导电型(例如P型)的半导体基底，例如P型含硅磊晶层。基底100可视需要具有P型或N型阱。在一实施例中，基底100具有高电位电路区10、终端区20以及低电位电路区30。更具体地说，低电位电路区30环绕高电位电路区10，且终端区20位于高电位电路区10与低电位电路区30之间。在一实施例中，高电位电路区可为上桥电路区，低电位电路区可为下桥电路区。
本发明的半导体元件1更包括操作电压为约600V以上的高电位电路。在一实施例中，高电位电路位于高电位电路区10中且包括具有第一导电型(例如N型)的埋入层108以及具有第一导电型(例如N型)的掺杂区110。埋入层108以及掺杂区110均位于基底100中。在一实施例中，从图1的上视图来看，埋入层108为块状埋入层。更具体地说，埋入层108的一侧具有凹面108S或弧状侧壁，而另三侧具有实质上垂直侧壁。埋入层108的掺杂浓度可在5×1016至1×1019原子/cm3的范围内。在一实施例中，掺杂区110环绕埋入层108的实质上垂直侧壁，但未环绕埋入层108的凹面108S。掺杂区110的掺杂浓度可在1×1018至1×1020原子/cm3的范围内。在一实施例中，掺杂区110可作为高电位电路的浮动基底接触区，并与埋入层108连接。在一实施例中，掺杂区110的底面高于埋入层108的顶面。当然，高电位电路可更包括本领域相关技术人员已知的常用构件，如栅极、源极、内连线等等。
本发明的半导体元件1更包括操作电压为约40V以下的低电位电路。低电位电路位于低电位电路区30中且包括具有第二导电型(例如P型)的阱112。阱112位于基底100中。在一实施例中，阱112环绕终端区20。阱112的掺杂浓度可在1×1016至1×1018原子/cm3的范围内。
本发明的半导体元件1更包括位于终端区20中的电平位移器LS，用以控制高电位电路区10与低电位电路区30之间的信号变换。本发明电平位移器LS包括具有第一导电型(例如N型)的埋入岛区102以及具有第一导电型(例如N型)的掺杂区104。
埋入岛区102位于基底100中。在一实施例中，从图1的上视图来看，埋入岛区102为具有凸面102S的岛状埋入区块。更具体地说，埋入岛区102的相对侧均具有弧状侧壁，且其一侧的凸面102S或弧状侧壁的曲度大于其另一侧的弧状侧壁的曲度。在本实施例中，埋入岛区102与埋入层108彼此分开，且埋入层108的凹面108S对应于埋入岛区102的凸面102S，如图1所示。埋入岛区102的掺杂浓度可在1×1016至5×1019原子/cm3的范围内。在一实施例中，埋入岛区102与埋入层108的掺杂浓度相同。在另一实施例中，埋入岛区102与埋入层108的掺杂浓度不同。
此外，掺杂区104位于埋入岛区102与高电位电路区10之间的基底100中。掺杂区104的掺杂浓度可在1×1017至1×1020原子/cm3的范围内。在一实施例中，掺杂区104作为电平位移器LS的漏极。在一实施例中，掺杂区104的底面高于埋入岛区102的顶面。
本发明的电平位移器LS更包括具有第二导电型(例如P型)的隔离结构106。在一实施例中，隔离结构106位于基底100中且围绕埋入岛区102以及掺杂区104，并与阱112连接。在一实施例中，隔离结构106的掺杂浓度大致上固定，且可在1×1016至1×1018原子/cm3的范围内，例如在1×1016、5×1016、1×1017、5×1017、1×1018原子/cm3中任意两数值的范围内。然而，隔离结构106的尺寸并不固定。特别要说明的是，由于本发明的隔离结构106为尺寸渐变的隔离结构，因此可完全空乏隔离区，均匀分散高电位电路区10与低电位电路区30之间的高电场聚集效应，进而有效抑制漏电流并提升崩溃电压。在一实施例中，隔离结构106靠近高电位电路区10处的尺寸不同于隔离结构106靠近低电位电路区30处的尺寸。在一实施例中，所述尺寸包括长度、宽度或两者。
在一实施例中，如图1所示，隔离结构106的宽度随着远离高电位电路区10(或接近低电位电路区30)而逐渐地减少。更具体地说，从高电位电路区10往低电位电路区30的方向来看，隔离结构106具有实质上光滑的侧壁。在一实施例中，隔离结构106可具有(例如但不限于)第一隔离掺杂区106a、第二隔离掺杂区106b以及第三隔离掺杂区106c。第一隔离掺杂区106a与高电位电路区10相邻且完全位于埋入层108与埋入岛区102之间。在一实施例中，第一隔离掺杂区106a至埋入层108或埋入岛区102的距离大致上相等。第二隔离掺杂区106b与第一隔离掺杂区106a相邻并接触，且部分位于埋入层108与埋入岛区102之间。在一实施例中，第二隔离掺杂区106b至埋入层108或埋入岛区102的距离随着远离高电位电路区10(或接近低电位电路区30)而逐渐地增加。此外，第二隔离掺杂区106b的外边界可超出或切齐于掺杂区104的外边界。第三隔离掺杂区106c与第二隔离掺杂区106b以及低电位电路区30相邻。在一实施例中，第三隔离掺杂区106c与阱112接触。此外，隔离结构106的掺杂深度随着远离高电位电路区10而逐渐地减少，如图6所示。
图2至图4的半导体结构与图1的半导体结构类似，仅隔离结构的形状不同，以下就不同处说明，相同处则不再赘述。
在图2的半导体结构2的电平位移器LS中，隔离结构206的宽度随着远离高电位电路区10(或接近低电位电路区30)而阶梯式减少。更具体地说，从高电位电路区10往低电位电路区30的方向来看，隔离结构206具有阶梯状的侧壁。在一实施例中，隔离结构206可具有(例如但不限于)第一隔离掺杂区206a、第二隔离掺杂区206b以及第三隔离掺杂区206c。第一隔离掺杂区206a与高电位电路区10相邻且完全位于埋入层108与埋入岛区102之间。在一实施例中，第一隔离掺杂区206a具有实质上相等宽度。第二隔离掺杂区206b与第一隔离掺杂区206a相邻并接触，且部分位于埋入层108与埋入岛区102之间。在一实施例中，第二隔离掺杂区206b具有实质上相等宽度，且第二隔离掺杂区206b的宽度小于第一隔离掺杂区206a的宽度。此外，第二隔离掺杂区206b的外边界可超出或切齐于掺杂区104的外边界。第三隔离掺杂区206c与第二隔离掺杂区206b以及低电位电路区30相邻。在一实施例中，第三隔离掺杂区206c与阱112接触，第三隔离掺杂区206c具有实质上相等宽度，且第三隔离掺杂区206c的宽度小于第二隔离掺杂区206b的宽度。此外，隔离结构206的掺杂深度随着远离高电位电路区10而逐渐地减少，如图6所示。
在图1以及图2的半导体结构1/2的电平位移器LS中，隔离结构106/206均为块状隔离掺杂区。然而，本发明并不以此为限。在另一实施例中，隔离结构可具有多个分开的隔离掺杂区，如图3以及图4所示。
在图3的半导体结构3的电平位移器LS中，隔离结构306的长度随着远离高电位电路区10(或接近低电位电路区30)而减少。在一实施例中，隔离结构306可具有(例如但不限于)第一隔离掺杂区306a、第二隔离掺杂区306b以及第三隔离掺杂区306c。第一隔离掺杂区306a与高电位电路区10相邻且完全位于埋入层108与埋入岛区102之间。在一实施例中，第一隔离掺杂区306a具有实质上相等宽度。第二隔离掺杂区306b与第一隔离掺杂区306a相邻但不接触，且部分位于埋入层108与埋入岛区102之间。在一实施例中，第二隔离掺杂区306b可具有掺杂区块306b-1、306b-2，其中掺杂区块306b-1、306b-2与第一隔离掺杂区306a具有实质上相等宽度，但第一隔离掺杂区306a的长度大于掺杂区块306b-1的长度，且掺杂区块306b-1的长度大于掺杂区块306b-2的长度。此外，掺杂区块306b-2的外边界可超出或切齐于掺杂区104的外边界。第三隔离掺杂区306c与第二隔离掺杂区306b以及低电位电路区30相邻。在一实施例中，第三隔离掺杂区306c与阱112接触，但未与第二隔离掺杂区306b接触。在一实施例中，第三隔离掺杂区306c可具有掺杂区块306c-1、306c-2，其中掺杂区块306c-1、306c-2与掺杂区块306b-1、306b-2具有实质上相等宽度，但掺杂区块306b-2的长度大于掺杂区块306c-1的长度，且掺杂区块306c-1的长度大于掺杂区块306c-2的长度。此外，隔离结构306的掺杂深度随着远离高电位电路区10而逐渐地减少，如图7所示。
图3的隔离结构306的多个隔离掺杂区的宽度相等，仅长度随着远离高电位电路区10(或接近低电位电路区30)而减少。然而，本发明并不以此为限。在图4的隔离结构406中，多个隔离掺杂区的宽度以及长度均随着远离高电位电路区10(或接近低电位电路区30)而减少。更具体地说，第一隔离掺杂区406a的平均长度/宽度大于第二隔离掺杂区406b的平均长度/宽度，且第二隔离掺杂区406b的平均长度/宽度大于第三隔离掺杂区406c的平均长度/宽度。此外，在第二隔离掺杂区406b以及第三隔离掺杂区406c中，掺杂区块406b-1的长度/宽度大于掺杂区块406b-2的长度/宽度，掺杂区块406b-2的长度/宽度大于掺杂区块406c-1的长度/宽度，且掺杂区块406c-1的长度/宽度大于掺杂区块406c-2的长度/宽度。此外，隔离结构406的掺杂深度随着远离高电位电路区10而逐渐地减少，如图7所示。
在图3及图4的实施例中，掺杂区块之间的间隙可维持实质上固定，但本发明并不以此为限。在另一实施例中，视工艺需要，掺杂区块之间的间隙也可以随着远离高电位电路区10(或接近低电位电路区30)而逐渐增加。
在上述实施例中，是以隔离结构可具有三个分开的隔离掺杂区为例来说明之，但并不用以限定本发明。更具体地说，隔离结构可具有多个分开的隔离掺杂区，第(i+1)个隔离掺杂区比第(i)个隔离掺杂区更靠近低电位电路区30，且i为正整数。此外，第(i+1)个隔离掺杂区的长度小于第(i)个隔离掺杂区的长度，且第(i+1)个隔离掺杂区的掺杂深度小于第(i)个隔离掺杂区的掺杂深度。
在一实施例中，隔离结构106/206/306/406的至少部分的底面低于埋入岛区102的顶面。在一实施例中，隔离结构106/206/306/406的至少部分的底面低于位于低电位电路区30中阱112的顶面。
此外，图1至图4的尺寸/掺杂深度渐变的隔离结构106/206/306/406均可通过单一个光罩以及单一个注入步骤定义完成，工艺简单，具备市场竞争力。
另外，除了可改变隔离结构的尺寸之外，也可改变隔离结构的掺杂浓度，以达到可完全空乏隔离区、有效抑制漏电流并提升崩溃电压的功效。如图5所示，电平位移器LS的隔离结构506的宽度实质上相同，但隔离结构506靠近所述高电位电路区10处的掺杂浓度不同于隔离结构506靠近低电位电路区30处的掺杂浓度。在一实施例中，隔离结构506的掺杂浓度随着远离所述高电位电路区10而逐渐地减少或阶梯式减少。在一实施例中，隔离结构506的掺杂深度随着远离所述高电位电路区10而逐渐地减少或阶梯式减少，如图8所示。
在一实施例中，隔离结构506可具有(例如但不限于)第一隔离掺杂区506a、第二隔离掺杂区506b以及第三隔离掺杂区506c。第一隔离掺杂区506a的平均掺杂浓度大于第二隔离掺杂区506b的平均掺杂浓度，且第二隔离掺杂区506b的平均掺杂浓度大于第三隔离掺杂区506c的平均掺杂浓度。在一实施例中，第一隔离掺杂区506a的掺杂浓度可在1×1016至1×1018原子/cm3的范围内，第二隔离掺杂区506b的掺杂浓度可在1×1016至5×1017原子/cm3的范围内，且第三隔离掺杂区506c的掺杂浓度可在5×1015至1×1017原子/cm3的范围内。在一实施例中，隔离结构506的底面低于埋入岛区102或阱112的顶面。
综上所述，在本发明的半导体元件或电平位移器中，由于配置有尺寸渐变或/及掺杂浓度渐变的隔离结构，可完全空乏隔离区，均匀分散高电位电路区与低电位电路区之间的高电场聚集效应，进而有效抑制漏电流并提升崩溃电压。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中相关技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (9)

1.一种电平位移器，其特征在于，位于高电位电路区与低电位电路区之间且包括：
基底；
埋入岛区，具有第一导电型且埋于所述基底中；
隔离结构，具有第二导电型、位于所述基底中且围绕所述埋入岛区，其中所述隔离结构靠近所述高电位电路区处的尺寸不同于所述隔离结构靠近所述低电位电路区处的尺寸；以及
具有所述第一导电型的掺杂区，其位于所述埋入岛区与所述低电位电路区之间的所述基底中，且被所述隔离结构围绕。
2.如权利要求1所述的电平位移器，其特征在于，所述尺寸包括长度、宽度或两者。
3.如权利要求1所述的电平位移器，其特征在于，所述隔离结构的宽度随着远离所述高电位电路区而逐渐地减少或阶梯式减少。
4.如权利要求3所述的电平位移器，其特征在于，所述隔离结构的掺杂深度随着远离所述高电位电路区而逐渐地减少。
5.如权利要求1所述的电平位移器，其特征在于，所述隔离结构为块状隔离掺杂区。
6.一种半导体元件，其特征在于，包括：
基底，具有高电位电路区、终端区以及低电位电路区，其中所述低电位电路区环绕所述高电位电路区，且所述终端区位于所述高电位电路区与所述低电位电路区之间；
高电位电路，位于所述高电位电路区中且包括埋入层，所述埋入层具有第一导电型且埋于所述基底中；以及
电平位移器，位于所述终端区中且包括：
埋入岛区，具有所述第一导电型且埋于所述基底中；
隔离结构，具有第二导电型、位于所述基底中且围绕所述埋入岛区，其中所述隔离结构靠近所述高电位电路区处的尺寸不同于所述隔离结构靠近所述低电位电路区处的尺寸，
其中所述埋入层的凹面对应于所述埋入岛区的凸面，且所述隔离结构位于所述埋入层与所述埋入岛区之间；以及
具有所述第一导电型的掺杂区，其位于所述埋入岛区与所述低电位电路区之间的所述基底中，且被所述隔离结构围绕。
7.如权利要求6所述的半导体元件，其特征在于，所述高电位电路区为一上桥电路区，所述低电位电路区为一下桥电路区。
8.如权利要求6所述的半导体元件，其特征在于，所述隔离结构具有：
第一隔离掺杂区，与所述高电位电路区相邻且完全位于所述埋入层与所述埋入岛区之间；
第二隔离掺杂区，与第一隔离掺杂区相邻且部分位于所述埋入层与所述埋入岛区之间；以及
第三隔离掺杂区，与第二隔离掺杂区以及所述低电位电路区相邻。
9.一种电平位移器，其特征在于，位于高电位电路区与低电位电路区之间且包括：
基底；
埋入岛区，具有第一导电型且位于所述基底中；
隔离结构，具有第二导电型、位于所述基底中且围绕所述埋入岛区，其中所述隔离结构的宽度相同，但所述隔离结构靠近所述高电位电路区处的掺杂浓度不同于所述隔离结构靠近所述低电位电路区处的掺杂浓度；以及
具有所述第一导电型的掺杂区，其位于所述埋入岛区与所述低电位电路区之间的所述基底中，且被所述隔离结构围绕。
CN201711142471.6A 2017-01-26 2017-11-17 电平位移器以及半导体元件 Active CN108364944B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106103122A TWI608606B (zh) 2017-01-26 2017-01-26 電平位移器以及半導體元件
TW106103122 2017-01-26

Publications (2)

Publication Number Publication Date
CN108364944A CN108364944A (zh) 2018-08-03
CN108364944B true CN108364944B (zh) 2020-12-01

Family

ID=61230847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711142471.6A Active CN108364944B (zh) 2017-01-26 2017-11-17 电平位移器以及半导体元件

Country Status (3)

Country Link
US (1) US10644101B2 (zh)
CN (1) CN108364944B (zh)
TW (1) TWI608606B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148561A (zh) * 2018-08-20 2019-01-04 上海华虹宏力半导体制造有限公司 P型隔离环的结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102306656A (zh) * 2011-08-23 2012-01-04 东南大学 一种高压驱动电路的隔离结构
CN103367361A (zh) * 2012-03-26 2013-10-23 英飞凌科技奥地利有限公司 具有功率晶体管和高电压器件的半导体装置
CN104022110A (zh) * 2014-06-05 2014-09-03 无锡华润上华半导体有限公司 电平移位ldmos嵌于结终端中的集成电路芯片及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296393A (en) * 1990-11-23 1994-03-22 Texas Instruments Incorporated Process for the simultaneous fabrication of high-and-low-voltage semiconductor devices, integrated circuit containing the same, systems and methods
JP4326835B2 (ja) 2003-05-20 2009-09-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法
JP4863665B2 (ja) 2005-07-15 2012-01-25 三菱電機株式会社 半導体装置およびその製造方法
US8618627B2 (en) * 2010-06-24 2013-12-31 Fairchild Semiconductor Corporation Shielded level shift transistor
US8749016B2 (en) 2010-10-06 2014-06-10 Macronix International Co., Ltd. High voltage MOS device and method for making the same
US8680616B2 (en) * 2010-12-03 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High side gate driver device
JP5766462B2 (ja) * 2011-02-24 2015-08-19 ローム株式会社 半導体装置およびその製造方法
US8610209B2 (en) 2011-03-24 2013-12-17 Macronix International Co., Ltd. Ultra-high voltage N-type-metal-oxide-semiconductor (UHV NMOS) device and methods of manufacturing the same
CN102208450B (zh) 2011-05-27 2013-04-24 东南大学 一种高压驱动电路的隔离结构
TWI548029B (zh) * 2014-10-27 2016-09-01 漢磊科技股份有限公司 半導體元件及其操作方法以及抑制漏電的結構
US10297676B2 (en) * 2015-09-11 2019-05-21 Nxp Usa, Inc. Partially biased isolation in semiconductor device
TWI615966B (zh) * 2016-12-29 2018-02-21 新唐科技股份有限公司 半導體元件
TWI609487B (zh) * 2016-12-30 2017-12-21 新唐科技股份有限公司 半導體裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102306656A (zh) * 2011-08-23 2012-01-04 东南大学 一种高压驱动电路的隔离结构
CN103367361A (zh) * 2012-03-26 2013-10-23 英飞凌科技奥地利有限公司 具有功率晶体管和高电压器件的半导体装置
CN104022110A (zh) * 2014-06-05 2014-09-03 无锡华润上华半导体有限公司 电平移位ldmos嵌于结终端中的集成电路芯片及其制造方法

Also Published As

Publication number Publication date
US20180212020A1 (en) 2018-07-26
US10644101B2 (en) 2020-05-05
TWI608606B (zh) 2017-12-11
CN108364944A (zh) 2018-08-03
TW201828475A (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
US10763359B2 (en) Semiconductor device
US10199456B2 (en) Method of manufacturing a semiconductor device having a charge compensation region underneath a gate trench
CN102549754B (zh) 屏蔽栅极mosfet中的屏蔽接触
KR20030011089A (ko) 저 온-저항을 갖는 횡형 반도체 디바이스 및 그를제조하는 방법
JP5833277B1 (ja) 半導体装置
US5994754A (en) Semiconductor device
JP2013152981A (ja) 半導体装置及びその製造方法
JP6904991B2 (ja) 埋め込み型フィールドプレート電界効果トランジスタ
JP2018156996A (ja) 半導体装置
KR20160026455A (ko) 전력용 집적소자 및 이를 포함하는 전자장치와 전자시스템
US10217821B2 (en) Power integrated devices, electronic devices and electronic systems including the same
CN108258046B (zh) 半导体元件
CN113394266B (zh) 半导体装置
KR100877674B1 (ko) Ｌｄｍｏｓ 소자
CN108364944B (zh) 电平位移器以及半导体元件
US20160079350A1 (en) Semiconductor device and manufacturing method thereof
CN115715428A (zh) 具有混合栅极结构的功率装置
US10326013B2 (en) Method of forming a field-effect transistor (FET) or other semiconductor device with front-side source and drain contacts
US7768068B1 (en) Drain extended MOS transistor with increased breakdown voltage
US20180145171A1 (en) Field Effect Transistor (FET) or Other Semiconductor Device with Front-Side Source and Drain Contacts
JP7192504B2 (ja) 半導体装置
TW202114214A (zh) 功率電晶體單元與功率電晶體
KR101788415B1 (ko) 반도체 소자 및 그 소자의 제조 방법
KR102119483B1 (ko) 전력 반도체 소자 및 그 제조방법
US11996477B2 (en) Transistor device having a source region segments and body region segments

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant