CN108352835A - 用于增加有源电感器工作范围和峰值增益的方法 - Google Patents

用于增加有源电感器工作范围和峰值增益的方法 Download PDF

Info

Publication number
CN108352835A
CN108352835A CN201680064765.9A CN201680064765A CN108352835A CN 108352835 A CN108352835 A CN 108352835A CN 201680064765 A CN201680064765 A CN 201680064765A CN 108352835 A CN108352835 A CN 108352835A
Authority
CN
China
Prior art keywords
transistor
active inductor
drain electrode
grid
electrically coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680064765.9A
Other languages
English (en)
Other versions
CN108352835B (zh
Inventor
J·南宫
W·张
P·乌帕德亚雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN108352835A publication Critical patent/CN108352835A/zh
Application granted granted Critical
Publication of CN108352835B publication Critical patent/CN108352835B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H03K19/017527—Interface arrangements using a combination of bipolar and field effect transistors [BIFET] with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

描述了用于电感峰化的差分有源电感器负载(500、510)的方法和装置，其中交叉耦接的电容元件(M3、M4、M7、M8)用于抵消或至少减小晶体管(M1、M2、M5、M6)的栅‑漏电容(Cgd)在有源电感器负载(500、510)中的限制效应。交叉耦接的电容元件(M3、M4、M7、M8)扩大了有源电感器负载(500、510)的感应范围，并增加了每个有源电感(300、400)的品质因数(Q)。因此，负载(500、510)的可实现的电感峰化显著增加，这使得对于给定的功率而言在负载上提供更大的信号摆幅，或者可选地，对于给定的信号摆幅而言提供更低的功率。

Description

用于增加有源电感器工作范围和峰值增益的方法
技术领域
本公开的示例总体上涉及电子电路，并且更具体地涉及有源电感器。
背景技术
集成电路(IC)可以被实施以执行指定的功能。一种类型的IC是可编程IC，例如现场可编程门阵列(FPGA)。FPGA通常包含可编程单元(tile)的阵列。这些可编程单元可以包括例如输入/输出块(IOB)、可配置逻辑块(CLB)、专用随机存取存储器块(BRAM)、乘法器、数字信号处理块(DSP)、处理器、时钟管理器、延迟锁相环(DLL)等等。另一种类型的可编程IC是复杂可编程逻辑器件(CPLD)。CPLD包含连接在一起的两个或更多个“功能块”，并且这些功能块通过互连开关矩阵连接到输入/输出(I/O)资源。CPLD的每个功能块都包含两级“和/或”结构，该结构与可编程逻辑阵列(PLA)和可编程阵列逻辑(PAL)器件中使用的那些类似。其他可编程IC通过应用诸如金属层的处理层来编程，所述处理层可编程地互连器件上的各种元件。这些可编程IC被称为掩模可编程器件。术语“可编程IC”还可以包括仅部分可编程的器件，例如专用集成电路(ASIC)。
这些以及其他类型的可编程IC能够通过缓冲(或以其他方式驱动)来分配高速时钟信号并将这些信号路由到整个可编程IC。用于分配时钟信号的信号网络(signal net)可以端接特定的负载。
发明内容
本公开的一个示例是有源电感器负载。所述有源电感器负载通常包括一对有源电感器，每个有源电感器均包括晶体管和电耦接至所述晶体管的电阻器，以及电耦接至所述一对有源电感器的一对交叉耦接的电容元件。
可选地，每个有源电感器中的晶体管可以包括鳍式场效应晶体管(FinFET)。
可选地，所述一对有源电感器包括第一和第二晶体管。所述一对交叉耦接的电容元件包括第一和第二电容元件。所述第一电容元件电耦接在所述第一晶体管的栅极和所述第二晶体管的漏极之间，并且所述第二电容元件电耦接在所述第二晶体管的栅极和所述第一晶体管的漏极之间。
可选地，所述第一电容元件包括第三晶体管。所述第三晶体管的漏极与所述第三晶体管的源极短接。所述第三晶体管的栅极电耦接至所述第一晶体管的栅极。所述第三晶体管的源极或漏极中的至少一个电耦接至所述第二晶体管的漏极。
可选地，所述第二电容元件包括第四晶体管。所述第四晶体管的漏极与所述第四晶体管的源极短接。所述第四晶体管的栅极电耦接至所述第二晶体管的栅极。所述第四晶体管的源极或漏极中的至少一个电耦接至所述第一晶体管的漏极。
可选地，所述第三晶体管和所述第四晶体管是相同类型的，并且具有与所述第一晶体管和所述第二晶体管相同的结构和尺寸。
可选地，所述第一、第二、第三和第四晶体管是P沟道金属氧化物半导体PMOS晶体管。
可选地，所述第三晶体管的结电容约等于所述第一晶体管的栅-漏电容，并且所述第四晶体管的结电容约等于所述第二晶体管的栅-漏电容。
可选地，所述第一晶体管的源极和所述第二晶体管的源极电耦接至参考电位。
可选地，所述第一晶体管的漏极和所述第二晶体管的漏极电耦接至差分信号网络对以用于加载所述有源电感器负载。
可选地，每个有源电感器中的电阻器电耦接在每个有源电感器的晶体管的栅极和漏极之间。
可选地，每个有源电感器中的电阻器的电阻大于每个有源电感器的晶体管的跨导的倒数。
可选地，每个有源电感器均被配置为在包括差分周期信号的至少一个频率的频带中呈现电感峰化，其中所述差分周期信号将被施加到所述一对有源电感器。
本公开的另一个示例是分配差分周期信号的方法。该方法通常包括在信号网络对上驱动所述差分周期信号，并且用有源电感器负载来加载所述差分周期信号，所述有源电感器负载被配置为在包括所述差分周期信号的至少一个频率的频带中呈现电感峰化。所述有源电感器负载包括一对有源电感器，每个有源电感器均包括晶体管和电耦接至所述晶体管的电阻器，以及电耦接至所述一对有源电感器的一对交叉耦接的电容元件。
可选地，所述驱动包括用差分电流模逻辑CML缓冲器驱动所述差分周期信号。
可选地，所述驱动包括用差分电流模逻辑CML复用器mux驱动所述差分周期信号。
可选地，所述一对有源电感器包括第一和第二晶体管。所述一对交叉耦接的电容元件包括第一和第二电容元件。所述第一电容元件电耦接在所述第一晶体管的栅极和所述第二晶体管的漏极之间，并且所述第二电容元件电耦接在所述第二晶体管的栅极和所述第一晶体管的漏极之间。
可选地，所述第一电容元件包括第三晶体管。所述第三晶体管的漏极与所述第三晶体管的源极短接。所述第三晶体管的栅极电耦接至所述第一晶体管的栅极。所述第三晶体管的源极或漏极中的至少一个电耦接至所述第二晶体管的漏极。
可选地，所述第二电容元件包括第四晶体管。所述第四晶体管的漏极与所述第四晶体管的源极短接。所述第四晶体管的栅极电耦接至所述第二晶体管的栅极。所述第四晶体管的源极或漏极中的至少一个电耦接至所述第一晶体管的漏极。
可选地，所述第一、第二、第三和第四晶体管可以是N沟道金属氧化物半导体NMOS晶体管。
本公开的又一个示例是一种用于分配差分周期信号的装置。所述装置通常包括用于在信号网络对上驱动所述差分周期信号的装置，以及用于在包括所述差分周期信号的至少一个频率的频带中利用电感峰化来加载所述差分周期信号的装置。用于加载的装置包括一对有源电感器，每个有源电感器均包括晶体管和电耦接至所述晶体管的电阻器，以及电耦接至所述一对有源电感器的一对交叉耦接的电容元件。
参考以下详细描述可以理解这些和其他方面。
附图说明
为了能够详细理解本公开的上述特征，可以通过参考示例的方式来对以上简要总结的本公开的内容进行描述，其中一些示例在附图中示出。然而，应当注意的是，附图仅示出了本公开的典型示例，因此其不应被认为是对本公开范围的限制，本公开可以允许其他等效的示例。
图1是示出可编程器件的示例性架构的框图。
图2A是根据本公开的实施例的驱动端接负载的信号网络的示例性单端缓冲器的概念图。
图2B是根据本公开的实施例的驱动端接差分负载的信号网络对的示例性差分缓冲器的概念图。
图3是没有栅-源电容(Cgd)的示例性有源电感器电路和对应于该有源电感器电路的示例性频率响应的示意图。
图4是具有Cgd的示例性有源电感器电路和对应于该有源电感器电路的示例性频率响应的示意图，并示出了Cgd的影响。
图5A是根据本公开实施例的用P沟道金属氧化物半导体(PMOS)晶体管实现并且使用交叉耦接的电容元件补偿Cgd影响的示例性差分有源电感器负载电路的示意图。
图5B是根据本公开实施例的用N沟道金属氧化物半导体(NMOS)晶体管实现并且使用交叉耦接的电容元件补偿Cgd影响的示例性差分有源电感器负载电路的示意图。
图6是根据本公开实施例的用于分配周期信号的示例性操作的流程图。
具体实施方式
本公开的实施例提供用于电感峰化(inductive peaking)的差分有源电感器负载，其中使用交叉耦接的电容性元件来抵消或至少减少所述有源电感器负载中的晶体管的栅-漏电容(Cgd)的限制效应。交叉耦接的电容性元件扩大了有源电感器负载的发生感应的范围，并提高了每个有源电感的品质因数(Q)。因此，负载的可实现的电感峰化显著增加，这导致对于给定功率而言在整个负载上提供更大的信号摆幅，或者对于给定的信号摆幅而言提供更低的功率。
示例性可编程器件架构
图1是根据本公开实施例的用于可编程器件的示例架构100的框图。例如，架构100可以在现场可编程门阵列(FPGA)内实现。如图所示，架构100包括若干不同类型的可编程电路，例如逻辑块。例如，架构100可以包括大量的不同的可编程单元，其包括多吉比特收发器(MGT)101、可配置逻辑块(CLB)102、随机存取存储器(BRAM)103、输入/输出块(IOB)104、配置和时钟逻辑(CONFIG/CLOCKS)105、数字信号处理(DSP)块106、专用I/O块107(例如，配置端口和时钟端口)以及其他可编程逻辑108，诸如数字时钟管理器、模数转换器(ADC)、***监控逻辑等。
在一些FPGA中，每个可编程单元均包括可编程互连元件(INT)111，INT 111具有去往和来自每个相邻单元中的相应INT 111的标准化连接。因此，INT 111一起实现用于所示FPGA的可编程互连结构。每个INT 111还包括去往和来自相同单元内的可编程逻辑元件的连接，如图1最右侧所包括的示例所示。
例如，CLB 102可以包括可配置逻辑元件(CLE)112，其加上单个INT 111可以被编程为实现用户逻辑。除了一个或多个INT 111之外，BRAM 103还可以包括BRAM逻辑元件(BRL)113。通常，单元中包括的INT 111的数量取决于单元的宽度。在图示的示例中，BRAM单元具有与五个CLB相同的宽度，但也可以是其他数字(例如四个)。除了适当数目的INT 111之外，DSP块106可以包括DSP逻辑元件(DSPL)114。例如，除了INT 111的一个实例，IOB 104还可以包括I/O逻辑元件(IOL)115的两个实例。如本领域普通技术人员应清楚的那样，例如连接到IOL 115的实际I/O焊盘通常不限于IOL 115的区域。
在图1所示的示例性架构100中，靠近裸片中心的水平区域(在图1中用阴影表示)用于配置逻辑、时钟逻辑和其他控制逻辑(CONFIG/CLOCKS 105)。从该中心区域延伸的其他竖直区域109可以用于在整个FPGA的宽度上分配时钟和配置信号。
利用图1中所示架构100的一些FPGA包括附加的逻辑块，这些逻辑块会破坏构成FPGA大部分的常规的行结构。附加的逻辑块可以是可编程块和/或专用电路。例如，被描述为PROC 110的处理器块跨越CLB 102和BRAM 103的若干行。
PROC 110可以实施为硬连线处理器，其被制造成实施FPGA可编程电路的裸片的一部分。PROC 110可以表示各种不同处理器类型和/或***中的任一种，其复杂程度的范围从单个处理器(例如，能够执行程序代码的单个内核)到具有一个或多个内核、模块、协处理器、接口等的整个处理***。
在更复杂的布置中，例如，PROC 110可以包括一个或多个内核(例如，中央处理单元)、高速缓冲存储器、存储器控制器、可配置为直接耦接到IC的I/O引脚(例如，I/O焊盘)和/或耦接到FPGA的可编程电路的单向和/或双向接口。术语“可编程电路”可以指IC内的可编程电路元件(例如，本文描述的各种可编程或可配置电路块或单元)以及根据加载到FPGA中的配置数据选择性地耦接各种电路块、单元和/或元件的互连电路。例如，图1中所示的在PROC 110外部的部分可以被认为是FPGA的可编程电路或其一部分。
图1旨在示出可用于实现包括可编程电路(例如，可编程结构)和处理***的FPGA的示例性架构100。例如，一行中的逻辑块的数量、行的相对宽度、行的数量和顺序、行中包括的逻辑块的类型、逻辑块的相对尺寸以及包括在图1右侧的互连/逻辑实现均是示例性的。在实际的FPGA中，例如，为了便于用户电路设计的有效实现，在CLB出现的任何地方通常包括多于一个相邻行的CLB 102。然而，相邻CLB行的数量可能会随着FPGA的整体大小而变化。此外，FPGA内的PROC 110的大小和/或位置仅用于说明的目的，并非旨在限制本公开的一个或多个示例。
如上所述，周期信号(例如时钟信号)可以通过配置、时钟和其他控制逻辑(CONFIG/CLOCKS105)和/或竖直区域109被驱动和路由，以在整个FPGA中分配周期信号。如下所述，用于分配周期信号的信号网络可以端接有源电感器负载。
示例性有源电感器负载
图2A是用于在可编程IC中分配诸如时钟信号的周期信号202的示例性电路200的概念图。电路200包括接收周期信号202的单端缓冲器204。对于一些示例，缓冲器204可以用电流模逻辑(CML)来实施。CML也被称为源极耦接逻辑(SCL)，CML是一种高速差分数字逻辑系列，其速度主要归因于与静态互补金属氧化物半导体(CMOS)电路相比较低的输出电压摆幅，以及发生在输入差分对晶体管处的非常快的电流切换。
单端缓冲器204的输出可以驱动信号网络(signal net)206，信号网络206可以端接具有阻抗ZL的负载208。尽管在图2A中示出的信号网络206在信号网络206的远端(目的端)处端接负载208，负载也可以在信号网络的近端(源端)或任何其他合适的位置端接信号网络。当使用诸如微带(microstrip)等现有布图技术来实施时，相对较长的信号网络206可以被认为具有沿其长度分布的各种寄生电容(例如，CP1、CP2和CP3)，这些寄生电容可以被认为是负载208的一部分。例如，如果负载208用电阻器实现，则电路200的带宽可能被电阻器的电阻R和集总电容(lumped capacitance)C(例如，CP1、CP2和CP3的寄生电容总和以及目的地(例如另一个缓冲器)的任何输入电容)限制为1/RC。对于给定的较大集总电容C，可以指定较小的电阻R以获得高带宽。然而，由于信号摆幅为I*R，所以小的负载电阻R转换为来自缓冲器204的较高的电流(I)，以保持特定的信号幅度。
图2B是用于在可编程IC中分配诸如差分时钟信号的差分周期信号212的示例性电路210的概念图。电路200包括差分缓冲器214，差分缓冲器214可以被实现为差分CML缓冲器。差分缓冲器214的输出可以驱动差分信号网络对(包括信号网络216和217)，其可以端接具有阻抗ZL1和ZL2的差分负载218。尽管图2B所示的差分信号网络对在信号网络对的远端处端接差分负载218，负载也可以在近端或沿着信号网络对的任何其他合适的位置端接信号网络对。尽管在图2B中被显示为连接到电源电压轨(power supply voltage rail)(例如Vdd)，差分负载218也可以连接到任何合适的参考电位，例如电接地。
类似于图2A中的信号网络206，图2B中相对较长的信号网络对可被认为具有沿其长度分布的各种寄生电容(例如，CP1、CP2和CP3)。如果差分负载218例如用电阻器来实现，那么电路210的带宽可能受到电阻器的电阻和集总电容的限制，如上所述。对于给定的较大的集总电容，可以指定较小的电阻以获得高带宽，这转化为来自缓冲器214的更高的电流以保持特定的信号幅度。基本上对于更高的带宽操作，要为电阻负载指定更高的功率。
替代地，为了驱动大的电容信号网络并节省功率，可以通过使用电感负载来对电感峰化加以利用。利用电感峰化，负载的电感L理想地设计为在包括由缓冲器驱动的周期信号的频率的频带内消除信号网络和目的地的集总电容。无源片上或片外电感器可用作电感负载，但无源电感器可能会消耗相对较大的面积，这可能导致更高的成本。因此，有源电感器可以提供合适的替代方案。
如本文所使用的，“有源电感器”通常指的是在特定频率范围上展现出感应行为的有源装置的配置。例如，该有源器件可以是P沟道金属氧化物半导体(PMOS)晶体管或N沟道金属氧化物半导体(NMOS)晶体管。为了充当电感器，晶体管可以具有连接在晶体管的栅极和漏极之间的电阻器。传统类型的晶体管具有器件寄生效应(例如结电容)，这限制了有源电感器的实际应用。然而，最近开发的晶体管类型，如鳍式场效应晶体管(FinFET)，提供较低的结电容，这使得采用有源电感器负载用于高速时钟电路更为可行。FinFET晶体管是构建在绝缘体上硅(SOI)衬底上的多栅极晶体管，其中导电沟道被形成晶体管主体的薄硅“鳍状物”包裹。
图3提供了实施为单端NMOS负载的示例性有源电感器电路300的示意图，其例如可以用作图2A中的负载208。有源电感器电路300包括NMOS晶体管M5和电阻器R1。NMOS晶体管M5可以具有跨导gm和由电容器C1表示的本征栅-源电容(Cgs)。如图所示，电阻器R1可以连接在NMOS晶体管M5的漏极和栅极之间。
图3还提供阻抗(Z)对频率(s)的示例性对数-对数幅度曲线图310，其示出了与有源电感器电路300相对应的频率响应312。频率响应312基于如下方程，其中阻抗(Z)通过小信号分析得出：
电路300的阻抗在较低频率(低于1/R1C1)时为1/gm，但在较高频率(高于gm/C1)时线性增加至R1。在阻抗随着频率线性增加的频率范围内，电路300表现为电感器。由于频率响应312的弯曲周围的逐渐滚降(rolloff)，电路300在正斜坡中部的频率处感应最强。因此，Z值增加时可能需要较大的频率范围。这样，电阻R1可以被设计为远大于晶体管的跨导的倒数(1/gm)(例如，至少大十倍)。
直观地，电路300的阻抗由于下面的原因而出现电感。如果输出电压(vo)由正弦信号驱动，则NMOS晶体管M5的栅极电压在落后90°(follow 90°later)。因此，输出电流(io)滞后电压vo 90°。由于栅极电压摆动随着频率的增加而减小，io也随着频率而减小。这种90°滞后和减小的电压摆动是与电感器相同的特性。
有源电感器电路300代表理想情况，但实际晶体管除Cgs外还具有本征栅-漏电容(Cgd)。Cgd可能会限制有源电感器电路的有效性，因此可能会被视为寄生电容。
图4提供了示例性有源电感器电路400的示意图，其将NMOS晶体管M5的由电容器C2表示的本征Cgd加到图3的电路300。图4还提供了阻抗(Z)对频率(s)的示例性对数-对数幅度曲线图410，其示出了与有源电感器电路400相对应的的频率响应412。频率响应412基于如下方程，其中阻抗(Z)通过小信号分析得出：
C2的加入引入了额外的极点，显著降低了电路400作为电感器的频率范围(例如，仅在1/R1(C1+C2)和1/R1C2之间)。对于FinFET技术中的器件寄生效应，C2与C1的尺寸大致相同。因此，用于FinFET技术的电感区域可以具有仅约为2的阻抗幅度因子，而不是如图3的理想频率响应312中的大约10。此外，如果考虑频率响应412的弯曲周围的逐渐滚降，则很可能无法实现90°的相移。
因此，需要用于克服有源电感器电路的上述限制的技术和装置。
图5A是抵消(或至少减小)Cgd(C2)影响的示例性差分有源电感器负载电路500的示意图。电路500被实现为差分PMOS负载，其可以用作例如图2B中的负载218。缓冲器214、复用器(mux)或各种其他合适的驱动电路中的任一个都可以被实施成具有在输出节点(Vo+和Vo-)处与差分有源电感器负载电路500连接的差分NMOS晶体管对。
如图所示，电路500包括PMOS晶体管M1和M2差分对，它们的漏极与输出节点连接。电阻器R1和R2分别连接在PMOS晶体管M1和M2的栅极和漏极之间。PMOS晶体管M1和M2的源极与电源电压轨(例如，Vdd)连接。存在PMOS晶体管M1和M2的本征电容Cgd和Cgs，但在图5A中未示出。
有源电感器负载电路500还包括两个交叉耦接的电容元件，以用于补偿Cgd的影响。可以使用各种合适类型的电容元件(例如，电容器)中的任何一种。在图5A中，电容元件用PMOS晶体管M3和M4来实现。PMOS晶体管M3的漏极和源极可以短接，并且PMOS晶体管M4的漏极和源极可以短接。PMOS晶体管M3的栅极可以与PMOS晶体管M1的栅极连接，并且晶体管M3的漏极或源极中的至少一个可以与PMOS晶体管M2的漏极连接。类似地，PMOS晶体管M4的栅极可以与PMOS晶体管M2的栅极连接，并且晶体管M4的漏极或源极中的至少一个可以与PMOS晶体管M1的漏极连接，从而使得PMOS晶体管M3和M4交叉耦接。
通过在PMOS晶体管M1的栅极节点上设置额外的电容元件，其另一端连接沿晶体管M1漏极节点(也是输出节点Vo+)相反方向移动的信号网络(输出节点Vo-)，可以消除或者至少减小Cgd对晶体管M1的限制效应。类似地，通过在PMOS晶体管M2的栅极节点上设置额外的电容元件，其另一端连接与晶体管M2的漏极节点(也是输出节点Vo-)互补地移动的信号网络(输出节点Vo+)，可以消除或者至少减小Cgd对晶体管M2的限制效应。交叉耦接的电容元件扩展了有源电感器负载电路500感应行为的范围，并增加了每个有源电感的品质因数(Q)。因此，电路500可实现的电感峰化显著增加，这使得对于给定功率而言在电路500上提供更大的信号摆幅，或者对于给定的信号摆幅而言提供更低的功率。
对于一些示例，PMOS晶体管M3和M4可以是相同的类型并且具有与PMOS晶体管M1和M2相同的结构和尺寸。以这种方式，可以通过过程、电压和温度(process,voltage andtemperature,PVT)很好地跟踪本征栅-漏电容影响的消除。
交叉耦接的电容元件也可以应用到用NMOS晶体管实现的差分有源电感器负载。例如，当缓冲器214、复用器(mux)或各种其他合适的驱动电路中的任何一个用差分PMOS晶体管对来实现时，可以使用这种NMOS差分负载。
图5B是根据本公开实施例的抵消(或者至少减小)Cgd(C2)影响的示例性差分有源电感器负载电路510的示意图。电路510包括NMOS晶体管M5和M6差分对，它们的漏极与输出节点(Vo+和Vo-)连接。电阻器R1和R2分别连接在NMOS晶体管M5和M6的栅极和漏极之间。NMOS晶体管M5和M6的源极与参考电位(例如电接地)连接。存在NMOS晶体管M5和M6的本征电容Cgd和Cgs，但未在图5B中示出。
有源电感器负载电路510还包括两个交叉耦接的电容元件，以用于补偿Cgd的影响。可以使用各种合适类型的电容元件(例如，电容器)中的任何一种。如图5B所示，电容元件用NMOS晶体管M7和M8实现。NMOS晶体管M7的漏极和源极可以短接，并且NMOS晶体管M8的漏极和源极可以短接。NMOS晶体管M7的栅极可以与NMOS晶体管M5的栅极连接，并且晶体管M7的漏极或源极中的至少一个可以与NMOS晶体管M6的漏极连接。类似地，NMOS晶体管M8的栅极可以与NMOS晶体管M6的栅极连接，并且晶体管M8的漏极或源极中的至少一个可以与NMOS晶体管M5的漏极连接，从而使得NMOS晶体管M7和M8交叉耦接。
通过在NMOS晶体管M5的栅极节点上设置额外的电容元件，其另一端连接沿与晶体管M5漏极节点(也是输出节点Vo+)相反方向移动的信号网络(输出节点Vo-)，可以消除或者至少减小Cgd对晶体管M5的限制效应。类似地，通过在NMOS晶体管M6的栅极节点上设置额外的电容元件，其另一端连接到与晶体管M6漏极节点(也是输出节点Vo-)互补移动的信号网络(输出节点Vo+)，可以消除或者至少减小Cgd对晶体管M6的限制效应。交叉耦接的电容元件扩展了有源电感器负载电路510感应行为的范围，并增加了每个有源电感的Q。因此，电路510可实现的电感峰化显著增加，这使得对于给定功率而言在电路510上提供更大的信号摆幅，或者对于给定的信号摆幅而言提供更低的功率。
对于一些示例，NMOS晶体管M7和M8可以是相同的类型并且具有与NMOS晶体管M5和M6相同的结构和尺寸。以这种方式，可以通过PVT很好地跟踪Cgd影响的消除。
用于分配周期信号的示例性操作
图6是根据本公开实施例的用于分配周期信号的示例性操作600的流程图。操作600可以例如由具有驱动电路(例如，图2B的电路210)的装置来执行，其中驱动电路耦接到端接有源电感器负载的信号网络对。一个示例装置是具有时钟分配***的可编程IC，诸如实现图1中结构100的FPGA，其具有配置、时钟和其他控制逻辑(CONFIG/CLOCKS105)和/或竖直区域109，以在整个FPGA中分配时钟信号。
操作600可以从框602开始，其中装置驱动信号网络对(例如，信号网络216和217)上的差分周期信号(例如，时钟信号)。框604处，装置可以用有源电感器负载加载差分周期信号，有源电感器负载被配置为在包括差分周期信号的至少一个频率的频带中展现电感峰化。有源电感器负载通常包括一对有源电感器，每个有源电感器均具有晶体管和电耦接至该晶体管的电阻器，以及电耦接至该对有源电感器的一对交叉耦接的电容元件。
根据一些实施例，框602处的驱动包括用差分电流模逻辑(CML)缓冲器或差分CML复用器(mux)驱动差分周期信号。
根据一些实施例，该对有源电感器包括第一和第二晶体管，并且该对交叉耦接电容元件包括第一和第二电容元件。在这种情况下，第一电容元件可以电耦接在第一晶体管的栅极和第二晶体管的漏极之间，并且第二电容元件可以电耦接在第二晶体管的栅极和第一晶体管的漏极之间。对于一些实施例，第一电容元件包括第三晶体管。在这种情况下，第三晶体管的漏极可以与第三晶体管的源极短接，第三晶体管的栅极可以电耦接到第一晶体管的栅极，并且第三晶体管的源极或漏极中的至少一个可以电耦接至第二晶体管的漏极。对于一些实施例，第二电容元件包括第四晶体管。在这种情况下，第四晶体管的漏极可以与第四晶体管的源极短接，第四晶体管的栅极可以电耦接到第二晶体管的栅极，并且第四晶体管的源极或漏极中的至少一个电耦接至第一晶体管的漏极。对于一些实施例，第一、第二、第三和第四晶体管是NMOS晶体管，而在其他实施例中，第一、第二、第三和第四晶体管是PMOS晶体管。对于一些实施例，第三晶体管的结电容约等于第一晶体管的栅-漏电容，并且第四晶体管的结电容约等于第二晶体管的栅-漏电容。
如本文所使用的(包括所附的权利要求)，提及一系列项目中的“至少一个”是指这些项目的任何组合，包括单个成员。作为示例，“x，y和z中的至少一个”旨在覆盖：x、y、z、x-y、x-z、y-z、x-y-z及其任何组合(例如，x-y-y和x-x-y-z)。
尽管前述内容针对本公开的实施例，但是可以在不脱离本公开的基本范围的情况下设计本公开的其它和进一步的实施例，并且本公开的范围由所附权利要求确定。

Claims (15)

1.一种有源电感器负载，其特征在于，所述有源电感器负载包括：
一对有源电感器，每个有源电感器均包括晶体管和电耦接至所述晶体管的电阻器；和
电耦接至所述一对有源电感器的一对交叉耦接的电容元件。
2.如权利要求1所述的有源电感器负载，其特征在于，每个有源电感器中的晶体管包括鳍式场效应晶体管FinFET。
3.根据权利要求1所述的有源电感器负载，其特征在于：
所述一对有源电感器包括第一和第二晶体管；
所述一对交叉耦接的电容元件包括第一和第二电容元件；
所述第一电容元件电耦接在所述第一晶体管的栅极和所述第二晶体管的漏极之间；和
所述第二电容元件电耦接在所述第二晶体管的栅极和所述第一晶体管的漏极之间。
4.根据权利要求3所述的有源电感器负载，其特征在于：
所述第一电容元件包括第三晶体管；
所述第三晶体管的漏极与所述第三晶体管的源极短接；
所述第三晶体管的栅极电耦接至所述第一晶体管的栅极；和
所述第三晶体管的源极或漏极中的至少一个电耦接至所述第二晶体管的漏极。
5.根据权利要求4所述的有源电感器负载，其特征在于：
所述第二电容元件包括第四晶体管；
所述第四晶体管的漏极与所述第四晶体管的源极短接；
所述第四晶体管的栅极电耦接至所述第二晶体管的栅极；和
所述第四晶体管的源极或漏极中的至少一个电耦接至所述第一晶体管的漏极。
6.根据权利要求5所述的有源电感器负载，其特征在于，所述第三晶体管和所述第四晶体管是相同类型的，并且具有与所述第一晶体管和所述第二晶体管相同的结构和尺寸。
7.根据权利要求5所述的有源电感器负载，其特征在于，所述第一、第二、第三和第四晶体管是P沟道金属氧化物半导体PMOS晶体管。
8.根据权利要求5所述的有源电感器负载，其特征在于：
所述第三晶体管的结电容约等于所述第一晶体管的栅-漏电容；和
所述第四晶体管的结电容约等于所述第二晶体管的栅-漏电容。
9.根据权利要求3所述的有源电感器负载，其特征在于：
所述第一晶体管的源极和所述第二晶体管的源极电耦接至参考电位；和
所述第一晶体管的漏极和所述第二晶体管的漏极电耦接至差分信号网络对以用于加载所述有源电感器负载。
10.根据权利要求1所述的有源电感器负载，其特征在于，每个有源电感器中的电阻器电耦接在每个有源电感器的晶体管的栅极和漏极之间，并且每个有源电感器中的电阻器的电阻大于每个有源电感器的晶体管的跨导的倒数。
11.根据权利要求1所述的有源电感器负载，其特征在于，每个有源电感器均被配置为在包括差分周期信号的至少一个频率的频带中呈现电感峰化，其中所述差分周期信号将被施加到所述一对有源电感器。
12.一种分配差分周期信号的方法，其特征在于，所述方法包括：
在信号网络对上驱动所述差分周期信号；和
用有源电感器负载来加载所述差分周期信号，所述有源电感器负载被配置为在包括所述差分周期信号的至少一个频率的频带中呈现电感峰化，其中所述有源电感器负载包括：
一对有源电感器，每个有源电感器均包括晶体管和电耦接至所述晶体管的电阻器；和
电耦接至所述一对有源电感器的一对交叉耦接的电容元件。
13.根据权利要求12所述的方法，其特征在于，所述在信号网络对上驱动所述差分周期信号的步骤包括用差分电流模逻辑CML缓冲器或差分电流模逻辑CML复用器mux驱动所述差分周期信号。
14.根据权利要求12所述的方法，其特征在于：
所述一对有源电感器包括第一和第二晶体管；
所述一对交叉耦接的电容元件包括第一和第二电容元件；
所述第一电容元件电耦接在所述第一晶体管的栅极和所述第二晶体管的漏极之间；和
所述第二电容元件电耦接在所述第二晶体管的栅极和所述第一晶体管的漏极之间。
15.根据权利要求14所述的方法，其特征在于：
所述第一电容元件包括第三晶体管；
所述第三晶体管的漏极与所述第三晶体管的源极短接；
所述第三晶体管的栅极电耦接至所述第一晶体管的栅极；
所述第三晶体管的源极或漏极中的至少一个电耦接至所述第二晶体管的漏极；
所述第二电容元件包括第四晶体管；
所述第四晶体管的漏极与所述第四晶体管的源极短接；
所述第四晶体管的栅极电耦接至所述第二晶体管的栅极；和
所述第四晶体管的源极或漏极中的至少一个电耦接至所述第一晶体管的漏极。
CN201680064765.9A 2015-11-05 2016-09-09 用于增加有源电感器工作范围和峰值增益的方法 Active CN108352835B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/933,346 US9774315B2 (en) 2015-11-05 2015-11-05 Method for increasing active inductor operating range and peaking gain
US14/933,346 2015-11-05
PCT/US2016/051100 WO2017078848A1 (en) 2015-11-05 2016-09-09 Method for increasing active inductor operating range and peaking gain

Publications (2)

Publication Number Publication Date
CN108352835A true CN108352835A (zh) 2018-07-31
CN108352835B CN108352835B (zh) 2021-10-29

Family

ID=57113677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680064765.9A Active CN108352835B (zh) 2015-11-05 2016-09-09 用于增加有源电感器工作范围和峰值增益的方法

Country Status (6)

Country Link
US (1) US9774315B2 (zh)
EP (1) EP3371888B1 (zh)
JP (1) JP6796655B2 (zh)
KR (1) KR102609921B1 (zh)
CN (1) CN108352835B (zh)
WO (1) WO2017078848A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111026214A (zh) * 2019-11-15 2020-04-17 芯创智（北京）微电子有限公司 一种有源电感负载的高速缓冲器电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116114174A (zh) * 2020-05-20 2023-05-12 瑞典爱立信有限公司 使用有源电感器的滤波器电路
US11323115B1 (en) * 2021-05-10 2022-05-03 Cadence Design Systems, Inc. High-speed multiplexer

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080018401A1 (en) * 2006-07-10 2008-01-24 Samsung Electro-Mechanics Co., Ltd. Variable gain amplifier with wide gain variation and wide bandwidth
CN201039094Y (zh) * 2007-05-21 2008-03-19 杭州中科微电子有限公司 一种高增益射频低噪声放大器
CN101540594A (zh) * 2009-03-17 2009-09-23 中国航天时代电子公司第七七一研究所 有源电感并联峰化结构
CN102035478A (zh) * 2010-11-15 2011-04-27 复旦大学 一种适用于高速集成放大器的频率补偿电路
CN102820857A (zh) * 2012-06-25 2012-12-12 东南大学 宽带高增益跨阻放大器及设计方法和放大器芯片
CN103532493A (zh) * 2013-11-01 2014-01-22 东南大学 一种低功耗高增益宽带混频器
CN103563253A (zh) * 2011-06-06 2014-02-05 住友电气工业株式会社 开关电路

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63219150A (ja) * 1987-03-07 1988-09-12 A T R Hikari Denpa Tsushin Kenkyusho:Kk 能動インダクタ
JPH01114203A (ja) * 1987-10-28 1989-05-02 Hitachi Ltd ピーキング回路
JPH0616578B2 (ja) * 1989-02-02 1994-03-02 株式会社エイ・ティ・アール光電波通信研究所 能動インダクタ
JP3216693B2 (ja) * 1995-02-01 2001-10-09 日本電信電話株式会社 能動インダクタ
KR100317176B1 (ko) * 1997-11-28 2002-01-16 니시무로 타이죠 필터회로
US6236524B1 (en) * 1997-12-15 2001-05-22 Texas Instruments Incorporated Adjustable impedance booster
US6114907A (en) * 1998-12-08 2000-09-05 National Semiconductor Corporation Amplifier with dynamic compensation and method
JP2001251164A (ja) * 2000-03-08 2001-09-14 Sony Corp アクティブインダクタンス回路及び２端子素子型アクティブインダクタンス回路並びに対称４端子型アクティブインダクタンス回路
JP3556577B2 (ja) * 2000-06-23 2004-08-18 株式会社東芝 インピーダンス変換回路
JP2002076845A (ja) * 2000-09-04 2002-03-15 Mitsubishi Electric Corp 能動インダクタ
US6377095B1 (en) * 2000-10-10 2002-04-23 National Semiconductor Corporation Digital-edge-rate control LVDS driver
US6566961B2 (en) * 2001-03-30 2003-05-20 Institute Of Microelectronics Wide-band single-ended to differential converter in CMOS technology
US6978125B2 (en) * 2001-07-05 2005-12-20 Telefonaktiebolaget Lm Ericsson (Publ) Methods and apparatus for tuning pre-selection filters in radio receivers
US6559723B2 (en) * 2001-09-04 2003-05-06 Motorola, Inc. Single ended input, differential output amplifier
US7145928B1 (en) * 2003-08-18 2006-12-05 Maxim Integrated Products, Inc. Systems and methods for using cascoded output switch in low voltage high speed laser diode and EAM drivers
TWI316332B (en) * 2004-04-21 2009-10-21 Sony Corp Differential amplifier device, 2-stage amplifier device, and analog/digital converter device
US7180370B2 (en) * 2004-09-01 2007-02-20 Micron Technology, Inc. CMOS amplifiers with frequency compensating capacitors
TWI281317B (en) * 2005-03-07 2007-05-11 Sunplus Technology Co Ltd Self DC-bias high frequency logic gate, NAND gate, and NOR gate using the same
US7279980B2 (en) * 2005-04-28 2007-10-09 Regents Of The University Of California Non-uniform distributed multi-stage circuits
US7560957B2 (en) 2005-07-12 2009-07-14 Agere Systems Inc. High-speed CML circuit design
US7598811B2 (en) * 2005-07-29 2009-10-06 Broadcom Corporation Current-controlled CMOS (C3MOS) fully differential integrated wideband amplifier/equalizer with adjustable gain and frequency response without additional power or loading
US7403071B2 (en) * 2006-03-14 2008-07-22 Freescale Semiconductor, Inc. High linearity and low noise amplifier with continuously variable gain control
US7679468B1 (en) * 2006-07-28 2010-03-16 Quintic Holdings KFM frequency tracking system using a digital correlator
US7656255B2 (en) * 2007-02-28 2010-02-02 Agere Systems Inc. Methods and apparatus for programmable active inductance
JP2011015315A (ja) * 2009-07-04 2011-01-20 Nec Corp 高周波発振回路
US8723625B2 (en) * 2009-12-18 2014-05-13 Electronics And Telecommunications Research Institute Amplification cell employing linearization method and active inductor using the same
US8698532B2 (en) * 2010-08-16 2014-04-15 Broadcom Corporation Gigabit-speed slicer latch with hysteresis optimization
US8471302B2 (en) * 2010-10-25 2013-06-25 Texas Instruments Incorporated Neutralization capacitance implementation
FR2974957B1 (fr) * 2011-05-05 2013-06-07 Commissariat Energie Atomique Circuit d'amplification et chaine de reception
CN103633940B (zh) 2013-11-21 2016-05-04 哈尔滨工业大学 一种有源电感型压控振荡器
US9237055B2 (en) 2014-04-16 2016-01-12 University Of Macau ZigBee receiver exploiting an RF-to-BB current-reuse blixer and hybrid filter topology
US9385769B2 (en) * 2014-12-05 2016-07-05 Xilinx, Inc. Phase-locked loop with an adjustable output divider

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080018401A1 (en) * 2006-07-10 2008-01-24 Samsung Electro-Mechanics Co., Ltd. Variable gain amplifier with wide gain variation and wide bandwidth
CN201039094Y (zh) * 2007-05-21 2008-03-19 杭州中科微电子有限公司 一种高增益射频低噪声放大器
CN101540594A (zh) * 2009-03-17 2009-09-23 中国航天时代电子公司第七七一研究所 有源电感并联峰化结构
CN102035478A (zh) * 2010-11-15 2011-04-27 复旦大学 一种适用于高速集成放大器的频率补偿电路
CN103563253A (zh) * 2011-06-06 2014-02-05 住友电气工业株式会社 开关电路
CN102820857A (zh) * 2012-06-25 2012-12-12 东南大学 宽带高增益跨阻放大器及设计方法和放大器芯片
CN103532493A (zh) * 2013-11-01 2014-01-22 东南大学 一种低功耗高增益宽带混频器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
吕晓滑: "具有预加重和均衡的高速CML接口电路设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
梁福田: "高能物理实验高速光纤驱动器ASIC芯片设计", 《万方数据知识服务平台》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111026214A (zh) * 2019-11-15 2020-04-17 芯创智（北京）微电子有限公司 一种有源电感负载的高速缓冲器电路

Also Published As

Publication number Publication date
JP2019501536A (ja) 2019-01-17
KR102609921B1 (ko) 2023-12-04
CN108352835B (zh) 2021-10-29
EP3371888A1 (en) 2018-09-12
EP3371888B1 (en) 2020-09-02
KR20180081556A (ko) 2018-07-16
US20170134009A1 (en) 2017-05-11
WO2017078848A1 (en) 2017-05-11
JP6796655B2 (ja) 2020-12-09
US9774315B2 (en) 2017-09-26

Similar Documents

Publication Publication Date Title
JP5101610B2 (ja) ４端子ｊｆｅｔデバイスを有する回路構成
CN107408940B (zh) 具有降低的栅致漏极泄漏电流的模拟开关
US20090091372A1 (en) System-on-a-chip and power gating circuit thereof
KR101393310B1 (ko) 큰 지연시간을 갖는 딜레이 회로 및 이를 구비하는 반도체장치
US10158354B2 (en) Apparatus with electronic circuitry having reduced leakage current and associated methods
CN108352835A (zh) 用于增加有源电感器工作范围和峰值增益的方法
KR20110125597A (ko) 버퍼 회로
US6163173A (en) Method and apparatus for implementing adjustable logic threshold in dynamic circuits for maximizing circuit performance
JPH11355120A (ja) 半導体集積回路装置
TWI568176B (zh) 電子裝置
CN104821310B (zh) 具有实质栅极封闭内电极mosfet开关的电路的可配置模拟前端
US9722604B2 (en) Current-mode logic circuit having a wide operating range
Payandehnia et al. High speed CML latch using active inductor in 0.18 μm CMOS technology
US6864558B2 (en) Layout technique for C3MOS inductive broadbanding
US7256616B1 (en) Magnetic transistor with the buffer/inverter functions
US20130342238A1 (en) Semiconductor device including tri-state circuit
US20240210472A1 (en) Hold time improved low area flip-flop architecture
Shubin A high voltage CMOS voltage level converter for a low voltage process
JP2005039560A (ja) 出力回路およびレベルシフト回路
KR101053539B1 (ko) 출력 드라이버를 구비한 데이터 출력 회로
Nezamfar et al. Energy–performance tunable logic
Redman-White et al. SOI CMOS circuit design exposed-Another dirty tricks campaign?
JP2006060690A (ja) 適応型インバータ
US7019587B2 (en) Frequency divider
Bui Dual-path and diode-tracking active inductors for MCML gates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant