CN108352423B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN108352423B
CN108352423B CN201680064390.6A CN201680064390A CN108352423B CN 108352423 B CN108352423 B CN 108352423B CN 201680064390 A CN201680064390 A CN 201680064390A CN 108352423 B CN108352423 B CN 108352423B
Authority
CN
China
Prior art keywords
layer
grooves
semiconductor device
semiconductor layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680064390.6A
Other languages
English (en)
Other versions
CN108352423A (zh
Inventor
具知铉
李大熙
李政昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150154113A external-priority patent/KR102463323B1/ko
Priority claimed from KR1020160100287A external-priority patent/KR102550033B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN108352423A publication Critical patent/CN108352423A/zh
Application granted granted Critical
Publication of CN108352423B publication Critical patent/CN108352423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

根据实施例的半导体器件包括：发光结构，其包括第一导电类型半导体层、在第一导电类型半导体层下方的有源层、在有源层下方的第二导电类型半导体层以及暴露第一导电类型半导体层的底部的多个凹槽；至少一个焊盘，其布置在发光结构的外部并且布置成与至少一个拐角相邻；以及多个绝缘图案，其布置在凹槽中并且延伸到发光结构的底部表面，其中随着绝缘图案离焊盘的距离增加，多个绝缘图案的宽度可以减小。根据该实施例的半导体器件具有防止电流集中在与焊盘相邻的凹槽区域中的效果。

Description

半导体器件
背景技术
实施例涉及半导体器件，并且更具体地涉及用于改善光效率的半导体器件。
包括诸如GaN和AlGaN的化合物的半导体器件具有各种优点，诸如宽的和可调节的带隙能量，并且因此可以不同地用作发光元件、光接收元件、各种二极管等。
具体地，使用3-5族或2-6族化合物半导体材料的诸如发光二极管和激光二极管的发光元件可以实现各种颜色，例如红色、绿色、蓝色并且随着薄膜生长技术和器件材料的发展，紫外线也可以通过使用荧光材料或组合颜色来实现高效白色射线，并且与诸如荧光灯和白炽灯的现有光源相比具有诸如低功耗、半永久性寿命、快速响应速度、安全性和环境友好性等优点。
另外，随着器件材料的发展，当使用3-5族或2-6族的化合物半导体材料制造诸如光检测器和太阳能电池的光接收元件时，光接收元件通过吸收具有各种波长的光束来产生光电流，并因此可以使用具有从伽马射线到无线电波的各种波长的光束。此外，光接收元件具有诸如响应速度快、安全、环境友好以及设备材料易于调整等优点，因此也可以容易地用于功率控制、微波电路或通信模块。
因此，半导体器件已被广泛应用于光通信装置的传输模块、替代构成液晶显示(LCD)器件的背光单元的冷阴极荧光灯(CCFL)的发光二极管背光单元、代替荧光灯和白炽灯的白色发光二极管照明器件、用于车辆的前灯(head lamp)、交通信号灯、配置成检测气体或火的传感器等。此外，半导体器件可以广泛地应用于高频应用电路、其他电力控制器件和通信模块。
具体地，车辆前灯中设置的半导体器件需要高输出。因此，半导体器件产生高电流以实现高输出灯。因此，在半导体器件中，电流和热被集中在与焊盘相邻的区域上，以缩短有源层区域的寿命，由此导致可靠性劣化。
发明内容
实施例提供了一种半导体器件，其防止电流集中在与焊盘相邻的区域上，由此改善电特性。
根据实施例的半导体器件可以包括：发光结构，其包括第一导电半导体层、在第一导电半导体层下方的有源层、在有源层下方的第二导电半导体层以及通过其暴露第一导电半导体层的下部的多个凹槽；至少一个焊盘，其布置在发光结构的外部并且布置为与至少一个边缘相邻；以及多个绝缘图案，其布置在凹槽的内部并且延伸到发光结构的下表面，其中多个绝缘图案的宽度随着绝缘图案变得更远离焊盘而减小。
此外，根据实施例的半导体器件可以包括：发光结构，其包括第一导电半导体层、第二导电半导体层、布置在第一导电半导体层和第二导电半导体层之间的有源层以及从第二导电半导体层经由有源层延伸到第一导电半导体层的一部分的多个凹槽；第一电极，其布置在多个凹槽的内部并且电连接到第一导电半导体层；第二电极，其电连接到第二导电半导体层；以及焊盘部分，其包括电连接到第二电极的第一焊盘和第二焊盘，其中多个凹槽之中的第一组凹槽在第一焊盘与第二焊盘之间在连接第一焊盘与第二焊盘的第一方向上以第一间隔彼此间隔开，多个凹槽之中的第二组凹槽在第一方向上布置成以第二间隔彼此间隔开，第二间隔在垂直于第一组凹槽中的第一方向的第二方向上大于第一间隔，以及多个凹槽之中的第三组凹槽在第一方向上布置成以第三间隔彼此间隔开，第三间隔在第二组凹槽中的第二方向上小于第一间隔。
此外，根据实施例的半导体器件可以包括：发光结构，其包括第一导电半导体层、第二导电半导体层、布置在第一导电半导体层和第二导电半导体层之间的有源层以及从第二导电半导体层经由有源层延伸到第一导电半导体层的一部分的多个凹槽；第一电极，其布置在多个凹槽的内部并且电连接到第一导电半导体层；第二电极，其电连接到第二导电半导体层；以及焊盘，其电连接到第二电极，多个凹槽之中的第一组凹槽被布置为在第一方向和与第一方向垂直的第二方向上以第一间隔与焊盘相邻，并且多个凹槽之中的第二组凹槽在第一方向和第二方向之间的第三方向上在第一组凹槽中以小于第一间隔的间隔布置。
根据实施例的半导体器件可以防止电流集中在与焊盘相邻的凹槽区域上。
此外，根据该实施例的半导体器件可以改善发热特性，由此改善寿命和可靠性。
此外，根据该实施例的半导体器件可以减小由于温度降低而导致的散热成本。
此外，根据实施例的半导体器件可以控制包围凹槽的电流阻挡层的厚度，以防止电流集中在与焊盘相邻的凹槽区域上。
此外，根据实施例的半导体器件可以根据凹槽之间的距离来确定厚度，以使电子和空穴之间的耦合最大化，以使半导体器件的光效率最大化。
附图说明
将参考以下附图详细描述实施例，其中相同的附图标记指代相同的元件，并且其中：
图1是示出根据第一实施例的半导体器件的平面图；
图2是示出沿图1的线I-I'截取的半导体器件的截面图；
图3是示出沿图1的线II-II'截取的半导体器件的截面图；
图4是示出沿图1的线III-III'截取的半导体器件的截面图；
图5至13是示出根据第一实施例的制造半导体器件的方法的图；
图14是示出根据第二实施例的半导体器件的平面图；
图15是示出根据第三实施例的半导体器件的平面图；
图16是示出根据第四实施例的半导体器件的平面图；
图17是示出沿图16的线A-A'截取的半导体器件的截面图；
图18是示出根据第四实施例的半导体器件的电流扩散现象与根据现有技术的半导体器件的电流扩散现象之间的比较的图；
图19是示出根据第四实施例的半导体器件的输出和根据现有技术的半导体器件的输出的图；
图20是示出根据第五实施例的半导体器件的平面图；
图21是示出根据第六实施例的半导体器件的平面图；
图22是示出沿图21的线B-B'截取的半导体器件的截面图；
图23是示出具有根据在此提供的第一至第六实施例的半导体器件的半导体封装的截面图；
图24是示出具有根据在此提供的第一至第六实施例的半导体器件的车辆前灯的立体图；以及
图25是示出图24的车辆灯的截面图。
具体实施方式
本实施例可以以其他形式修改，并且各种实施例可以彼此组合。此外，本公开的范围不限于将在下方描述的理解和描述的实施例。
如果在特定实施例中没有与任何事物相反或矛盾的描述，则可以将该事物理解为与其他实施例相关。
例如，当在特定实施例中描述配置A的特征并且在另一实施例中描述配置B的特征时，即使当配置A和配置B彼此耦合的实施例没有被明确描述时，如果没有与该实施例相反或矛盾的描述，则该实施例应该被理解为属于本公开权利的范围。
在下文中，将参照附图来描述可以详细地实现本公开的各方面的本公开的实施例。
在根据本公开的实施例的描述中，当描述第一元件形成在第二元件的“上”或“下”时，“上”和“下”包括两个元件直接彼此接触的状态或者在两个元件之间***一个或多个其他元件的状态。此外，当表示“上”或“下”时，“上”或“下”可以表示关于一个元件的向下方向和向上方向。
半导体器件可以包括诸如发光元件和光接收元件的各种电子器件，并且发光元件和光接收元件都可以包括第一导电半导体层、有源层和第二导电半导体层。
根据本实施例的半导体器件可以是发光元件。
在电子和空穴相互复合时发光元件发射光束，并且光束的波长由材料的固有能带隙确定。因此，发射的光可以根据材料的组成而不同。
图1是示出根据第一实施例的半导体器件的平面图，图2是示出沿图1的线I-I'截取的半导体器件的截面图，图3是示出沿图1的线II-II'截取的半导体器件的截面图，以及图4是示出沿图1的线III-III'截取的半导体器件的截面图。
如图至图4所示，根据实施例的半导体器件100可以包括发光结构10、焊盘92、钝化层95以及第一电极81和第二电极33。
发光结构10可以包括第一导电半导体层10、位于第一导电半导体层11下方的有源层12和位于有源层12下方的第二导电半导体层13。
第一导电半导体层11可以使用半导体化合物，例如，族-族(group-group)和族-族化合物半导体来实现。第一导电半导体层11可以形成为单层或多层。第一导电半导体层11可以掺杂有第一导电掺杂剂。例如，当第一导电半导体层11是n型半导体层时，第一导电半导体层11可以包括n型掺杂剂。例如，尽管n型掺杂剂可以包括Si、Ge、Sn、Se和Te，但是本公开不限于此。虽然第一导电半导体层11可以包括具有InxAlyGa1-x-yN(0＝x＝1,0＝y＝1,0＝x+y＝1)的组成式的半导体材料，但是本公开不限于此。例如，第一导电半导体层11可以选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP等。
第一导电半导体层11可以包括形成在其上表面上的不平坦结构11A。虽然不平坦结构11A可以具有包括峰和谷的横截面，但是本公开不限于此。此外，不平坦结构11A可以形成为具有多边形形状或具有曲率的形状。不平坦结构11A可以改善光提取效率。
第一导电半导体层11可以包括多个突起16。突起16可以以规则间隔布置。虽然不平坦结构11A可以布置在突起16的上表面上，但是本公开不限于此。突起16可以从第一导电半导体层11向上突出。突起16可以确保与电连接到支撑构件70的第二电极33重叠的第一导电半导体层11的厚度，由此改善电流集中在第二电极33周围。突起16可以通过蚀刻工艺形成。例如，可以通过蚀刻除了与第二电极33重叠的区域之外的第一导电半导体层11的上表面来形成突起16。
有源层12可以布置在第一导电半导体层11下方。有源层12可以选择性地包括单量子阱、多量子阱(MOW)、量子线结构或量子点结构。有源层12可以由化合物半导体形成。有源层12可以在例如族-族和族-族化合物半导体中的至少一种中实现。
当有源层12以MQW结构实现时，量子阱和量子墙可以交替布置。量子阱和量子墙可以是具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)的组成式的半导体材料。例如，尽管有源层12可以以InGaN/GaN、InGaN/AlGaN、InGaN/InGaN、InAlGaN/InAlGaN、GaN/AlGaN、InAlGaN/GaN、GaInP/AlGaInP、GaP/AlGaP、InGaP/AlGaP、GaAs/AlGaAs和InGaAs/AlGaAs的一对或多对结构形成，但是本公开不限于此。
第二导电半导体层13可以布置在有源层12下方。第二导电半导体层13可以使用半导体化合物，例如，族-族和族-族化合物半导体来实现。第二导电半导体层13可以形成为单层或多层。第二导电半导体层13可以掺杂有第二导电掺杂剂。例如，当第二导电半导体层13是p型半导体层时，第二导电半导体层13可以包括p型掺杂剂。例如，尽管p型掺杂剂可以包括Mg、Zn、Ca、Sr、Ba等，但是本公开不限于此。虽然第二导电半导体层13可以包括具有InxAlyGa1-x-yN(0＝x＝1,0＝y＝1,0＝x+y＝1)的组成式的半导体材料，但是本公开不限于此。例如，第二导电半导体层13可以选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP等。
尽管已经描述了发光结构10使得第一导电半导体层11对应于n型半导体层并且第二导电半导体层13对应于p型半导体层，但是可以在p型半导体层中形成第一导电半导体层11，并且可以在n型半导体层中形成第二导电半导体层13。本公开不限于此。可以在第二导电半导体层13上形成具有与第二导电半导体层13的极性相反的极性的半导体，例如，n型半导体层(未示出)。因此，发光结构10可以在n-p结结构、p-n结结构、n-p-n结结构和p-n-p结结构中的一个中实现。
第一电极81可以布置在发光结构10下方。第一电极81可以布置在发光结构10和支撑构件70之间。第一电极81可以电连接到第一导电半导体层11。第一电极81可以与第二电极33电隔离。第一电极81中的每个可以包括接触层15、反射层17和覆盖层35。
接触层15可以布置在第一导电半导体层11下方。接触层15可以直接与第一导电半导体层11接触。接触层15可以布置在第一导电半导体层11与反射层17之间。接触层15可以电连接到第一导电半导体层11。接触层15可以由导电氧化物、导电氮化物或金属形成。例如，接触层15可以包括铟锡氧化物(ITO)、ITO氮化物(ITON)、铟锌氧化物(IZO)、IZO氮化物(IZON)、铝锌氧化物(AZO)、铝镓锌氧化物(AGZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、IZO氮化物(IZON)、ZnO、IrOx、RuOx、NiO、In、Au、W、Al、Pt、Ag和Ti中的至少一种。
反射层17可以布置在接触层15和覆盖层35之间。反射层17可以电连接到接触层15和覆盖层35。反射层17可以用于反射从发光结构10输入的光束。反射层17可以将来自发光结构10的光束反射到外部，从而改善光提取效率。反射层17可以由金属形成。例如，反射层17可以由包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Cu、Au和Hf中的至少一种的金属或其合金形成。反射层17可以具有由金属或合金和透明导电材料(诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)和锑锡氧化物(ATO))形成的单层结构或多层结构。
覆盖层35可以布置在反射层17下方。覆盖层35可以直接与反射层17的下表面接触。覆盖层35可以与从反射层17暴露的接触层15的一部分直接接触。覆盖层35可以布置在焊盘92下方。覆盖层35可以电连接到焊盘92。覆盖层35可以与焊盘的下表面直接接触。覆盖层35可以将从焊盘92供应的驱动电力提供给发光结构10。覆盖层35可以由导电材料形成。例如，覆盖层35可以包括Au、Cu、Ni、Ti、Ti-W、Cr、W、Pt、V、Fe和Mo中的至少一种，并且可以形成为具有单层结构或者多层结构。覆盖层35的边缘可以布置成比发光结构10的边缘更靠外。
第二电极33可以电连接到第一导电半导体层11。第二电极33可以布置在凹槽2的内部。第二电极33可以包括Cr、V、W、Ti、Zn、Ni、Cu、Al、Au和Mo中的至少一种，并且可以形成为具有单层结构或多层结构。
扩散防止层50、结合层60和支撑构件70可以顺序地布置在第二电极33下方。
扩散防止层50可以用于防止在结合层60中包括的材料扩散到第一电极81。扩散防止层50可以电连接到结合层60和支撑构件70。扩散防止层50可以包括Cu、Ni、Ti、Ti-W、Cr、W、Pt、V、Fe和Mo中的至少一种，并且可以形成为具有单层结构或多层结构。
结合层60可以布置在扩散防止层50下方。结合层60可以布置在扩散防止层50与支撑构件70之间。结合层60可以包括阻挡金属、结合金属等。例如，结合层60可以包括Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag、Nb、Pd和Ta中的至少一种，并且可以形成为具有单层结构或多层结构。
支撑构件70可以是金属衬底或载体衬底。例如，支撑构件70可以由Ti、Cr、Ni、Al、Pt、Au、W、Cu、Mo、Cu-W和杂质被注入到其中的半导体衬底(例如，Si、Ge、GaN、GaAs、ZnO、SiC、SiGe等)形成，并且可以形成为具有单层结构或多层结构。
焊盘92可以布置在第一电极81上。焊盘92可以电连接到第一电极81。焊盘92可以与发光结构10间隔开。焊盘92可以布置成比发光结构10更靠外。焊盘92可以布置在位于比发光结构10更靠外的第一电极81上。焊盘92可以布置为与半导体器件100的第一边缘101相邻。焊盘92可以包括Cu、Ni、Ti、Ti-W、Cr、W、Pt、V、Fe和Mo中的至少一种，并且可以形成为具有单层结构或多层结构。
根据实施例的半导体器件100可以包括布置在发光结构10上的钝化层95。钝化层95可以保护发光结构10的表面，并且可以使焊盘92和发光结构10彼此绝缘。钝化层95具有的折射率比构成发光结构10的半导体层的材料的折射率低。由于发光结构10内部的光束折射到具有低折射率的钝化层95，所以在发光结构10和钝化层95之间的界面上发生的全反射减少，从而可以改善光提取效率。例如，钝化层95可以由氧化物或氮化物形成。例如，钝化层95可以由从由SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2和AlN组成的组中选择的材料形成。
根据实施例的半导体器件可以进一步包括绝缘层41，该绝缘层41被配置为使第一电极81和第二电极33彼此绝缘。绝缘层41可以布置在第一电极81和第二电极33之间。绝缘层41可以由氧化物或氮化物形成。例如，绝缘层41可以由从由SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2和AlN组成的组中选择的材料形成。
根据实施例的半导体器件100可以包括电连接第二电极33和第一导电半导体层11的多个凹槽2、第二电极33和多个连接器51。
多个凹槽2可以布置在发光结构10的内部。凹槽2可以用于暴露第一导电半导体层11的一部分以电连接第二电极33和第一导电半导体层11。多个凹槽2可以以规则间隔布置。虽然凹槽2的宽度可以相同，但是本公开不限于此。
第二电极33可以布置在多个凹槽2的内部。第二电极33可以电连接到从凹槽2暴露的第一导电半导体层11。第二电极33可以与从凹槽2暴露的第一导电半导体层11直接接触。第二电极33可以包括Cr、V、W、Ti、Zn、Ni、Cu、Al、Au和Mo中的至少一种，并且可以形成为具有单层结构或者多层结构。
多个连接器51可以布置在第二电极33下方。多个连接器51可以电连接到第二电极33。多个连接器51可以通过绝缘层41被连接到支撑构件70。多个连接器51可以通过绝缘层41与扩散防止层50直接接触。多个连接器51可以包括Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag、Nb、Pd和Ta中的至少一种。第二电极33和多个连接器51可以与突起16垂直地重叠。
根据实施例的半导体器件100可以包括电连接第二电极33、有源层12和第一导电半导体层11的第一至第七绝缘图案30A至30G。第一至第七绝缘图案30A至30G可以由绝缘材料形成。例如，第一至第七绝缘图案30A至30G可以由氧化物或氮化物形成。例如，第一至第七绝缘图案30A至30G可以由从由SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2和AlN组成的组中选择的材料形成。尽管第一至第七绝缘图案30A至30G可以包括光束可以通过的透光材料，但是本公开不限于此。
第一至第六绝缘图案30A至30F可以布置在多个凹槽2下方。第一至第六绝缘图案30A至30F可以布置在多个凹槽2的横向壁(lateral wall)上。第一至第六绝缘图案30A至30F可以覆盖暴露于多个凹槽2的横向壁的发光结构10，并且可以朝向发光结构10的下表面延伸。尽管第一至第六绝缘图案30A至30F的平面图可以具有圆形形状，但是本公开不限于此。例如，第一至第六绝缘图案30A至30F可以具有椭圆形形状或至少与三角形或更多相对应的多边形形状。
第一绝缘图案30A可以是布置为最靠近焊盘92的图案，并且第六绝缘图案30F可以是布置为距焊盘92最远的图案。
第一至第六绝缘图案30A至30F可以在横向上具有不同的宽度。第一至第六绝缘图案30A至30F的宽度可以随着它们变得远离焊盘92而减小。虽然第一至第六绝缘图案30A至30F的平面图可以具有圆形形状，但是本公开不限于此。当第一至第六绝缘图案30A至30F具有圆形形状时，第一至第六绝缘图案30A至30F的宽度可以是直径。当第一至第六绝缘图案30A至30F的宽度从焊盘92所在的第一边缘101到第二边缘103时，第一至第六绝缘图案30A至30F的宽度可以减小。这里，第一边缘101和第二边缘103可以布置成在第一对角线方向X-X'上彼此面对。例如，第一至第六绝缘图案30A至30F可以分别具有第一至第六宽度W-1至W-6。第一绝缘图案30A的第一宽度W-1可以大于第二绝缘图案30B的第二宽度W-2。第二绝缘图案30A的第二宽度W-2可以大于第三绝缘图案30C的第三宽度W-3。第三绝缘图案30C的第三宽度W-3可以大于第四绝缘图案30D的第四宽度W-4。第四绝缘图案30D的第四宽度W-4可以大于第五绝缘图案30E的第五宽度W-5。第五绝缘图案30E的第五宽度W-5可以大于第六绝缘图案30F的第六宽度W-6。在该实施例中，第一至第六绝缘图案随着它们变得更靠近焊盘92而具有更大的宽度，从而可以改善其中电流集中在与焊盘相邻的第一导电半导体层11和第二电极33上的电流拥挤现象。即，在本实施例中，与焊盘92相邻的第二电极33和第一电极81之间的接触面积减小以引起电流扩展，从而可以解决电流被集中在更靠近焊盘92的区域上的问题。
例如，当第一绝缘图案30A的第一宽度W-1为100％时，第二绝缘图案30B的第二宽度W-2可以为93％至95％，第三绝缘图案30C的第三宽度W-3可以是86％至90％，第四绝缘图案30D的第四宽度W-4可以为79％至85％，第五绝缘图案30E的第五宽度W-5可以为72％至80％并且第六绝缘图案30F的第六宽度W-6可以为65％至75％。这里，虽然已经参考第一绝缘图案30A的第一宽度W-1描述了第二至第六绝缘图案30B至30F的第二至第六宽度W-2至W-6，但是本公开不限于于此。第二至第六绝缘图案30B至30F的第二至第六宽度W-2至W-6中的每个可以是先前绝缘图案的宽度的93％至95％。第一绝缘图案30A的第一宽度W-1与第六绝缘图案30F的第六宽度W-6之间的差可以是35％或更小。第一至第六绝缘图案30A至30F的宽度在每个预定间隔距离处可以彼此相差2％至8％。第一绝缘图案30A和第六绝缘图案30F的宽度之间的差可以是35％或更小。
当第一至第六绝缘图案30A至30F的宽度之间的差小于预定范围时，例如，第五绝缘图案30E与第六绝缘图案30F之间的第五间隔I-5是100％，第四和第五绝缘图案30D和30E之间的第四间隔I-4可以是94％至97％，第三和第四绝缘图案30C和30D之间的第三间隔I-3可以是91％至94％，第二和第三绝缘图案30B和30C之间的第二间隔I-2可以是88％至91％，并且第一和第二绝缘图案30A和30B之间的第一间隔I-1可以是85％至88％。这里，虽然已经参照第五和第六绝缘图案30E和30F之间的第五间隔I-5描述了实施例，但是本公开不限于此。第一至第六绝缘图案30A至30F之间的间隔中的每个可以是之前间隔的94％至97％。
第七绝缘图案30G可以从发光结构10的下表面向外延伸。即，第七绝缘图案30G的边缘可以布置在发光结构10的边缘的下表面上以及相应的第一电极81的边缘的上表面上。第七绝缘图案30G可以从发光结构10的侧表面向外延伸。第七绝缘图案30G可以防止外部潮湿的渗透，并且可以减小在蚀刻工艺期间传递到发光结构10以及第一电极33和第二电极33的冲击。第七绝缘图案30G可以包括通孔(via hole)30VH，覆盖层35通过通孔30VH被暴露，使得焊盘92和第一电极81彼此电连接，并且通孔30VH可以与焊盘92垂直地重叠。
根据该实施例的半导体器件100包括第一至第六绝缘图案30A至30F，其宽度随着它们变得远离焊盘92而减小，以引起电流扩展。因此，防止电流集中在与焊盘92相邻的第二电极33周围，从而可以改善电特性。
图5至图13是示出根据第一实施例的制造半导体器件的方法的图。
参考图5，发光结构10可以形成在衬底5上。
衬底5可以形成为单层或多层。衬底5可以是导电衬底或绝缘衬底。例如，衬底5可以由GaAs、Al2O3、SiC、Si、GaN、ZnO、GaP、InP、Ge和Ga2O3中的至少一种形成。在发光结构10形成之前执行清洁工艺，使得杂质可以从衬底5的表面去除。
例如，虽然发光结构10可以使用金属有机化学气相沉积(MOCVD)法、化学气相沉积(CVD)法、等离子体增强化学气相沉积(PECVD)法、分子束外延(MBE)法、氢化物气相外延(HVPE)法等形成，但本公开不限于此。
第一导电半导体层11可以使用半导体化合物，例如，族-族和族-族化合物半导体来实现。第一导电半导体层11可以形成为单层或多层。第一导电半导体层11可以掺杂有第一导电掺杂剂。例如，当第一导电半导体层11是n型半导体层时，第一导电半导体层11可以包括n型掺杂剂。例如，尽管n型掺杂剂可以包括Si、Ge、Sn、Se和Te，但是本公开不限于此。虽然第一导电半导体层11可以包括具有InxAlyGa1-x-yN(0＝x＝1,0＝y＝1,0＝x+y＝1)的组成式的半导体材料，但是本公开不限于此。例如，第一导电半导体层11可以选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP等。
有源层12可以布置在第一导电半导体层11下方。有源层12可以选择性地包括单量子阱、多量子阱(MOW)、量子线结构或量子点结构。有源层12可以由化合物半导体形成。有源层12可以在例如族-族和族-族化合物半导体中的至少一种中实现。当有源层12以MQW结构实现时，量子阱和量子墙可以交替布置。量子阱和量子墙可以是具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)的组成式的半导体材料。例如，尽管有源层12可以以InGaN/GaN、InGaN/AlGaN、InGaN/InGaN、、InAlGaN/InAlGaN、GaN/AlGaN、InAlGaN/GaN、GaInP/AlGaInP、GaP/AlGaP、InGaP/AlGaP、GaAs/AlGaAs和InGaAs/AlGaAs的一对或多对结构形成，但是本公开不限于此。
第二导电半导体层13可以布置在有源层12下方。第二导电半导体层13可以使用半导体化合物，例如，族-族和族-族化合物半导体来实现。第二导电半导体层13可以形成为单层或多层。第二导电半导体层13可以掺杂有第二导电掺杂剂。例如，当第二导电半导体层13是p型半导体层时，第二导电半导体层13可以包括p型掺杂剂。例如，尽管p型掺杂剂可以包括Mg、Zn、Ca、Sr、Ba等，但是本公开不限于此。虽然第二导电半导体层13可以包括具有InxAlyGa1-x-yN(0＝x＝1,0＝y＝1,0＝x+y＝1)的组成式的半导体材料，但是本公开不限于此。例如，第二导电半导体层13可以选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP等。
尽管已经描述了发光结构10使得第一导电半导体层11对应于n型半导体层并且第二导电半导体层13对应于p型半导体层，但是可以在p型半导体层中形成第一导电半导体层11，并且可以在n型半导体层中形成第二导电半导体层13。本公开不限于此。可以在第二导电半导体层13上形成具有与第二导电半导体层13的极性相反的极性的半导体，例如，n型半导体层(未示出)。因此，发光结构10可以在n-p结结构、p-n结结构、n-p-n结结构和p-n-p结结构中的一个中实现。
多个凹槽2可以形成在发光结构10中。第一导电半导体层11可以暴露在凹槽的底表面上，并且第一导电半导体层11、有源层12和第二导电半导体层13可以暴露于凹槽2的横向壁。
参照图1至图6，第一至第七绝缘图案30A至30G和第二电极33可以形成在发光结构10上。
虽然第一至第七绝缘图案30A至30G可以通过蚀刻工艺以图案形式形成，但是本公开不限于此。例如，第一至第七绝缘图案30A至30G可以通过等离子体损伤形成。第一至第七绝缘图案30A至30G可以由绝缘材料形成。例如，第一至第七绝缘图案30A至30G可以由氧化物或氮化物形成。例如，第一至第七绝缘图案30A至30G可以由从由SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2和AlN组成的组中选择的材料形成。尽管第一至第七绝缘图案30A至30G可以包括光束可以通过的透光材料，但是本公开不限于此。
第一至第六绝缘图案30A至30F可以延伸至多个凹槽2的横向壁和第一导电半导体层11的上表面。尽管第一至第六绝缘图案30A至30F的平面图可以具有圆形形状，但是本公开不限于此。例如，第一至第六绝缘图案30A至30G可以具有椭圆形形状或至少与三角形或更多相对应的多边形形状。
第一至第六绝缘图案30A至30F可以布置在多个凹槽2的内部。第一至第六绝缘图案30A至30F可以布置在多个凹槽2的横向壁(lateral wall)上。第一至第六绝缘图案30A至30F可以覆盖暴露于多个凹槽2的横向壁的发光结构10，并且可以朝向发光结构10的下表面延伸。尽管第一至第六绝缘图案30A至30F的平面图可以具有圆形形状，但是本公开不限于此。例如，第一至第六绝缘图案30A至30F可以具有椭圆形形状或至少与三角形或更多相对应的多边形形状。
第一至第六绝缘图案30A至30F可以在横向方向(transverse direction)上具有不同的宽度。第一至第六绝缘图案30A至30F的宽度可以随着它们变得更远离焊盘92而减小。虽然第一至第六绝缘图案30A至30F的平面图可以具有圆形形状，但是本公开不限于此。当第一至第六绝缘图案30A至30F具有圆形形状时，第一至第六绝缘图案30A至30F的宽度可以是直径。可替选地，当第一至第六绝缘图案30A至30F可以不具有圆形形状时，其宽度可以是凹槽的中心与相应绝缘图案的远端之间的距离。
第一至第六绝缘图案30A至30F的宽度可以随着它们从焊盘92所在的第一边缘101到第二边缘103而减小。这里，第一和第二边缘101和103可以布置成在第一对角线方向X-X'上彼此面对。例如，第一至第六绝缘图案30A至30F可以分别具有第一至第六宽度W-1至W-6。第一绝缘图案30A的第一宽度W-1可以大于第二绝缘图案30B的第二宽度W-2。第二绝缘图案30A的第二宽度W-2可以大于第三绝缘图案30C的第三宽度W-3。第三绝缘图案30C的第三宽度W-3可以大于第四绝缘图案30D的第四宽度W-4。第四绝缘图案30D的第四宽度W-4可以大于第五绝缘图案30E的第五宽度W-5。第五绝缘图案30E的第五宽度W-5可以大于第六绝缘图案30F的第六宽度W-6。在该实施例中，第一至第六绝缘图案随着它们变得更靠近焊盘92而具有更大的宽度，从而可以改善其中电流集中在与焊盘92相邻的第一导电半导体层11和第二电极33上的电流拥挤现象。即，在本实施例中，与焊盘92相邻的第一电极81和第二电极33之间的接触面积减小以引起电流扩展，从而可以解决电流被集中在与焊盘92相邻的区域上的问题。
例如，当第一绝缘图案30A的第一宽度W-1为100％时，第二绝缘图案30B的第二宽度W-2可以为93％至95％，第三绝缘的第三宽度W-3图案30C可以为86％至90％，第四绝缘图案30D的第四宽度W-4可以为79％至85％，第五绝缘图案30E的第五宽度W-5可以为72％至80％并且第六绝缘图案30F的第六宽度W-6可以为65％至75％。这里，虽然已经参考第一绝缘图案30A的第一宽度W-1描述了第二至第六绝缘图案30B至30F的第二至第六宽度W-2至W-6，但是本公开不限于于此。第二至第六绝缘图案30B至30F的第二至第六宽度W-2至W-6中的每个可以是先前绝缘图案的宽度的93％至95％。第一绝缘图案30A的第一宽度W-1与第六绝缘图案30F的第六宽度W-6之间的差可以是35％或更小。当第一至第六绝缘图案30A至30F的宽度之间的差小于预定范围时，电流扩展效应可能减小，并且当其宽度之间的差超过该范围时，由于第一至第六绝缘图案30A至30F的光不能通过的整个区域增加，所以光提取效率可能劣化。
由于多个凹槽2以规则间隔布置，并且随着第一至第六绝缘图案30A至30F的宽度变得更远离焊盘92，第一至第六绝缘图案30A至30F的宽度减小，所以第一至第六绝缘图案30A至30F之间的间隔可以逐渐增加。第一和第二绝缘图案30A和30B之间的第一间隔I-1可以小于第二和第三绝缘图案30B和30C之间的第二间隔I-2。第二和第三绝缘图案30B和30C之间的第二间隔I-2可以小于第三和第四绝缘图案30C和30D之间的第三间隔I-3。第三和第四绝缘图案30C和30D之间的第三间隔I-3可以小于第四和第五绝缘图案30D和30E之间的第四间隔I-4。第四和第五绝缘图案30D和30E之间的第四间隔I-4可以小于第五和第六绝缘图案30E和30F之间的第五间隔I-5。由于第二电极33以规则间隔布置，并且第一至第六绝缘图案30A至30F的宽度随着它们变得更靠近焊盘92而增加，所以第一至第六绝缘图案30A至30F之间的间隔可以随着它们更靠近焊盘92而减小。这里，在第二方向Y-Y'上彼此平行布置的绝缘图案之间的间隔可以是相同的。
当第五和第六绝缘图案30E和30F之间的第五间隔I-5为100％时，第四和第五绝缘图案30D和30E之间的第四间隔I-4可以为94％至97％，第三和第四绝缘图案30C和30D之间的第三间隔I-3可以为91％至94％，第二和第三绝缘图案30B和30C之间的第二间隔I-2可以为88％至91％，并且第一和第二绝缘图案30A和30B之间的第一间隔I-1可以为85％至88％。这里，虽然已经参照第五和第六绝缘图案30E和30F之间的第五间隔I-5描述了实施例，但是本公开不限于此。第一至第六绝缘图案30A至30F之间的每个间隔可以是先前间隔的94％至97％。
第七绝缘图案30G可以从发光结构10的下表面向外延伸。即，第七绝缘图案30G的边缘可以布置在发光结构10的边缘的下表面上和第一电极81的边缘的上表面上。第七绝缘图案30G可以从发光结构10的侧表面向外延伸。第七绝缘图案30G可以防止外部潮湿的渗透，并且可以减小在蚀刻工艺期间传递到发光结构10以及第一和第二电极33的冲击。
第二电极33可以布置在多个凹槽2的内部。第二电极33可以电连接到从凹槽2的底表面暴露的第一导电半导体层11。第二电极33可以与从凹槽2暴露的第一导电半导体层11直接接触。第二电极33的侧表面可以与形成在多个凹槽2的横向壁上的第一至第六绝缘图案30A至30F接触。第二电极33可以包括Cr、V、W、Ti、Zn、Ni、Cu、Al、Au和Mo中的至少一种，并且可以形成为具有单层结构或多层结构。
参考图7，接触层15和反射层17可以形成在从第一至第六绝缘图案30A至30G暴露的发光结构10上。尽管接触层15和反射层17可以通过蚀刻工艺形成，但是本公开不限于此。
接触层15可以形成在第一导电半导体层11的上表面上。接触层15可以与第一导电半导体层11直接接触。接触层15可以布置在第一导电半导体层11和反射层17之间。接触层15可以电连接到第一导电半导体层11。接触层15可以由导电氧化物、导电氮化物或金属形成。例如，接触层15可以包括铟锡氧化物(ITO)、ITO氮化物(ITON)、铟锌氧化物(IZO)、IZO氮化物(IZON)、铝锌氧化物(AZO)、铝镓锌氧化物(AGZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)，锑锡氧化物(ATO)，镓锌氧化物(GZO)、IZO氮化物(IZON)、ZnO、IrOx、RuOx、NiO、In、Au、W、Al、Pt、Ag和Ti中的至少一种。
反射层17可以形成在接触层15上。反射层17可以用于反射从发光结构10输入的光束。反射层17可以将来自发光结构10的光束反射到外部，从而改善光提取效率。反射层17可以由金属形成。例如，反射层17可以由包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Cu、Au和Hf中的至少一种的金属或其合金形成。反射层17可以具有由金属或合金和透明导电材料(诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)和锑锡氧化物(ATO))形成的单层结构或多层结构。
参考图8，覆盖层35可以形成在反射层17和第七绝缘图案30G上。尽管可以通过蚀刻工艺形成覆盖层35，但是本公开不限于此。
覆盖层35可以与反射层17的上表面和第七绝缘图案30G的上表面直接接触。覆盖层35可以与从反射层17暴露的接触层15的一部分直接接触。覆盖层35可以由导电材料形成。例如，覆盖层35可以包括Au、Cu、Ni、Ti、Ti-W、Cr、W、Pt、V、Fe和Mo中的至少一种，并且可以形成为具有单层结构或者多层结构。
参考图9，绝缘层41可以形成在覆盖层35、接触层15、反射层17以及第一至第六绝缘图案30A至30F上。
绝缘层41可以覆盖覆盖层35、接触层15和反射层17的上部。绝缘层41可以由氧化物或氮化物形成。例如，绝缘层41可以由从由SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2和AlN组成的组中选择的材料形成。
多个连接器51可以通过孔被形成在绝缘层41的内部。多个连接器51可以通过蚀刻工艺与从绝缘层41暴露的第二电极33的上表面直接接触。多个连接器51可以电连接到第二电极33。多个连接器51的上表面可以被布置为平行于绝缘层41的上表面。多个连接器51可以包括Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag、Nb、Pd和Ta中的至少一种。
参考图10，扩散防止层50可以形成在绝缘层41上。扩散防止层50可以用于阻挡在结合层60中包括的材料扩散到第一电极81。扩散防止层50可以电连接到结合层60和支撑构件70。扩散防止层50可以包括Cu、Ni、Ti、Ti-W、Cr、W、Pt、V、Fe和Mo中的至少一种，并且可以形成具有单层结构或多层结构。
结合层60可以形成在扩散防止层50上。结合层60可以布置在扩散防止层50和支撑构件70之间。结合层60可以包括阻挡金属、结合金属等。例如，结合层60可以包括Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag、Nb、Pd和Ta中的至少一种，并且可以形成为具有单层结构或多层结构。
支撑构件70可以是金属衬底或载体衬底。例如，支撑构件70可以由Ti、Cr、Ni、Al、Pt、Au、W、Cu、Mo、Cu-W和半导体衬底(例如，Si、Ge、GaN、GaAs、ZnO、SiC、SiGe等)形成，并且可以形成为具有单层结构或多层结构。
参考图11，可以从发光结构10去除衬底5(参见图9)。例如，尽管可以通过激光剥离(LLO)工艺去除衬底5(参见图5)，但是本公开不限于此。这里，LLO工艺是通过用激光束照射衬底5的下表面而将衬底5和发光结构10彼此分层的工艺。
旋转去除衬底的结构，使得发光结构10位于向上的方向，并且可以通过隔离蚀刻工艺来蚀刻发光结构10的边缘。此时，第七绝缘图案30G的部分区域可以从发光结构10暴露。虽然隔离蚀刻工艺可以通过干法蚀刻(例如电感耦合等离子体(ICP))来实现，但是本公开不限于此。第一导电半导体层11可以具有形成在其中的多个突起16。突起16可以以规则间隔布置。
第一导电半导体层11可以包括形成在其上表面上的不平坦结构11A。例如，尽管可以通过光电化学(PEC)蚀刻工艺来形成不平坦结构11A，但是本公开不限于此。不平坦结构11A可以用于将发光结构10内部的光束提取到外部，从而改善光提取效率。
参考图12所示，钝化层95可以形成在发光结构10上。钝化层95可以保护发光结构10的表面，可以具有比构成发光结构10的半导体层的材料的折射率低的折射率，并且可以改善光提取效率。例如，钝化层95可以由氧化物或氮化物形成。例如，钝化层95可以由从由SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2和AlN组成的组中选择的材料形成。
参考图13，焊盘92可以形成在第一电极81上。焊盘92可以电连接到第一电极81。焊盘92可以与通过蚀刻处理从钝化层95以及第七绝缘图案30G等暴露的第一电极81的上表面直接接触。焊盘92可以与覆盖层35的上表面直接接触。焊盘92可以被布置为比发光结构10更靠外。焊盘92可以被布置在位于比发光结构10更靠外的第一电极81上。焊盘92可以布置成与半导体器件100的边缘相邻。焊盘92可以包括Cu、Ni、Ti、Ti-W、Cr、W、Pt、V、Fe和Mo中的至少一种，并且可以形成为具有单层结构或多层结构。
根据该实施例的半导体器件100包括第一至第六绝缘图案30A至30F，第一至第六绝缘图案30A至30F具有的宽度随着它们更远离焊盘92而减小，以引起电流扩展。因此，防止电流集中在与焊盘92相邻的第二电极33周围，从而可以改善电特性。
图14是示出根据第二实施例的半导体器件的平面图。
如图14所示，根据第二实施例的半导体器件200可以包括第一至第四绝缘图案230A至230D以及第一和第二焊盘292A和292B。根据图1至图13的实施例的半导体器件100的技术特征可以被采用为除了第一至第四绝缘图案230A至230D以及第一和第二焊盘292A和292B之外的配置。
根据第二实施例的半导体器件200可以包括彼此面对的第一和第三边缘201和203以及彼此面对的第二和第四边缘202和204。
第一焊盘292A可以被布置为与第一边缘201相邻，并且第二焊盘292B可以被布置为与第二边缘202相邻。
第一至第四绝缘图案230A至230D可以相对于连接第一焊盘292A和第二焊盘292B的虚拟线彼此间隔预定距离。
第一至第四绝缘图案230A至230D可以由绝缘材料形成。例如，第一至第四绝缘图案230A至230D可以由氧化物或氮化物形成。例如，第一至第四绝缘图案230A至230D可以由从由SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2和AlN组成的组中选择的材料形成。尽管第一至第四绝缘图案230A至230D可以包括光束可以通过的透光材料，但是本公开不限于此。
第一至第四绝缘图案230A至230D可以围绕第二电极233，并且可以布置在多个凹槽内。第一至第四绝缘图案230A至230D可以布置在多个凹槽的横向壁上。第一至第四绝缘图案230A至230D可以覆盖暴露于多个凹槽的横向壁的发光结构10，并且可以朝向发光结构10的下表面延伸。虽然第一至第四绝缘的平面图图案230A至230D可以具有圆形形状，但是本公开不限于此。例如，第一至第四绝缘图案230A至230D可以具有椭圆形形状或至少与三角形或更多相对应的多边形形状。
第一至第四绝缘图案230A至230D可以在横向方向上具有不同的宽度。第一至第四绝缘图案230A至230D的宽度可以随着更远离第一和第二焊盘292A和292B而减小。第一至第四绝缘图案230A至230D的宽度可以随着它们在第一对角方向X-X'上从第一焊盘292A所在的第一边缘201到第三边缘203而减小。第一至第四绝缘图案230A至230D的宽度可以随着它们在第二对角线方向Y-Y'上从第二焊盘292B所在的第二边缘202到第四边缘204而减小。例如，第一至第四绝缘图案230A至230D可以分别具有第一至第四宽度W-1至W-4。第一绝缘图案230A的第一宽度W-1可以大于第二绝缘图案230B的第二宽度W-2。第二绝缘图案230B的第二宽度W-2可以大于第三绝缘图案230C的第三宽度W-3。第三绝缘图案230C的第三宽度W-3可以大于第四绝缘图案230D的第四宽度W-4。在另一实施例中，第一至第四绝缘图案230A至230B随着它们变得更靠近第一和第二焊盘292A和292B而具有更大的宽度，从而可以改善其中电流集中在与第一和第二焊盘292A和292B相邻的区域上的电流拥挤现象。即，在另一个实施例中，与第一焊盘292A和第二焊盘292B相邻的第二电极和第一电极彼此直接接触的接触区域减少以引起电流扩散，从而可以解决其中电流集中在更靠近焊盘92的区域。
例如，当第一绝缘图案230A的第一宽度W-1是100％时，第二绝缘图案230B的第二宽度W-2可以是93％到95％，第三绝缘的第三宽度W-3图案230C可以是86％至90％，并且第四绝缘图案230D的第四宽度W-4可以是79％至85％。这里，虽然已经参考第一绝缘图案230A的第一宽度W-1描述了第二至第四绝缘图案230B至230D的第二至第四宽度W-2至W-4，但是本公开不限于于此。第二至第四绝缘图案230B至230D的第二至第四宽度W-2至W-4中的每个可以是先前绝缘图案的宽度的93％至95％。
第一至第四绝缘图案230A至230D的宽度在每个预定间隔距离处可以彼此相差2％至8％。第一绝缘图案230A的第一宽度W-1与第四绝缘图案230D的第四宽度W-4之间的差可以是35％或更小。当第一至第四绝缘图案230A至230D的宽度之间的差低于预定范围时，可以减小电流扩展效应，并且当其宽度之间的差超过该范围时，由于光不能通过的第一至第四绝缘图案230A至230D的整个区域增加，所以光提取效率可能劣化。
由于第一至第四绝缘图案230A至230D的宽度随着它们更远离第一和第二焊盘292A和292B而减小，所以第一至第四绝缘图案230A至230D之间的间隔可以逐渐增加。第一和第二绝缘图案230A和230B之间的第一间隔I-1可以小于第二和第三绝缘图案230B和230C之间的第二间隔I-2。第二和第三绝缘图案230B和230C之间的第二间隔I-2可以小于第三和第四绝缘图案230C和230D之间的第三间隔I-3。在另一个实施例中，由于第二电极233以规则间隔布置，并且第一至第四绝缘图案230A至230D的宽度随着它们变得更靠近第一和第二焊盘292A和292B而增加，所以第一至第四绝缘图案230A到230D随着它们变得更靠近第一和第二焊盘292A和292B而减小。这里，布置在与第一和第二焊盘292A和292B相同距离处的绝缘图案之间的间隔可以是相同的。
例如，当第三和第四绝缘图案230C和230D之间的第三间隔I-3是100％时，第二和第三绝缘图案230B和230C之间的第二间隔I-2可以是94％到97％，并且第一和第二绝缘图案230A和230B之间的第一间隔I-1可以是91％至94％。这里，虽然已经参考第三和第四绝缘图案230C和230D之间的第三间隔I-3描述了另一个实施例，但是本公开不限于此。第一至第四绝缘图案30A至230D之间的每个间隔可以是先前间隔的94％至97％。
根据第二实施例的半导体器件200包括第一至第四绝缘图案230A至230D，该第一至第四绝缘图案230A至230D具有随着它们变得更远离第一和第二焊盘292A和292B而减小的宽度，以引起电流扩展。因此，防止电流集中在与第一和第二焊盘292A和292B相邻的第二电极233周围，从而可以改善电特性。
图15是示出根据第三实施例的半导体器件的平面图。
如图15所示，根据第三实施例的半导体器件300可以包括第一至第六绝缘图案330A至330F。根据图1至图13的实施例的半导体器件100的技术特征被采用为除了第一至第六绝缘图案330A至330F之外的配置。
第一至第六绝缘图案330A至330F的宽度可以随着它们变得更远离焊盘92而减小。根据图1至图13的实施例的半导体器件100的技术特征被采用为第一至第六绝缘图案330A至330F的宽度。
第一至第六绝缘图案330A至330F可以以与焊盘92不同的间隔布置。第一至第六绝缘图案330A至330F中的每个可以设置成至少一个。例如，两个第一绝缘图案330A可以以与焊盘92相同的间隔布置，并且三个第二绝缘图案330B可以以与焊盘92相同的间隔布置。即，第一至第六绝缘图案330A至330F可以相对于焊盘92布置成弧形。第一绝缘图案330A和焊盘92之间的第一间隔I-11可以相同，第二绝缘图案330B和焊盘92之间的第二间隔I-12可以相同，第三绝缘图案330C与焊盘92之间的第三间隔I-13可以相同，第四绝缘图案330D与焊盘92之间的第四间隔I-14可以相同，第五绝缘图案330E和焊盘92之间的第五间隔I-15可以相同。这里，可以在第六绝缘图案330F和焊盘92之间设置第六间隔I-16，并且第六绝缘图案330F可以设置为离焊盘92最远。此外，虽然第六绝缘图案330F被配置在另一个实施例中，但是本公开不限于此。此外，可以设置多个第六绝缘图案330F。
在第三实施例中，第一至第六绝缘图案330A至330F之间的分离间隔可以相同。例如，第一绝缘图案330A可以以相同的第七间隔I-21布置处，第二绝缘图案330B可以以相同的第八间隔I-22布置，第三绝缘图案330C可以以相同的第九间隔I-23布置，第四绝缘图案330D可以以相同的第十间隔I-24布置，并且第五绝缘图案330E可以以相同的第十一间隔I-25布置。
在根据第三实施例的半导体器件300中，由于从焊盘92以规则间隔布置成弧形的第一至第六绝缘图案330A至330F的宽度随着它们变得更远离焊盘92而减小，因此其中电流集中在焊盘92周围的电流拥挤现象可以被改善。即，在又一个实施例中，由于电流扩散被引起，所以防止了其中电流集中在与焊盘92相邻的第二电极33周围的电流拥挤现象，从而可以改善电特性。
图16是示出根据第四实施例的半导体器件的平面图，图17是示出沿着图16的线A-A'截取的半导体器件的截面图，图18是示出根据第四实施例的半导体器件的电流扩展现象与根据现有技术的半导体器件的电流扩展现象之间的比较的图，并且图19是示出根据第四实施例的半导体器件的输出和根据现有技术的半导体器件的输出的图。这里，为了便于描述，在图17中将仅示出图16的三个凹槽。
参照图16和图17，根据第四实施例的半导体器件400可以包括：发光结构410，其包括第一导电半导体层411、有源层412和第二导电半导体层413；第二电极481，其电连接到第二导电半导体层413；第一电极433，其电连接到第一导电半导体层411；以及焊盘部分492，其包括电连接到第二电极481的第一焊盘和第二焊盘。
发光结构410可以包括第一导电半导体层411、位于第一导电半导体层411下方的有源层412以及位于有源层412下方的第二导电半导体层413。第一导电半导体层411可以使用例如族-族和族-族化合物半导体的半导体化合物来实现。第一导电半导体层411可以形成为单层或多层。
第一导电半导体层411可以掺杂有第一导电掺杂剂。例如，当第一导电半导体层411是n型半导体层时，第一导电半导体层11可以包括n型掺杂剂。例如，尽管n型掺杂剂可以包括Si、Ge、Sn、Se和Te，但是本公开不限于此。尽管第一导电半导体层411可以包括具有InxAlyGa1-x-yN(0＝x＝1,0＝y＝1,0＝x+y＝1)的组成式的半导体材料，但是本公开不限于此。例如，第一导电半导体层411可以选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP等。第一导电半导体层411可以包括形成在其上表面上的不平坦结构411A。虽然不平坦结构411A可以具有具有峰和谷的横截面，但是本公开不限于此。此外，不平坦结构11A可以形成为具有多边形形状或具有曲率的形状。不平坦结构411A可以改善光提取效率。
有源层412可以布置在第一导电半导体层411下方。
有源层412可以选择性地包括单量子阱、多量子阱(MOW)、量子线结构或量子点结构。有源层12可以由化合物半导体形成。有源层12可以在例如族-族和族-族化合物半导体中的至少一种中实现。
当有源层412以MQW结构实现时，量子阱和量子墙可以交替布置。量子阱和量子墙可以是具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)的组成式的半导体材料。因为，虽然有源层12可以以InGaN/GaN、InGaN/AlGaN、InGaN/InGaN、InAlGaN/InAlGaN、GaN/AlGaN、InAlGaN/GaN、GaInP/AlGaInP、GaP/AlGaP、InGaP/AlGaP、GaAs/AlGaAs和InGaAs/AlGaAs的一对或多对结构形成，但是本公开不限于此。
第二导电半导体层413可以布置在有源层412下方。
第二导电半导体层413可以使用半导体化合物，例如，族-族和族-族化合物半导体来实现。第二导电半导体层413可以形成为单层或多层。第二导电半导体层413可以掺杂有第二导电掺杂剂。例如，当第二导电半导体层413是p型半导体层时，第二导电半导体层13可以包括p型掺杂剂。例如，尽管p型掺杂剂可以包括Mg、Zn、Ca、Sr、Ba等，但是本公开不限于此。虽然第二导电半导体层413可以包括具有InxAlyGa1-x-yN(0＝x＝1,0＝y＝1,0＝x+y＝1)的组成式的半导体材料，但是本公开不限于此。例如，第二导电半导体层413可以选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP等。
尽管已经描述了发光结构410使得第一导电半导体层411对应于n型半导体层并且第二导电半导体层413对应于p型半导体层，但是可以在p型半导体层中形成第一导电半导体层411，并且可以在n型半导体层中形成第二导电半导体层413。本公开不限于此。可以在第二导电半导体层13上形成具有与第二导电半导体层413的极性相反的极性的半导体，例如，n型半导体层(未示出)。因此，发光结构410可以可以在n-p结结构、p-n结结构、n-p-n结结构和p-n-p结结构中的一个中实现。
第二电极481可以布置在发光结构10下方。第二电极481可以布置在发光结构410和支撑构件470之间。第二电极481可以电连接到第二导电半导体层413。
第二电极481可以与第一电极433电隔离。第二电极481中的每个可以包括接触层415、反射层417和覆盖层435。
接触层415可以布置在第二导电半导体层413下方。接触层415可以与第二导电半导体层413直接接触。接触层415可以布置在第二导电半导体层413与反射层413之间以使接触层415和反射层417有效地彼此接触，并将电流平滑地注入到第二导电半导体层413中。此外，接触层415可以从第二导电半导体层413的底表面延伸到电流阻挡层430的底表面。当接触层415布置在电流阻挡层430的底表面的一部分处时，反射层417也可以布置成与电流阻挡层430的部分区域垂直地重叠。
接触层415的厚度可以是1nm至10nm。当接触层415的厚度低于1nm时，半导体器件的电特性降低，并且当接触层415的厚度超过10nm时，由于光吸收率的增加而导致光提取效率降低。
当反射层417与电流阻挡层430的部分区域垂直地重叠时，反射层417的可以将从有源层412发射的光束反射到发光结构410的下侧的区域可以增加。
接触层415可以电连接到第二导电半导体层413。接触层415可以由导电氧化物、导电氮化物或金属形成。例如，接触层415可以包括铟锡氧化物(ITO)、ITO氮化物(ITON)、铟锌氧化物(IZO)、IZO氮化物(IZON)、铝锌氧化物(AZO)、铝镓锌氧化物(AGZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、IZO氮化物(IZON)、ZnO、IrOx、RuOx、NiO、In、Au、W、Al、Pt、Ag和Ti中的至少一种。
反射层417可以布置在接触层415和覆盖层435之间。反射层417可以电连接到接触层415和覆盖层435。反射层417可以用于将从有源层412发射到发光结构410的下侧的光束反射到发光结构410的上侧。布置反射层417的区域可以等于或小于布置接触层415的区域。当布置反射层417的区域小于或等于布置接触层415的区域时，可以改善半导体器件的电可靠性，并且当布置反射层417的区域大于布置接触层415的区域时，可以改善半导体层的光学特性，但是半导体层的电特性可能劣化。
反射层417可以由金属形成。反射层417可以由包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Cu、Au和Hf中的至少一种的金属或其合金形成。反射层417可以具有由金属或合金和透明导电材料(诸如氧化铟锡(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)和锑锡氧化物(ATO))形成的单层结构或多层结构。
当反射层417由Ag/Ni层形成时，Ag层的厚度可以为100nm至300nm。当Ag层低于100nm时，由于反射层417的密度不高，反射率可能显著地减小。当Ag层的厚度超过300nm时，由于应力而发生分层。
Ni层的厚度可以为10nm至100nm。当Ni层的厚度低于10nm时，不足以固定具有高迁移特性和高集聚特性的Ag原子。当Ni层的厚度超过100nm时，Ag层剥离的可能性由于高应力而增加。
覆盖层435可以布置在反射层417下方。当布置接触层415的区域大于布置反射层417的区域时，覆盖层435可以与从反射层417暴露的反射层415的一部分直接接触。覆盖层435可以布置在焊盘部分492下方。覆盖层435可以电连接到焊盘部分492。覆盖层435可以直接接触焊盘部分492的下表面。
覆盖层435可以用于将从焊盘部分492注入到第二导电半导体层413的电流均匀地扩散到发光结构410。
覆盖层435可以将从焊盘部分492供应的驱动电力提供给发光结构410。覆盖层435可以由导电材料形成。例如，覆盖层435可以包括Au、Cu、Ni、Ti、Ti-W、Cr、W、Pt、V、Fe和Mo中的至少一种，并且可以形成为具有单层结构或者多层结构。覆盖层435的边缘可以布置成比发光结构410的边缘更靠外。
当覆盖层435由Ti/Ni/Ti层形成时，Ni层的一侧上的Ti层的厚度可以为1nm至3nm。当Ti层的厚度小于1nm时，Ni层下方的Ti层和Ni层上的Ti层之间的粘合特性可能被削弱。当Ti层的厚度超过3nm时，粘合层本身剥离的可能性增加。
Ni层的厚度可以是300nm至400nm。当Ni层的厚度低于300nm时，电流的扩散变得困难。当Ni层的厚度超过400nm时，由于应力而发生分层的可能性增加。
Ni层的另一侧上的Ti层的厚度可以为10nm至100nm。当Ti层的厚度小于10nm时，Ti层和下绝缘层之间的粘合力劣化。当Ti层的厚度超过100nm时，由于Ti层和下绝缘层之间的应力而发生分层的可能性增加。
支撑构件470可以布置在第二电极481下方。支撑构件470可以电连接到第一导电半导体层411。支撑构件470可以电连接到第一电极433。
为此，支撑构件470可以包括导电材料。支撑构件470可以是金属衬底或载体衬底。例如，支撑构件470可以由Ti、Cr、Ni、Al、Pt、Au、W、Cu、Mo、Cu-W和杂质被注入到其中的半导体衬底(例如，Si、Ge、GaN、GaAs、ZnO、SiC、SiGe等)形成，并且可以形成为具有单层结构或多层结构。
支撑构件470可以在其上侧上包括结合层460和扩散防止层450。
扩散防止层450可以用于防止在结合层460中包括的材料扩散。扩散防止层450可以电连接到结合层460和支撑构件470。扩散防止层450可以包括Cu、Ni、Ti、Ti-W、Cr、W、Pt、V、Fe和Mo中的一种，并且可以形成为具有单层结构或多层结构。
结合层460可以布置在扩散防止层450下方。结合层460可以布置在扩散防止层450与支撑构件470之间。结合层460可以用于稳定地结合扩散防止层450和支撑构件470之间的间隙。结合层460可以包括阻挡金属、结合金属等。例如，结合层460可以包括Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag、Nb、Pd和Ta中的至少一种，并且可以形成为具有单层结构或多层结构。
焊盘部分492可以布置在第二电极481上。焊盘部分492可以电连接到第二电极481。焊盘部分492可以与发光结构410间隔开。焊盘部分492可以布置成比发光结构410更靠外。焊盘部分492可以布置在位于比发光结构410更靠外的第二电极481上。
焊盘部分492可以包括第一焊盘492a和第二焊盘492b。第一焊盘492a可以被布置为与半导体器件400的一个边缘相邻。第二焊盘492b可以被布置为与半导体器件400的另一个边缘相邻。
焊盘部分492可以包括Cu、Ni、Ti、Ti-W、Cr、W、Pt、V、Fe和Mo中的至少一种，并且可以形成为具有单层结构或多层结构。
根据实施例的半导体器件400可以包括布置在发光结构410上的钝化层495。钝化层495可以保护发光结构410的表面，并且可以使焊盘部分492和发光结构410彼此绝缘。钝化层495具有比构成发光结构410的半导体层的材料的折射率低的折射率。由于发光结构410内的光束折射到具有低折射率的钝化层495，所以在发光结构410与钝化层495之间的界面上发生的全反射减少，从而可以改善光提取效率。例如，钝化层495可以由氧化物或氮化物形成。例如，钝化层495可以由从由SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2、AlN等组成的组中选择的材料形成。
根据实施例的半导体器件400可以进一步包括被配置为使第一电极481和第二电极433彼此绝缘的绝缘层441。绝缘层441可以布置在第一电极481与第二电极470之间。绝缘层441可以由氧化物或氮化物形成。例如，绝缘层441可以是从由SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2、AlN等组成的组中选择的材料。
根据实施例的半导体器件400可以包括多个凹槽402、第二电极433以及将支撑构件470和第一导电半导体层411电连接的多个连接器451。
多个凹槽402可以布置在发光结构410内部。凹槽402可以从第二导电半导体层413经由有源层412延伸到第一导电半导体层411的一部分。凹槽402可以暴露第一导电半导体层411的一部分以电连接支撑构件470和第一导电半导体层411。多个凹槽402可以以规则间隔布置。尽管凹槽402的宽度可以相同，但是本公开不限于此。随着凹槽402变得更远离焊盘部分492，多个凹槽402之间的间隔可以变得更小。下方将更详细地描述根据实施例的半导体器件的凹槽402的结构。
第一电极433可以布置在多个凹槽2内部。第一电极433可以电连接到从凹槽402暴露的第一导电半导体层411。第一电极433可以与从凹槽402暴露的第一导电半导体层411直接接触。第一电极433可以包括Cr、V、W、Ti、Zn、Ni、Cu、Al、Au和Mo中的至少一种，并且可以形成为具有单层结构或者多层结构。第一电极433的直径可以是30μm至40μm。
多个连接器451可以布置在第一电极433下方。多个连接器451可以电连接到第一电极433。多个连接器451可以通过绝缘层441被连接到导电衬底70。多个连接器451可以直接接触扩散防止层450。多个连接器451可以包括Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag、Nb、Pd和Ta中的至少一种。
根据实施例的半导体器件400可以进一步包括被配置为使扩散防止层450、有源层412和第一导电半导体层413彼此绝缘的第二绝缘层437。第二绝缘层437可以被布置为围绕第一电极433。第二绝缘层437可以沿着第一导电半导体层411的侧壁、有源层412的侧壁以及由凹槽402暴露的第二导电半导体层413的侧壁被布置。这里，第二绝缘层437的直径可以是50μm至60μm。
与第二导电半导体层413的下部接触的电流阻挡层(CBL)430可以进一步形成在第二绝缘层437的下部处。电流阻挡层430可以布置成围绕凹槽402。这里，电流阻挡层430中的每个的一侧可以被限定为与第二导电半导体层413垂直重叠的下部的一侧和不与第二导电半导体层重叠的下部的另一侧之间的区域413。电流阻挡层430的一侧的侧壁和下部的一部分可以与接触层415接触。电流阻挡层430的下部的一部分可以与绝缘层441接触。电流阻挡层430的直径可以是90μm至95μm。
电流阻挡层430可以是椭圆形形状或至少与三角形或更多相对应的多边形形状。
电流阻挡层430可以由氧化物或氮化物形成。例如，电流阻挡层430可以是从由SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2、AlN等组成的组中选择的材料形成。虽然电流阻挡层430可以包括光束可以通过的透光材料，但是本公开不限于此。
在这样的半导体器件中，电流可以集中在与焊盘部分492相邻的凹槽402周围。因此，在根据第一实施例的半导体器件中，控制凹槽402之间的间隔使得防止电流集中在焊盘部分492周围。这里，凹槽402之间的间隔可以被限定为在凹槽402中彼此间隔开的相邻第一电极433的中心之间的距离。
如图16所示，多个凹槽402可以包括多组凹槽。多组凹槽402可以布置成使得随着凹槽402变得更远离焊盘部分492，凹槽402之间的间隔变得更小。
第一组凹槽402-1可以包括形成在第一焊盘492a和第二焊盘492b之间的多个凹槽402。第一组凹槽402-1可以在连接第一焊盘492a和第二焊盘492b的第一方向D1上以第一间隔L1在第一焊盘492a和第二焊盘492b之间彼此间隔开。
第二组凹槽402-2可以在第二方向D2上与第一组凹槽402-1间隔第二间隔L2。第二方向D2可以垂直于第二方向D1，并且第二方向D2可以是更远离焊盘部分492的方向。第二间隔L2可以大于第一间隔L1。虽然第二组凹槽402-2可以以与第一间隔L1相同的间隔布置，但是本公开不限于此。
第二间隔L2可以是第一间隔L1的1.25至1.35倍。与此不同，第二间隔L2可以由方程(1)确定。
[方程1]
L2＝αL×βL1
Figure BDA0001649263510000371
(这里，α和β是任意的实验值)
第三组凹槽402-3可以在第二方向D2上与第二组凹槽402-2间隔第三间隔L3。第三组凹槽402-3比第二组凹槽402-2更远离焊盘部分492。第三间隔L3可以小于第一间隔L1。
第三组凹槽402-3可以包括多组凹槽。第三组凹槽402-3可以包括与第二组凹槽402-2相邻的3-1组凹槽402-31至离第二组凹槽402-2最远的3-n组凹槽402-3n。第三组凹槽402-3之间的间隔可以随着它们变得更靠近焊盘部分492而增加。例如，第三组凹槽402-3之间的间隔可以随着它们变得更靠近焊盘部分492而以规则间隔增加。
当第三组凹槽402-3之间的间隔随着第三组凹槽402-3变得更靠近焊盘部分492而增加时，由于更远离焊盘部分492的第三组凹槽402-3之间间隔变得更小，所以围绕与焊盘部分492相邻的凹槽402集中的电流可以被扩散。
在第三组凹槽402-3之中，布置在离焊盘部分492最远的3-n组凹槽402-3n与邻近于3-n组凹槽402-3n的3-(n-1)组凹槽(未示出)之间的间隔Ln可以被恒定地固定。例如，可以通过方程(2)来确定3-n组凹槽402-3n和与其相邻的3-(n-1)组凹槽之间的间隔Ln。
[方程2]
Ln＝βL1(这里，β是任意的实验值)
B可以根据半导体器件的尺寸由实验值确定，并且可以形成为1/5至1/7。例如，当假定L1＝1248μm时，Ln可以是208μm，L(n-1)可以是248μm，并且L(n-2)可以是288μm。这些数值是方程(1)和(2)的示例，并且本公开不限于此。
在根据第四实施例的半导体器件400中，相对于第一间隔L1来确定第三组凹槽402-3之间的间隔，使得第三组凹槽402-3可以以适当的间隔被布置。
如图18所示，在根据现有技术的其中凹槽组之间的间隔相同的半导体器件中，电流集中在与焊盘相邻的凹槽区域上。另一方面，在根据第四实施例的其中控制多组凹槽之间的间隔的半导体器件400中，可以识别出电流分布在凹槽组的整个区域上。
如图19所示，可以识别出当常规电流从350mA增加到1500mA时，在根据第一实施例的半导体器件中，与现有技术相比，输出可以减少0.4％。
根据第四实施例的半导体器件可以防止电流集中，并且改善发热特性，从而改善寿命和可靠性。此外，根据该实施例的半导体器件可以减小由于温度降低而导致的散热成本。
图20是示出根据第五实施例的半导体器件的平面图。这里，将描述根据第五实施例的半导体器件具有一个焊盘的情况。此外，由于除了根据第五实施例的半导体器件的多个凹槽之间的间隔之外的配置与根据第四实施例的半导体器件相同，所以将参照图17描述这些配置。
根据第五实施例的半导体器件可以包括：发光结构410，其包括第一导电半导体层411、第二导电半导体层413、布置在第一导电半导体层411和第二导电半导体层413之间的有源层412、以及从第二导电半导体层411经由有源层412延伸到第一导电半导体层411的一部分的多个凹槽；第二电极481，其布置在多个凹槽内并且电连接到第二导电半导体层413；第一电极433，其电连接到第一导电半导体层411；以及焊盘592，其电连接到第二电极481，其中多个凹槽之中的第一组凹槽502-1被布置为在第一方向D1上和在垂直于第一方向D1的第二方向D2上以第一间隔L1与焊盘592相邻，并且多个凹槽之中的第二组凹槽502-2可以在第一方向D1和第二方向D2之间的第三方向D3上以小于第一间隔L1的间隔被布置在第一组凹槽502-1中。在此，由于除了根据第五实施例的半导体器件的多个凹槽之间的间隔之外的配置与根据第一实施例的半导体器件相同，所以将省略其描述。
如图5所示，焊盘592可以被布置为与半导体器件500的一个边缘相邻。多个凹槽502可以包括多组凹槽。多组凹槽可以随着它们变得更靠近焊盘592以规则间隔增加。
第一组凹槽502-1可以包括形成第一间隔L1的多个凹槽。第一组凹槽502-1可以包括多个凹槽，其被布置为在第一方向D1和第二方向D2上与焊盘592相邻。第一组凹槽502-1可以在第三方向D3上与焊盘592间隔开。
第二组凹槽502-2可以在第三方向D3上与第一组凹槽502-1间隔开。第二组凹槽402-2可以以小于第一间隔L2的间隔与第一组凹槽402-1间隔开。
第二组凹槽502-2可以包括与第一组凹槽502-1相邻的2-1组凹槽502-21至2-n组凹槽502-2n。2-n组凹槽502-2n可以是离第一组凹槽502-1最远的一组凹槽。2-n组凹槽502-2n与2-(n-1)组凹槽502-(2n-1)之间的间隔Ln可以是第一间隔L1的1/5至1/7。
在根据第五实施例的半导体器件中，相对于第一间隔L1来确定从焊盘592布置在第三方向D3上的凹槽之间的间隔，使得可以适当地布置凹槽组。
与根据第四实施例的半导体器件不同，根据第五实施例的半导体器件包括一个焊盘。因此，控制在第三方向上布置的凹槽之间的间隔，使得可以有效地防止电流集中在与焊盘相邻的凹槽上。
图21是示出根据第六实施例的半导体器件的平面图，图22是示出沿图15的线B-B'截取的半导体器件的截面图。这里，为了便于描述，在图22中将仅示出图21的三个凹槽。
参照图21和图22，根据第六实施例的半导体器件600可以包括：发光结构610，其包括第一导电半导体层611、有源层612和第二导电半导体层613；第二电极681，其电连接到第二导电半导体层613；第一电极633，其电连接到第一导电半导体层611；以及焊盘部分692，其电连接到第二电极681。这里，由于凹槽之间的间隔和电流阻挡层的厚度之外的配置与根据第四实施例的半导体器件相同，其描述将被省略。
如图21所示，多个凹槽可以包括多组凹槽。多组凹槽402可以布置成使得凹槽402之间的间隔随着凹槽402变得更远离焊盘部分692而变得更小。
第一组凹槽602-1可以包括形成在第一焊盘692a和第二焊盘692b之间的多个凹槽。第一组凹槽602-1可以在第一焊盘492a和第二焊盘692b之间在连接第一焊盘692a和第二焊盘692b的第一方向D1上以第一间隔L1彼此间隔开。
第二组凹槽602-2可以在第二方向D2上与第一组凹槽602-1间隔第二间隔L2。第二方向D2可以垂直于第二方向D1，并且第二方向D2可以是更远离焊盘部分692的方向。第二间隔L2可以大于第一间隔L1。虽然第二组凹槽602-2可以以与第一间隔D1相同的间隔布置，但是本公开不限于此。
第三组凹槽602-3可在第二方向D2上与第二组凹槽602-2间隔第三间隔L3。第三组凹槽602-3比第二组凹槽602-2更远离焊盘部分692。第三间隔L3可以小于第一间隔L1。
第三组凹槽602-3可以包括多组凹槽。第三组凹槽602-3可以包括邻近于第二组凹槽602-2的3-1组凹槽602-31至离第二组凹槽602-3n最远的3-n组凹槽602-3n。第三组凹槽602-3n之间的间隔随着它们变得更靠近焊盘部分692可以以规则间隔增加。
在第三组凹槽602-3之中布置为离焊盘部分692最远的3-n组凹槽602-3n与邻近于3-n组凹槽602-3n的3-(n-1)组凹槽之间的间隔Ln可以被恒定地固定。例如，3-n组凹槽602-3n与3-(n-1)组凹槽之间的间隔L1可以是第一间隔L1的1/5至1/7。
电流阻挡层630可以布置成围绕多个凹槽。电流阻挡层630可以包括围绕第一组凹槽602-1的第一组电流阻挡层630A、围绕第二组凹槽602-2的第二组电流阻挡层630B以及围绕第三组凹槽602-3的第三组电流阻挡层630C。电流阻挡层630的厚度可以随着它们变得更靠近焊盘部分692而以规则间隔变得更大。这里，每个电流阻挡层630的厚度可以被限定为与第二导电半导体层613垂直重叠的下部的一侧和不与第二导电半导体层613重叠的下部的另一侧之间的间隔。
围绕3-n组凹槽602-3n的3-n组电流阻挡层630n的厚度Tn可以被限定为第一间隔L1的1/9至1/11。因此，可以确定布置得离焊盘部分692最远的3-n组电流阻挡层630n的厚度。当3-n组电流阻挡层630n的厚度为100％时，3-(n-1)组电流阻挡层630n的厚度可以为93％至95％。此外，3-(n-2)组电流阻挡层的厚度可以为86％至90％。
通过控制电流阻挡层630的厚度，根据第六实施例的半导体层可以防止电流集中在与焊盘部分692相邻的凹槽区域上。具体地，在根据第六实施例的半导体器件中，电流阻挡层630的厚度根据根据第四实施例的半导体层的凹槽之间的距离来确定，因此电子和空穴之间的耦合可以被最大化。相应地，光效率可以被最大化。
图23是示出其中设置有根据第一至第六实施例的半导体器件的半导体封装的截面图。
参照图23，半导体器件封装700包括主体715、布置在主体715中的多个引线框架721和723、布置在主体715中并且电连接到多个引线框架721和727的根据该实施例的半导体器件100以及覆盖半导体器件100的模制构件731。这里，半导体器件可以是根据第一至第六实施例的半导体器件中的任何一个。
主体715包括诸如硅的导电衬底、诸如聚邻苯二甲酰胺(PPA)的合成树脂材料、陶瓷衬底、绝缘衬底或金属衬底(例如，金属芯印刷电路板(MCPCB))。主体715可以具有由围绕半导体器件100的空腔717形成的倾斜表面。此外，主体715的外表面可以垂直地形成或具有斜面。尽管主体715可以包括具有顶部开口的凹腔717的反射分隔壁(reflectivepartition wall)713和支撑反射分隔壁713的支撑件711，但是本公开不限于此。
引线框架721和723以及半导体器件100被布置在主体715的空腔717内部。多个引线框架721和723包括在空腔717的底部上彼此间隔开的第一引线框架721和第二引线框架723。半导体器件100可以布置在第二引线框架737上，并且可以通过连接构件703被连接到第一引线框架721。第一引线框架721和第二引线框架723彼此电绝缘，并且向半导体器件100提供电力。连接构件703可以包括导线。此外，第一引线框架721和第二引线框架723反射由半导体器件100产生的光束，从而改善光效率。为此，虽然可以在第一引线框架721和第二引线框架723上进一步形成单独的反射层，但是本公开不限于此。此外，第一引线框架721和第二引线框架723可以用于将由半导体器件100产生的热排出到外部。第一引线框架721的引线部分722和第二引线框架723的引线部分724可以布置在主体715的下表面上。
第一和第二引线框架721和723可以包括金属，例如，Ti、Cu、Ni、Au、Cr、Ta、Pt、Sn、Ag和P中的至少一种。此外，虽然第一和第二引线框架721和723可以形成为具有单层结构或多层结构，但是本公开不限于此。
模制构件731可以包括诸如硅树脂或环氧树脂的树脂材料，并且可以围绕半导体器件100以保护半导体器件100。此外，荧光材料可以包括在模制构件731中以改变从半导体器件100发射的光束的波长。荧光材料可以从由YAG、TAG、硅酸盐、氮化物和氮氧化物基材料组成的组中选择。荧光材料可以包括红色荧光材料、黄色荧光材料和绿色荧光材料中的至少一种。模制构件731的上表面可以具有平坦形状、凹形形状或凸形形状。
透镜可以布置在模制构件731上，并且透镜可以与模制构件731接触或不接触。透镜可以包括凹形形状或凸形形状。虽然模制构件731的上表面可以具有平坦形状、凸形形状或凹形形状，但是本公开不限于此。
上述半导体器件由半导体器件封装配置，并且可以用作照明***的光源。例如，半导体器件可以用作包括车辆前灯或后灯的车辆灯。
图24是示出具有根据其中提供的第一至第六实施例的半导体器件的车辆前灯的立体图，并且图25是示出图24的车辆灯的截面图。在此，虽然以车辆用前灯为例进行了说明，但半导体器件也可以适用于车辆后灯。
如图24所示，用于车辆的前灯基本上包括灯罩H和被配置为产生表面光源的照明单元1000。灯罩H可以容纳照明单元1000，并且可以由透明材料形成。用于车辆的灯罩H可以包括根据其中安装灯罩H的车辆的一部分的曲线及其设计。
如图25所示，照明单元1000可以具有其中根据实施例的半导体器件封装1300被安装在衬底1100上的结构。衬底1100可以是具有在其一个表面上形成的电路图案的PCB。衬底1100可以由刚性或延性材料形成。
导光构件1400可以布置在半导体器件封装1300上。导光构件1400可以堆叠在其中埋置半导体器件封装1300的结构中。导光构件1400可以与半导体器件封装1300的外表面紧密接触。
导光构件1400可以包括树脂层。树脂层可以由包括低聚物的高耐热UV可固化树脂形成。尽管聚氨酯丙烯酸酯可以用作UV固化树脂，但是本公开不限于此。另外，可以使用环氧丙烯酸酯、聚酯丙烯酸酯、聚醚丙烯酸酯、聚丁二烯丙烯酸酯、硅丙烯酸酯中的至少一种作为UV固化树脂。
具体地，在使用聚氨酯丙烯酸酯作为低聚物的情况下，混合和使用两种聚氨酯丙烯酸酯，使得可以同时实施不同的特性。
树脂层可以进一步包含单体和光引发剂中的至少一种。此外，树脂层可以由具有高耐热性的热固性树脂形成。详细地，树脂层可以由包含聚酯多元醇树脂、丙烯酸多元醇树脂、烃基溶剂和/或酯基溶剂中的至少一种的热固性树脂形成。这种热固性树脂可以进一步包含热固化剂以改善膜强度。
尽管树脂层的折射率可以在1.4至1.8的范围内确定，但是本公开不限于此。
反射构件1200可以被进一步包括在衬底1100与导光构件1400之间。反射构件1200形成在衬底1100的上表面上，并且具有半导体器件封装1300***其中的结构。这样的反射构件1200由具有高反射效率的材料形成，以将从发光单元130发射的光束反射到上侧，由此减少光损失。
反射构件1200可以以膜的形式形成。可以在反射构件1200的表面上形成反射图案，并且反射图案用于通过散射和分散输入光束而将光束均匀地发射到上侧。尽管可以通过在反射构件1200的表面上印刷包括TiO2、CaCo3、BaSo4、Al2O3、硅和PS中的任一种的反射墨来形成反射图案，但是本公开不限于此。
当半导体器件封装1300埋入导光构件1400中时，结构变得简单。此外，在半导体器件封装1300中，与将光束直接排放到空气中的情况相比，由于导光构件140导致光量增加，从而可以改善光效率。
光学构件1500可以布置在光导构件1400上方。
包括形成在其表面上的光学图案的内透镜型构件可以用作光学构件1500。光学构件1500可以由于透镜自身的透射率的增加而增加光效率，并且可以实现不仅当车辆的灯被关闭时而且当灯被接通时通过光学图案1500b的设计效果。
光学构件1500和光导构件1400可以彼此间隔开特定距离。当从半导体器件封装1300输出的光束通过导光构件1400被引导并扩散并且被平面发射到上侧时，由于具有与导光构件1400的折射率不同的折射率的分隔部分的空气层的存在，光散射效应可能增加。因此，可以增加光束的均匀性。结果，可以改善从光学构件1500输出的光束的均匀性，并且可以实现均匀的平面发射。
光学构件1500可以形成为具有其中具有方向性的压纹或雕刻光学图案(embossedor engraved optical pattern)1500b被实现在具有高透光率的透明透镜构件1500a的表面上的结构。
此外，上述半导体器件由半导体器件封装配置，并因此可以用作图像显示装置的光源或照明装置的光源。
当半导体器件用作图像显示装置的背光单元时，半导体器件可以用作边缘型背光(edge-type backlight unit)或直下型背光单元(direct-type backlight unit)，并且当半导体器件用作照明装置的光源时，半导体器件也可以用作灯或灯泡。此外，半导体器件也可以用作移动终端的光源。
除了上述发光二极管之外，半导体器件可以是激光二极管。
与半导体器件类似，激光二极管可以包括具有上述结构的第一导电半导体层、有源层和第二导电半导体层。此外，在p型第一导电半导体和n型第二导电半导体彼此接合之后，当电流流过时，使用发射光束的电致发光现象。但是，发出的光束的方向性和相位是不同的。即，激光二极管可以使用受激发射现象和相长干涉现象以相同相位和相同方向发射具有一个特定波长的光束，并且由于这种特性而可以用作光通信、医疗设备、半导体处理设备。
作为被构造为检测光束并将其强度转换为电信号的一种换能器(transducer)的光检测器可以被描述为光接收元件的示例。尽管光检测器可以包括光电池(硅光电池和硒光电池)、光导元件(硫化镉光导元件和硒化镉光导元件)、光电二极管(例如，在可见盲区中具有峰值波长的光电二极管或真实的盲光谱区域)、光电晶体管、光电倍增管、光电管(真空光电管和充气光电管)、红外线检测器等，但是实施例不限于此。
此外，诸如光检测器的半导体器件通常可以使用具有优异的光转换效率的直接能隙半导体来制造。可替选地，光检测器具有各种结构，并且包括作为最普通的结构的使用p-n结的pin型光检测器、使用肖特基结的肖特基光检测器、金属半导体金属(MSM)型光检测器等。
类似于发光元件，光电二极管可以包括具有上述结构的第一导电半导体层、有源层和第二导电半导体层，并且由pn结或pin结构实现。光电二极管通过施加反向偏压或零偏压来操作，并且当光束输入到光电二极管时，产生电子和空穴使得电流流动。此时，电流的量值可以与输入到光电二极管的光束的强度成比例。
作为一种光电二极管的光电池或太阳能电池可以将光束转换为电流。类似于发光元件，太阳能电池可以包括具有上述结构的第一导电半导体层、有源层和第二导电半导体层。
此外，太阳能电池也可以通过使用p-n结的一般二极管的整流特性而用作电子电路的整流器，并且可以应用于高频电路、振荡电路等。
此外，上述半导体器件不必仅作为半导体来实现，并且在一些情况下，半导体器件可以进一步包括金属。例如，可以使用Ag、Al、Au、In、Ga、N、Zn、Se、P和As中的至少一种来实现诸如光接收元件的半导体器件，并且可以使用掺杂有p型掺杂剂或n型掺杂剂的半导体材料或本征半导体材料来实现。尽管以上主要描述了实施例，但是这些实施例仅仅是说明性的，并不限制本公开。此外，对于本公开所属领域的技术人员显而易见的是，在不脱离本实施例的基本特征的情况下可以想到各种修改和应用。例如，可以通过修改来实现实施例中详细描述的组件。此外，应该理解的是，与修改和应用有关的差异被包括在由所附权利要求限定的本公开的范围内。

Claims (7)

1.一种半导体器件，包括：
发光结构，所述发光结构包括第一导电半导体层、第二导电半导体层、布置在所述第一导电半导体层和所述第二导电半导体层之间的有源层以及从所述第二导电半导体层经由所述有源层延伸到所述第一导电半导体层的一部分的多个凹槽；
第一电极，所述第一电极被布置在所述多个凹槽内部并且电连接到所述第一导电半导体层；
第二电极，所述第二电极被电连接到所述第二导电半导体层；以及
焊盘部分，所述焊盘部分包括被电连接到所述第二电极的第一焊盘和第二焊盘，
其中，所述多个凹槽之中的第一组凹槽在所述第一焊盘与所述第二焊盘之间在连接所述第一焊盘与所述第二焊盘的第一方向上以第一间隔彼此间隔开，
其中，所述多个凹槽之中的第二组凹槽在所述第一方向上被布置成以第二间隔彼此间隔开，所述第二间隔在垂直于所述第一组凹槽中的所述第一方向的第二方向上大于所述第一间隔，以及
其中，所述多个凹槽之中的第三组凹槽在所述第一方向上被布置成以第三间隔彼此间隔开，所述第三间隔在所述第二组凹槽中的所述第二方向上小于所述第一间隔。
2.根据权利要求1所述的半导体器件，其中，所述第三组凹槽包括与所述第二组凹槽相邻的3-1组凹槽至离所述第二组凹槽最远的3-n组凹槽，以及所述第二组凹槽至所述3-n组凹槽之间的间隔随着所述多个凹槽变得更靠近所述焊盘部分而以规则间隔增加。
3.根据权利要求2所述的半导体器件，其中，所述3-n组凹槽与3-(n-1)组凹槽之间的间隔由以下方程确定，
Ln＝βL1
其中，β是任意实验值，并且L1是所述第一间隔。
4.根据权利要求2所述的半导体器件，其中，所述3-n组凹槽与3-(n-1)组凹槽之间的间隔是所述第一间隔的1/5至1/7。
5.根据权利要求1至4中任一项所述的半导体器件，其中，所述第二间隔是所述第一间隔的1.25倍至1.35倍。
6.根据权利要求1至4中任一项所述的半导体器件，其中，所述第二间隔由以下方程确定，
L2＝αL×βL1，α＝1.4～1.5,β＝1/5～1/7，
其中，L是所述第一间隔。
7.根据权利要求1所述的半导体器件，其中，所述半导体器件进一步包括电流阻挡层，所述电流阻挡层围绕所述多个凹槽，并且所述电流阻挡层的厚度随着所述电流阻挡层变得更靠近所述焊盘部分而变得更大。
CN201680064390.6A 2015-11-03 2016-11-03 半导体器件 Active CN108352423B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020150154113A KR102463323B1 (ko) 2015-11-03 2015-11-03 발광소자 및 발광소자 패키지
KR10-2015-0154113 2015-11-03
KR1020160100287A KR102550033B1 (ko) 2016-08-05 2016-08-05 반도체 소자 및 이를 포함하는 반도체 패키지
KR10-2016-0100287 2016-08-05
PCT/KR2016/012614 WO2017078441A1 (ko) 2015-11-03 2016-11-03 반도체 소자

Publications (2)

Publication Number Publication Date
CN108352423A CN108352423A (zh) 2018-07-31
CN108352423B true CN108352423B (zh) 2021-07-09

Family

ID=58662347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680064390.6A Active CN108352423B (zh) 2015-11-03 2016-11-03 半导体器件

Country Status (4)

Country Link
US (1) US10461218B2 (zh)
EP (1) EP3373342A4 (zh)
CN (1) CN108352423B (zh)
WO (1) WO2017078441A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106784221B (zh) * 2016-12-23 2019-06-18 华南理工大学 一种基于表面等离子体效应的宽带高效GaN基LED芯片及其制备方法
KR102631075B1 (ko) 2018-06-29 2024-01-30 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR102575569B1 (ko) * 2018-08-13 2023-09-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
TWD201271S (zh) * 2018-11-08 2019-12-01 晶元光電股份有限公司 發光二極體之部分
KR20210057299A (ko) * 2019-11-12 2021-05-21 삼성전자주식회사 반도체 발광 소자 및 반도체 발광 소자 패키지
CN113437089B (zh) * 2021-06-10 2024-03-26 惠州华星光电显示有限公司 面板及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4415575B2 (ja) * 2003-06-25 2010-02-17 日亜化学工業株式会社 半導体発光素子及びそれを用いた発光装置
JP5341435B2 (ja) * 2008-08-26 2013-11-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP2010171193A (ja) * 2009-01-22 2010-08-05 Toshiba Lighting & Technology Corp 照明装置
US8664684B2 (en) * 2010-08-31 2014-03-04 Micron Technology, Inc. Solid state lighting devices with improved contacts and associated methods of manufacturing
KR101793276B1 (ko) 2010-09-24 2017-11-02 엘지이노텍 주식회사 발광 소자
KR101720304B1 (ko) * 2010-09-24 2017-03-28 엘지이노텍 주식회사 발광 소자
CN103222074B (zh) * 2010-11-18 2016-06-01 首尔伟傲世有限公司 具有电极焊盘的发光二极管芯片
KR20120081333A (ko) 2011-01-11 2012-07-19 삼성엘이디 주식회사 반도체 발광소자 및 이의 제조방법
JP2013135185A (ja) 2011-12-27 2013-07-08 Toshiba Corp 半導体発光素子およびその製造方法
KR20130135185A (ko) 2012-05-31 2013-12-10 주식회사 엘지화학 유기 발광 소자 및 이의 제조방법
US9196807B2 (en) * 2012-10-24 2015-11-24 Nichia Corporation Light emitting element
KR102098135B1 (ko) * 2013-07-12 2020-04-08 엘지이노텍 주식회사 발광소자
JP6299336B2 (ja) * 2014-03-28 2018-03-28 日亜化学工業株式会社 発光素子及びそれを用いた発光装置
DE102014107123A1 (de) * 2014-05-20 2015-11-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
KR102388284B1 (ko) * 2015-05-26 2022-04-19 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
KR102382886B1 (ko) * 2015-05-26 2022-04-05 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자

Also Published As

Publication number Publication date
US20180323341A1 (en) 2018-11-08
EP3373342A4 (en) 2019-09-25
CN108352423A (zh) 2018-07-31
WO2017078441A1 (ko) 2017-05-11
US10461218B2 (en) 2019-10-29
EP3373342A1 (en) 2018-09-12

Similar Documents

Publication Publication Date Title
KR102554702B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
CN108352423B (zh) 半导体器件
JP7209339B2 (ja) 半導体素子
EP3471156B1 (en) Light-emitting device package
KR20180131336A (ko) 발광소자 패키지 및 광원 장치
US11335843B2 (en) Semiconductor device package
KR102568298B1 (ko) 반도체 소자
KR20190029399A (ko) 발광소자 패키지
KR102656815B1 (ko) 반도체 소자
KR20180006821A (ko) 반도체 소자
EP3451396B1 (en) Semiconductor device package
KR20190136826A (ko) 반도체 소자, 반도체 소자 제조방법 및 반도체 소자 패키지
KR20190031087A (ko) 발광소자 패키지
KR102552655B1 (ko) 발광소자 패키지 및 광원 모듈
KR102550033B1 (ko) 반도체 소자 및 이를 포함하는 반도체 패키지
JP7051131B2 (ja) 半導体素子
KR102610607B1 (ko) 발광소자 패키지
KR20190065011A (ko) 발광소자 패키지
KR20190044449A (ko) 발광소자 패키지 및 광원 장치
KR102639844B1 (ko) 발광소자
KR102426833B1 (ko) 발광소자 패키지 및 광원 장치
KR102369245B1 (ko) 발광소자 패키지
KR102688666B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102551894B1 (ko) 반도체 소자
KR20190000034A (ko) 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210809

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.