CN108352410B - 薄膜晶体管、氧化物半导体膜以及溅射靶材 - Google Patents

薄膜晶体管、氧化物半导体膜以及溅射靶材 Download PDF

Info

Publication number
CN108352410B
CN108352410B CN201680063644.2A CN201680063644A CN108352410B CN 108352410 B CN108352410 B CN 108352410B CN 201680063644 A CN201680063644 A CN 201680063644A CN 108352410 B CN108352410 B CN 108352410B
Authority
CN
China
Prior art keywords
film
oxide semiconductor
active layer
less
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680063644.2A
Other languages
English (en)
Other versions
CN108352410A (zh
Inventor
上野充
清田淳也
小林大士
武井应树
高桥一寿
日高浩二
川越裕
武末健太郎
和田优
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN108352410A publication Critical patent/CN108352410A/zh
Application granted granted Critical
Publication of CN108352410B publication Critical patent/CN108352410B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明的一种方式涉及的薄膜晶体管，其具有：栅电极；活性层，其由含有铟、锌以及钛的氧化物构成；栅极绝缘膜，其形成在上述栅电极与上述活性层之间；以及源电极和漏电极，其与上述活性层电连接。在构成上述氧化物的铟、锌以及钛的总量中所占的各元素的原子比是，铟为24原子％以上且80原子％以下，锌为16原子％以上且70原子％以下，钛为0.1原子％以上且20原子％以下。

Description

薄膜晶体管、氧化物半导体膜以及溅射靶材
技术领域
本发明涉及具有由氧化物半导体构成的活性层的薄膜晶体管、氧化物半导体膜以及溅射靶材。
背景技术
将In-Ga-Zn-O系氧化物半导体膜(IGZO：Indium Gallium Zinc Oxide)用于活性层的薄膜晶体管(TFT：Thin-Film Transistor)由于能够得到与将现有技术中的非晶硅膜用于活性层的TFT相比而较高的迁移率，所以近年来广泛地被应用于各种显示器(例如参照专利文献1～3)。
例如，在专利文献1中公开了一种驱动有机EL元件的TFT的活性层由IGZO构成的有机EL显示装置。在专利文献2中公开了一种沟道层(活性层)由a-IGZO构成且迁移率为5cm2/Vs以上的薄膜晶体管。进而，在专利文献3中公开了一种活性层由IGZO构成且开关电流比(ON/OFF current ratio)为5位数以上的薄膜晶体管。
在先技术文献
专利文献
专利文献1：日本特开2009-31750号公报；
专利文献2：日本特开2011-216574号公报；
专利文献3：WO2010/092810号。
发明内容
发明所要解决的课题
近年来，基于有关各种显示器的高析像度化、低功耗化、高帧频化的需求，对显示更高迁移率的氧化物半导体的需求日益增加。但是，在将IGZO用于活性层的薄膜晶体管中，难以得到迁移率超过10cm2/Vs的值，需要开发用于显示更高迁移率的薄膜晶体管的材料。
鉴于以上的情况，本发明的目的在于提供一种代替IGZO的高特性的薄膜晶体管和其活性层所使用的氧化物半导体膜、以及其成膜所使用的溅射靶材。
用于解决课题的方案
为了实现上述目的，本发明的一种方式涉及的薄膜晶体管具有：栅电极；活性层，其由含有铟、锌以及钛的氧化物半导体膜构成；栅极绝缘膜，其形成在上述栅电极与上述活性层之间；以及源电极和漏电极，其与上述活性层电连接。
在上述薄膜晶体管中，将向含有铟的氧化物和含有锌的氧化物添加了含有钛的氧化物而成的氧化物半导体膜用于活性层。
在构成上述氧化物半导体膜的铟、锌以及钛的总量中所占的各元素的原子比可以是，铟为24原子％以上且80原子％以下，锌为16原子％以上且70原子％以下，钛为0.1原子％以上且20原子％以下。
由此，能够得到具有15cm2/Vs以上的迁移率和8位数以上的开关电流比的晶体管特性。
进而，上述各元素的原子比可以是，铟为39.5原子％以上且56.5原子％以下，锌为39原子％以上且56原子％以下，钛为0.5原子％以上且10原子％以下。
由此，能够得到具有28cm2/Vs以上的迁移率和10位数以上的开关电流比的晶体管特性。
本发明的一种方式涉及的氧化物半导体膜由含有铟、锌以及钛的氧化物构成。
由此，能够构成具有迁移率为15cm2/Vs以上、开关电流比为8位数以上的晶体管特性的薄膜晶体管的活性层。
在构成上述氧化物的铟、锌以及钛的总量中所占的各元素的原子比可以是，铟为24原子％以上且80原子％以下，锌为16原子％以上且70原子％以下，钛为0.1原子％以上且20原子％以下。
进而，上述各元素的原子比可以是，铟为39.5原子％以上且56.5原子％以下，锌为39原子％以上且56原子％以下，钛为0.5原子％以上且10原子％以下。
上述氧化物半导体膜可以具有1×1018/cm3以下的载流子浓度。
由此，能够得到具有15cm2/Vs以上的迁移率和8位数以上的开关电流比的晶体管特性。
本发明的一种方式涉及的溅射靶材由铟、锌以及钛的各自的氧化物的烧结体构成。
由此，能够将具有迁移率为15cm2/Vs以上、开关电流比为8位数以上的晶体管特性的薄膜晶体管的活性层成膜。
在构成上述烧结体的铟、锌以及钛的总量中所占的各元素的原子比可以是，铟为24原子％以上且80原子％以下，锌为16原子％以上且70原子％以下，钛为0.1原子％以上且20原子％以下。
进而，上述各元素的原子比可以是，铟为39.5原子％以上且56.5原子％以下，锌为39原子％以上且56原子％以下，钛为0.5原子％以上且10原子％以下。
发明效果
如上所述，根据本发明，能够提供一种代替IGZO的高特性的薄膜晶体管。另外，能够提供一种该薄膜晶体管的活性层所使用的氧化物半导体膜。进而，能够提供一种该氧化物半导体膜的成膜所使用的溅射靶材。
附图说明
图1是表示本发明的一个实施方式涉及的薄膜晶体管的结构的概要剖视图。
图2是说明上述薄膜晶体管的制造方法的工序剖视图。
图3是说明上述薄膜晶体管的制造方法的工序剖视图。
图4是表示上述薄膜晶体管的电流特性的一个实验结果。
图5是示出能够得到5cm2/Vs以上的迁移率和6位数以上的开关电流比的In-Ti-Zn-O膜(或者In-Ti-Zn-O靶材)的组成范围的In-Zn-Ti的三维状态图。
具体实施方式
以下，一边参照附图，一边说明本发明的实施方式。
图1是表示本发明的一个实施方式涉及的薄膜晶体管的结构的概要剖视图。在本实施方式中，以所谓的底栅型场效应晶体管为例进行说明。
[薄膜晶体管的结构]
本实施方式的薄膜晶体管1具有栅电极11、活性层15、栅极绝缘膜14、源电极17S、和漏电极17D。
栅电极11由形成在基材10的表面的导电膜构成。典型地，基材10是透明的玻璃基板。典型地，栅电极11由钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)等的金属单层膜或者金属多层膜构成，例如通过溅射法来形成。在本实施方式中，栅电极11由钼构成。栅电极11的厚度并不特别限定，例如为300nm。
活性层15作为晶体管1的沟道层发挥作用。活性层15的膜厚是例如30nm～200nm。活性层15由包含铟(In)、锌(Zn)以及钛(Ti)的氧化物半导体膜(以下，也称为In-Ti-Zn-O膜)构成。
在构成上述氧化物半导体膜的In、Zn以及Ti的总量中所占的各元素的原子比并不特别限定，在本实施方式中，In为24原子％以上且80原子％以下，Zn为16原子％以上且70原子％以下，Ti为0.1原子％以上且20原子％以下。由此，能够得到具有15cm2/Vs以上的迁移率和8位数以上的开关电流比的晶体管特性。
另外，通过将上述各元素的原子比设成In为39.5原子％以上且56.5原子％以下、Zn为39原子％以上且56原子％以下、Ti为0.5原子％以上且10原子％以下，能够得到具有28cm2/Vs以上的迁移率和10位数以上的开关电流比的晶体管特性。
进而，适合作为活性层15的上述氧化物半导体膜的载流子浓度优选为例如1×1018/cm3以下。如果载流子浓度超过1×1018/cm3，则开关电流比变为6位数以下，有可能难以得到稳定的开关特性。通过将构成活性层15的氧化物半导体膜的载流子浓度设为1×1018/cm3以下，能够稳定地确保具有15cm2/Vs以上的迁移率和8位数以上的开关电流比的晶体管特性。
如后述的那样，活性层15是通过在使用由In、Zn以及Ti的各自的氧化物的烧结体构成的溅射靶材来成膜之后，在规定温度下进行热处理(退火)而形成的。通过在规定条件下对上述靶材进行溅射，形成具有与靶材的组成相同或大致相同的组成的氧化物半导体膜。通过在规定温度下对该半导体膜进行退火处理，形成表现出例如迁移率为15cm2/Vs以上且开关电流比为8位数以上的晶体管特性的活性层。
栅极绝缘膜14形成在栅电极11与活性层15之间。栅极绝缘膜14由氧化硅膜(SiOx)、氮化硅膜(SiNx)等构成，但不限于此，能够使用金属氧化膜等各种电绝缘膜来形成。成膜方法并不特别限定，可以是CVD法，也可以是溅射法、蒸镀法等。栅极绝缘膜14的膜厚并不特别限定，例如设为200nm～400nm。
源电极17S和漏电极17D相互分开地形成在活性层15上。源电极17S和漏电极17D能够由例如铝、钼、铜、钛等的金属单层膜或者这些金属的多层膜构成。如后述的那样，源电极17S和漏电极17D能够通过对金属膜进行图案化而同时形成。该金属膜的厚度为例如100nm～500nm。
在活性层15上形成有蚀刻终止层16。蚀刻终止层16是为了在进行源电极17S和漏电极17D的图案蚀刻时保护活性层15不受蚀刻剂破坏而设置的。蚀刻终止层16能够由例如氧化硅膜、氮化硅膜或它们的层叠膜构成。
源电极17S和漏电极17D被保护膜19覆盖。保护膜19由例如氧化硅膜、氮化硅膜、或它们的层叠膜等电绝缘性材料构成。保护膜19是用于使包含活性层15的元件部与外部空气隔离的部件。保护膜19的膜厚并不特别限定，例如设为200nm～500nm。在保护膜19的适当位置设置有用于将源17S、漏电极17D与布线层21连接的层间连接孔。布线层21是用于将晶体管1向未图示的周边电路进行连接的部件，由ITO等透明导电膜构成。
[薄膜晶体管的制造方法]
接着，对如以上这样构成的本实施方式的薄膜晶体管1的制造方法进行说明。图2和图3是对薄膜晶体管1的制造方法进行说明的各工序的主要部分剖视图。
首先，如图2A所示，在基材10的一个表面形成栅电极11。栅电极11是通过将在基材10的表面形成的栅电极膜图案化为规定形状而形成的。
接着，如图2B所示，在基材10的表面以覆盖栅电极11的方式形成栅极绝缘膜14。栅极绝缘膜14的厚度为例如200nm～500nm。
然后，如图2C所示，在栅极绝缘膜14上形成具有In-Ti-Zn-O系组成的薄膜(以下仅称为“In-Ti-Zn-O膜”。)15F。
In-Ti-Zn-O膜15F通过溅射法来形成。作为溅射靶材，使用含有In、Zn以及Ti的各自的氧化物的烧结体。通过在例如氩(Ar)和氧(O2)的混合气体环境中对该靶材进行溅射，从而形成In-Ti-Zn-O膜15F。
溅射条件并不特别限制，例如成膜腔室内的压力(总压)控制在0.1～5Pa的范围内。基材10可以在加热到规定温度的状态下成膜，也可以在无加热状态下成膜，基材10的温度例如设为室温至300℃。在这些条件下，通过脉冲DC溅射法形成In-Ti-Zn-O膜15F。
再者，溅射中的气氛也并不特别限制，可以不导入氧而仅在氩的气氛下进行溅射。另外，作为溅射的放电方式，并不限于DC放电，也可以是AC放电、RF放电等。
在构成上述烧结体的In、Zn以及Ti的总量中所占的各元素的原子比并不特别限定，在本实施方式中，In为24原子％以上且80原子％以下，Zn为16原子％以上且70原子％以下，Ti为0.1原子％以上且20原子％以下。由此，能够构成具有以下的晶体管特性的活性层15，即，该晶体管特性具有15cm2/Vs以上的迁移率和8位数以上的开关电流比。
另外，通过将上述各元素的原子比设为In为39.5原子％以上且56.5原子％以下、Zn为39原子％以上且56原子％以下、Ti为0.5原子％以上且10原子％以下，能够得到具有28cm2/Vs以上的迁移率和10位数以上的开关电流比的晶体管特性。
上述溅射靶材能够由烧结体构成，该烧结体是将In2O3、TiO2以及ZnO等的In、Zn以及Ti的各自的氧化物作为原料粉末，并以上述组成比混合了该原料粉末而得到的。
根据本实施方式，通过在如上述这样的溅射条件下形成溅射膜，从而使所得到的溅射膜具有与靶材的组成相同或大致相同的组成。
通过对如上述那样规定了成分比的靶材进行溅射而成膜的氧化物半导体膜不能在原状态下得到规定的晶体管特性。因此，如后面详述那样，通过在规定的温度范围内对成膜的氧化物半导体膜进行退火(热处理)，从而能够促进该氧化物半导体膜的结构弛豫，使所需要的晶体管特性表现出来。
接着，如图2D所示，在In-Ti-Zn-O膜15F上形成蚀刻终止层16。蚀刻终止层16在后述的构成源电极和漏电极的金属膜的图案化工序、和将In-Ti-Zn-O膜15F的非必要区域蚀刻去除的工序中作为保护In-Ti-Zn-O膜的沟道区域不受蚀刻剂破坏的蚀刻保护层而发挥作用。
蚀刻终止层16由例如氧化硅膜、氮化硅膜、或它们的层叠膜构成。蚀刻终止层16通过将例如在In-Ti-Zn-O膜15F上成膜的氧化硅膜图案化为规定形状而形成。蚀刻终止层16的膜厚并不特别限定，例如为30nm～300nm。
接着，如图2E所示，以覆盖In-Ti-Zn-O膜15F和蚀刻终止层16的方式形成金属膜17F。金属膜17F典型地由钼、钛、铝、铜等的金属单层膜或金属多层膜构成，通过例如溅射法来形成。金属膜17F的厚度并不特别限定，例如为100nm～500nm。
接着，如图3的A和B所示，将金属膜17F图案化。金属膜17F的图案化工序具有抗蚀剂掩模18的形成工序和金属膜17F的蚀刻工序。如图3A所示，抗蚀剂掩模18具有使蚀刻终止层16的正上方区域和各个晶体管的周边区域开口的掩模图案。在抗蚀剂掩模18形成后，通过湿式刻蚀法对金属膜17F进行蚀刻。由此，金属膜17F被分离为与活性层15分别电连接的源电极17S和漏电极17D(图3B)。
在源电极17S和漏电极17D的形成工序中，蚀刻终止层16具有保护In-Ti-Zn-O膜15F不受到蚀刻剂(例如磷酸和硝酸、醋酸的混合液)对金属膜17F的破坏的功能。因而，蚀刻终止层16以覆盖In-Ti-Zn-O膜15F的位于源电极17S与漏电极17D之间的区域(以下，称为“沟道区域”。)的方式形成。因此，In-Ti-Zn-O膜15F的沟道区域不会受到金属膜17F的蚀刻工序的影响。
接着，将图3A所示的抗蚀剂掩模18作为掩模，对In-Ti-Zn-O膜15F进行蚀刻。蚀刻方法并不特别限定，可以是湿式蚀刻法，也可以是干式蚀刻法。利用该In-Ti-Zn-O膜15F的蚀刻工序，In-Ti-Zn-O膜15F以元件为单位被隔离(isolation)化，并且形成由In-Ti-Zn-O膜15F构成的活性层15(图3B)。
此时，蚀刻终止层16作为位于沟道区域的In-Ti-Zn-O膜15F的蚀刻保护膜来发挥作用。即，蚀刻终止层16具有保护蚀刻终止层16的正下方的沟道区域不受到蚀刻剂(例如草酸)对In-Ti-Zn-O膜15F的破坏的功能。由此，活性层15的沟道区域不会受到In-Ti-Zn-O膜15F的蚀刻工序的影响。
在In-Ti-Zn-O膜15F的图案化后，抗蚀剂掩模18通过灰化处理等从源电极17S和漏电极17D去除。
进而，实施目的为将构成活性层15的氧化物半导体膜的结构弛豫的退火工序(热处理)。这里所说的结构弛豫是指对成膜后的氧化物半导体膜中存在的电学上的、结构的缺陷进行填补。由此，能够使活性层15的晶体管特性提高。
退火工序是在大气中200℃以上且600℃以下的温度下实施。由此，能够制造具有8位数以上的开关电流比的薄膜晶体管1。在退火温度小于200℃的情况下，不能促进活性层15的结构弛豫作用，难以确保8位数以上的开关电流比。另外，如果退火温度超过600℃，则从耐热性的观点出发，有时会对基材10以及形成在基材10上的各种功能膜产生材料上的限制。
再者，在对活性层15的退火工序中，处理环境不限于大气，可以是进行了氮(N2)置换的大气压下，也可以在其中添加氧(O2)。另外，处理气氛的压力也不限于大气压，也可以是减压环境下。
接着，如图3C所示，在基材10的表面以覆盖源电极17S、漏电极17D、终止层16、活性层15、栅极绝缘膜14的方式形成保护膜(钝化膜)19。
保护膜19是用于通过使包含活性层15的晶体管元件与空气隔离从而确保规定的电材料特性的膜。作为保护膜19，典型地由氧化硅膜、氮化硅膜等氧化膜或氮化膜、进而它们的层叠膜等构成，通过例如CVD法、溅射法形成。保护膜19的厚度并不特别限定，例如为200nm～500nm。
然后，如图3C所示，在保护膜19形成与源电极、漏电极连通的接触孔19a。该工序具有在保护膜19上形成抗蚀剂掩模的工序、对从抗蚀剂掩模的开口部露出的保护膜19进行蚀刻的工序、和去除抗蚀剂掩模的工序。
接触孔19a的形成采用干式蚀刻法，但也可以采用湿式刻蚀法。另外，虽然省略了图示，但在任意的位置也可同样地形成与源电极17S连通的接触孔。
接着，如图3D所示，形成经由接触孔19a与源电极、漏电极接触并作为布线层发挥作用的透明导电膜21。该工序具有形成透明导电膜21的工序、在透明导电膜21上形成抗蚀剂掩模的工序、对未被抗蚀剂掩模覆盖的透明导电膜21进行蚀刻的工序、和去除抗蚀剂掩模的工序。
透明导电膜21典型地由ITO膜、IZO膜构成，通过例如溅射法、CVD法形成。透明导电膜21的蚀刻采用湿式刻蚀法，但不限于此，也可以采用干式蚀刻法。
图3D所示的形成有透明导电膜21的薄膜晶体管1在此后实施目的为将透明导电膜21低电阻化的退火工序(热处理)。
退火工序例如是在大气中、200℃左右的温度下实施。再者，在本退火工序中，能够适当改变加热以及环境的条件，以使得对象不限于透明导电膜21，对于更下层的保护膜19、活性层15，也能够得到填补电学上的、结构的缺陷的效果。
在如以上这样构成的本实施方式的薄膜晶体管1中，向源电极17S与漏电极17D之间施加固定的顺时针方向电压(源极-漏极电压：Vds)。在该状态下，通过向栅电极11与源电极17S之间施加阈值电压(Vth)以上的栅极电压(Vgs)，从而在活性层15中生成载流子(电子、空穴)，并且根据源极-漏极间的顺时针方向电压，在源极-漏极间产生电流(源极-漏极电流：Ids)。栅极电压越大，源极-漏极电流(Ids)也越大。
此时的源极-漏极电流也被称为导通电流(on-state current)，薄膜晶体管1的迁移率越高，越能得到大的电流值。在本实施方式中，薄膜晶体管1的活性层15由In-Ti-Zn-O膜构成，因此与使用了由IGZO膜构成的活性层的薄膜晶体管相比，能得到更高的迁移率。因此，根据本实施方式，能够得到导通电流值高的场效应晶体管。
另一方面，在对栅电极11的施加电压小于阈值电压(Vth)的情况下，在源极-漏极间产生的电流几乎为零。此时的源极-漏极电流也被称为截止电流(off-state current)。截止电流值越小，导通电流值与截止电流值之比(开－关电流比)变大，因此作为晶体管，能够得到良好的特性。
图4是表示在将源极-漏极电压(Vds)设为5V时的栅极电压(Vgs)和源极-漏极电流(Ids)的关系的图，即，示出了将在成膜和图案化后在大气中400℃条件下进行了1小时的退火处理的In-Ti-Zn-O膜用作活性层的薄膜晶体管的传输特性的一例的实验结果。在所得到的结果中，将Vgs为-15V时的Ids设为截止电流，将Vgs为+20V时的Ids设为导通电流，求出所得到的导通电流和截止电流的比来作为开关电流比。
另外，作为比较，在图4中一并示出将代表性的IGZO膜用作活性层的薄膜晶体管的传输特性的一例。该IGZO膜是如下得到的：在氩和氧的混合气体环境中，在成膜腔室内的压力(总压)为0.3Pa、氧浓度为7％的溅射条件下，利用脉冲DC溅射法对由成分比为In：Ga：Zn＝1：1：1的IGZO烧结体构成的溅射靶材进行成膜，然后在大气中400℃条件下进行了退火处理。
[特性评价]
如图4所示，如果评价将In-Ti-Zn-O膜用作活性层的薄膜晶体管的传输特性，则与IGZO膜的情况相比，确认出开关电流比高。另外，将IGZO膜用作活性层的薄膜晶体管的迁移率为10cm2/Vs，相对于此，使用In-Ti-Zn-O膜的薄膜晶体管的迁移率为30cm2/Vs。
再者，在为了将此时的In-Ti-Zn-O膜成膜而使用的溅射靶材中，构成该靶材的In、Zn以及Ti的总量中所占的各元素的原子比为，In＝48.0％，Zn＝48.0％，Ti＝4％。该组成比相当于后述的样本9(图5，表1)。
另一方面，本发明人等制作组成比(成分比)不同的多个In-Ti-Zn-O靶材，将通过在上述条件下对各个靶材进行溅射成膜而得到的In-Ti-Zn-O膜作为活性层来制造图1所示的结构的薄膜晶体管，对这些薄膜晶体管的传输特性(迁移率、开关电流比)进行了评价。各In-Ti-Zn-O膜的退火条件设为大气中、400℃、1小时。
使用与图4所示的一例(样本9)同样的方法评价了各样本的迁移率、开关电流比。同时，使用霍尔效应测定器测定了各In-Ti-Zn-O膜的载流子浓度。
(样本1)
作为In-Ti-Zn-O靶材，使用在In、Zn以及Ti的总量中所占的各元素的原子比分别为In：80原子％、Zn：19.9原子％、Ti：0.1原子％的In-Ti-Zn-O烧结体来制作了溅射靶材。对具有由氧化物半导体膜构成的活性层的薄膜晶体管的传输特性进行评价，该氧化物半导体膜通过对该In-Ti-Zn-O靶材进行溅射而成膜，其结果是，迁移率为42cm2/Vs，开关电流比(On/Off比)为8位数。另外，测定了该氧化物半导体膜的载流子浓度，结果是1E18(1×1018)cm3以下。
(样本2)
作为In-Ti-Zn-O靶材，使用在In、Zn以及Ti的总量中所占的各元素的原子比分别为In：64原子％、Zn：16原子％、Ti：20原子％的In-Ti-Zn-O烧结体来制作了溅射靶材。对具有由氧化物半导体构成的活性层的薄膜晶体管的传输特性进行评价，该氧化物半导体膜通过对该In-Ti-Zn-O靶材进行溅射而成膜，其结果是，迁移率为38cm2/Vs，开关电流比(On/Off比)为8位数。另外，测定了该氧化物半导体膜的载流子浓度，结果是1E18(1×1018)cm3以下。
(样本3)
作为In-Ti-Zn-O靶材，使用在In、Zn以及Ti的总量中所占的各元素的原子比分别为In：24原子％、Zn：56原子％、Ti：20原子％的In-Ti-Zn-O烧结体来制作了溅射靶材。对具有由氧化物半导体构成的活性层的薄膜晶体管的传输特性进行评价，该氧化物半导体膜通过对该In-Ti-Zn-O靶材进行溅射而成膜，其结果是，迁移率为15cm2/Vs，开关电流比(On/Off比)为10位数。另外，测定了该氧化物半导体膜的载流子浓度，结果是1E18(1×1018)cm3以下。
(样本4)
作为In-Ti-Zn-O靶材，使用在In、Zn以及Ti的总量中所占的各元素的原子比分别为In：30原子％、Zn：69.9原子％、Ti：0.1原子％的In-Ti-Zn-O烧结体来制作了溅射靶材。对具有由氧化物半导体构成的活性层的薄膜晶体管的传输特性进行评价，该氧化物半导体膜通过对该In-Ti-Zn-O靶材进行溅射而成膜，其结果是，迁移率为20cm2/Vs，开关电流比(On/Off比)为10位数。另外，测定了该氧化物半导体膜的载流子浓度，结果是1E18(1×1018)cm3以下。
(样本5)
作为In-Ti-Zn-O靶材，使用在In、Zn以及Ti的总量中所占的各元素的原子比分别为In：56.5原子％、Zn：43原子％、Ti：0.5原子％的In-Ti-Zn-O烧结体来制作了溅射靶材。对具有由氧化物半导体构成的活性层的薄膜晶体管的传输特性进行评价，该氧化物半导体膜通过对该In-Ti-Zn-O靶材进行溅射而成膜，其结果是，迁移率为38cm2/Vs，开关电流比(On/Off比)为10位数。另外，测定了该氧化物半导体膜的载流子浓度，结果是1E17(1×1017)cm3以下。
(样本6)
作为In-Ti-Zn-O靶材，使用在In、Zn以及Ti的总量中所占的各元素的原子比分别为In：51原子％、Zn：39原子％、Ti：10原子％的In-Ti-Zn-O烧结体来制作了溅射靶材。对具有由氧化物半导体构成的活性层的薄膜晶体管的传输特性进行评价，该氧化物半导体膜通过对该In-Ti-Zn-O靶材进行溅射而成膜，其结果是，迁移率为34cm2/Vs，开关电流比(On/Off比)为10位数。另外，测定了该氧化物半导体膜的载流子浓度，结果是1E17(1×1017)cm3以下。
(样本7)
作为In-Ti-Zn-O靶材，使用在In、Zn以及Ti的总量中所占的各元素的原子比分别为In：39.5原子％、Zn：50.5原子％、Ti：10原子％的In-Ti-Zn-O烧结体来制作了溅射靶材。对具有由氧化物半导体构成的活性层的薄膜晶体管的传输特性进行评价，该氧化物半导体膜通过对该In-Ti-Zn-O靶材进行溅射而成膜，其结果是，迁移率为28cm2/Vs，开关电流比(On/Off比)为10位数。另外，测定了该氧化物半导体膜的载流子浓度的结果是1E17(1×1017)cm3以下。
(样本8)
作为In-Ti-Zn-O靶材，使用在In、Zn以及Ti的总量中所占的各元素的原子比分别为In：43.5原子％、Zn：56原子％、Ti：0.5原子％的In-Ti-Zn-O烧结体来制作了溅射靶材。对具有由氧化物半导体构成的活性层的薄膜晶体管的传输特性进行评价，该氧化物半导体膜通过对该In-Ti-Zn-O靶材进行溅射而成膜，其结果是，迁移率为34cm2/Vs，开关电流比(On/Off比)为10位数。另外，测定了该氧化物半导体膜的载流子浓度，结果是1E17(1×1017)cm3以下。
(样本9)
作为In-Ti-Zn-O靶材，使用在In、Zn以及Ti的总量中所占的各元素的原子比分别为In：48原子％、Zn：48原子％、Ti：4原子％的In-Ti-Zn-O烧结体来制作了溅射靶材。对具有由氧化物半导体构成的活性层的薄膜晶体管的传输特性进行评价，该氧化物半导体膜通过对该In-Ti-Zn-O靶材进行溅射而成膜，其结果是，迁移率为30cm2/Vs，开关电流比(On/Off比)为11位数。另外，测定了该氧化物半导体膜的载流子浓度，结果是1E17(1×1017)cm3以下。
(样本10)
作为In-Ti-Zn-O靶材，使用在In、Zn以及Ti的总量中所占的各元素的原子比分别为In：33.3原子％、Zn：33.3原子％、Ti：33.4原子％的In-Ti-Zn-O烧结体来制作了溅射靶材。对具有由氧化物半导体构成的活性层的薄膜晶体管的传输特性进行评价，该氧化物半导体膜通过对该In-Ti-Zn-O靶材进行溅射而成膜，其结果是，迁移率为10cm2/Vs，开关电流比(On/Off比)为9位数。另外，测定了该氧化物半导体膜的载流子浓度，结果是1E16(1×1016)cm3以下。
(样本11)
作为In-Ti-Zn-O靶材，使用在In、Zn以及Ti的总量中所占的各元素的原子比分别为In：85原子％、Zn：7原子％、Ti：8原子％的In-Ti-Zn-O烧结体来制作了溅射靶材。对具有由氧化物半导体构成的活性层的薄膜晶体管的传输特性进行评价，该氧化物半导体膜通过对该In-Ti-Zn-O靶材进行溅射而成膜，其结果是，迁移率为50cm2/Vs，开关电流比(On/Off比)为6位数。另外，测定了该氧化物半导体膜的载流子浓度，结果是1E19(1×1019)cm3以下。
(样本12)
作为In-Ti-Zn-O靶材，使用在In、Zn以及Ti的总量中所占的各元素的原子比分别为In：17原子％、Zn：75原子％、Ti：8原子％的In-Ti-Zn-O烧结体来制作了溅射靶材。对具有由氧化物半导体构成的活性层的薄膜晶体管的传输特性进行评价，该氧化物半导体膜通过对该In-Ti-Zn-O靶材进行溅射而成膜，其结果是，迁移率为5cm2/Vs，开关电流比(On/Off比)为8位数。另外，测定了该氧化物半导体膜的载流子浓度，结果是1E16(1×1016)cm3以下。
(样本13)
作为IGZO靶材，使用成分比为In：Ga：Zn＝1：：1：1的IGZO烧结体来制作了溅射靶材。在氩和氧的混合气体环境中，在成膜腔室内的压力(总压)为0.3Pa、氧浓度为7％的条件下，利用脉冲DC溅射法对该IGZO靶材进行溅射，由此制作了具有由成膜的氧化物半导体膜构成的活性层的薄膜晶体管。活性层的退火条件设为大气中400℃、1小时。对该薄膜晶体管的传输特性进行了评价，其结果是，迁移率为10cm2/Vs，开关电流比(On/Off比)为7位数。另外，测定了该氧化物半导体膜的载流子浓度，结果是1E16(1×1016)cm3以下。
在图5中示出了表示样本1～12的各元素的组成比的相图(In-Zn-Ti***三维状态图)，另外在表1中分别示出样本1～13的各元素的组成比以及晶体管特性。再者，图5中的圆数字表示样本序号，黑方块图表示样本1～4，黑圆形图表示样本5～9，黑三角图表示样本10～12。
【表1】
Figure BDA0001645379940000151
根据将In-Ti-Zn-O膜用于活性层的样本1～12涉及的薄膜晶体管，确认出能够得到具有5cm2/Vs以上的迁移率和6位数以上的开关电流比的晶体管特性。
另外，根据构成In-Ti-Zn-O膜的各元素的原子比为In：24原子％以上且80原子％以下、Zn：16原子％以上且70原子％以下、Ti：0.1原子％以上且20原子％以下的样本1～9，确认出能够稳定地得到超过10cm2/Vs(15cm2/Vs以上)的迁移率、8位数以上的开关电流比、以及1E18(1×1018)/cm3以下的载流子浓度。这是比将IGZO膜用于活性层的样本13涉及的薄膜晶体管更高的晶体管特性。
进而，根据构成In-Ti-Zn-O膜的各元素的原子比为In：39.5原子％以上且56.5原子％以下、Zn：39原子％以上且56原子％以下、Ti：0.5原子％以上且10原子％以下的样本5～9，确认出能够稳定地得到超过20cm2/Vs(28cm2/Vs以上)的迁移率、10位数以上的开关电流比、以及1E17(1×1017)/cm3以下的载流子浓度。
另一方面，构成In-Ti-Zn-O膜的各元素的原子比为In：33.3原子％、Zn：33.3原子％、Ti：33.4原子％的样本10能够得到开关电流比为9位数、载流子浓度也为1E16(1×1016)cm3以下这样的良好的值，但迁移率为10cm2/Vs，停留在与样本13的IGZO的情况相同的程度。
另外，构成In-Ti-Zn-O膜的各元素的原子比为In：85原子％、Zn：7原子％、Ti：8原子％的样本11得到了迁移率为50cm2/Vs这样的高的值，但载流子浓度为1E19(1×1019)/cm3以下，开关电流比为6位数，其结果为薄膜晶体管的开关特性存在问题。
进而，构成In-Ti-Zn-O膜的各元素的原子比为In：17原子％、Zn：75原子％、Ti：8原子％的样本12与样本10同样地可称之为开关电流比和载流子浓度为良好的值，但迁移率为5cm2/Vs，其结果为比样本13的IGZO的情况更差。
如以上这样，根据本实施方式，能够提供一种代替IGZO的高特性的薄膜晶体管、其活性层所使用的氧化物半导体膜、以及该氧化物半导体膜的成膜所使用的溅射靶材。
以上，对本发明的实施方式进行了说明，但本发明并不仅限于上述的实施方式，当然能够加以各种变更。
例如，在以上的实施方式中，以所谓的底栅型(逆交错型)的晶体管为例进行了说明，但本发明也能够应用于顶栅型(交错型)的薄膜晶体管。
另外，上述的薄膜晶体管能够作为液晶显示器、有机EL显示器等的有源矩阵型显示面板用的TFT来使用。除此之外，上述晶体管还能够作为各种半导体装置或者电子设备的晶体管元件来使用。
进而，在以上的实施方式中，作为In-Ti-Zn-O系氧化物的构成元素，列举了In、Zn以及Ti的金属成分，但也可以添加锆(Zr)、铪(Hf)、钇(Y)等其它金属元素或者金属氧化物。
标号说明
1：薄膜晶体管；
10：基材；
11：栅电极；
14：栅极绝缘膜；
15：活性层；
15F：In-Ti-Zn-O膜；
16：终止层；
17S：源电极；
17D：漏电极。

Claims (4)

1.一种薄膜晶体管，其具有：
栅电极；
活性层，其由含有铟、锌以及钛的氧化物半导体膜构成，在构成所述氧化物半导体膜的铟、锌以及钛的总量中所占的各元素的原子比是，铟为39.5原子％以上且56.5原子％以下，锌为39原子％以上且56原子％以下，钛为0.5原子％以上且10原子％以下；
栅极绝缘膜，其形成在所述栅电极与所述活性层之间；以及
源电极和漏电极，其与所述活性层电连接，
所述薄膜晶体管具有比28cm2/Vs高的迁移率和10位数以上的开关电流比。
2.一种氧化物半导体膜，其由含有铟、锌以及钛的氧化物构成，
在构成所述氧化物的铟、锌以及钛的总量中所占的各元素的原子比是，铟为39.5原子％以上且56.5原子％以下，锌为39原子％以上且56原子％以下，钛为0.5原子％以上且10原子％以下，
所述氧化物半导体膜能够得到具有比28cm2/Vs高的迁移率和10位数以上的开关电流比的晶体管特性。
3.根据权利要求2所述的氧化物半导体膜，其中，
所述氧化物半导体膜具有1×1018/cm3以下的载流子浓度。
4.一种溅射靶材，其由铟、锌以及钛的各自的氧化物的烧结体构成，
在构成所述氧化物的铟、锌以及钛的总量中所占的各元素的原子比是，铟为39.5原子％以上且56.5原子％以下，锌为39原子％以上且56原子％以下，钛为0.5原子％以上且10原子％以下，
所述溅射靶材能够成膜成具有比28cm2/Vs高的迁移率和10位数以上的开关电流比的晶体管特性的薄膜晶体管的活性层。
CN201680063644.2A 2015-11-25 2016-11-22 薄膜晶体管、氧化物半导体膜以及溅射靶材 Active CN108352410B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015229380 2015-11-25
JP2015-229380 2015-11-25
PCT/JP2016/084539 WO2017090584A1 (ja) 2015-11-25 2016-11-22 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット

Publications (2)

Publication Number Publication Date
CN108352410A CN108352410A (zh) 2018-07-31
CN108352410B true CN108352410B (zh) 2021-06-29

Family

ID=58764219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680063644.2A Active CN108352410B (zh) 2015-11-25 2016-11-22 薄膜晶体管、氧化物半导体膜以及溅射靶材

Country Status (6)

Country Link
US (1) US11049976B2 (zh)
JP (2) JP6613314B2 (zh)
KR (1) KR102106366B1 (zh)
CN (1) CN108352410B (zh)
TW (2) TW202010723A (zh)
WO (1) WO2017090584A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111373514A (zh) * 2017-11-20 2020-07-03 株式会社爱发科 氧化物半导体薄膜
TWI819633B (zh) * 2022-05-31 2023-10-21 光洋應用材料科技股份有限公司 氧化銦鈦鋅濺鍍靶材、其薄膜及其製法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911303A (zh) * 2007-12-25 2010-12-08 出光兴产株式会社 氧化物半导体场效应晶体管及其制造方法
CN102163625A (zh) * 2011-03-17 2011-08-24 复旦大学 用于氧化物薄膜晶体管的半导体层材料铟锌钛氧化物
WO2012029455A1 (ja) * 2010-08-31 2012-03-08 Jx日鉱日石金属株式会社 酸化物焼結体及び酸化物半導体薄膜
KR20120062341A (ko) * 2010-12-06 2012-06-14 한국전자통신연구원 산화인듐아연 투명 도전막 및 이의 제조방법
CN103270602A (zh) * 2010-12-28 2013-08-28 株式会社神户制钢所 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031750A (ja) 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP5552440B2 (ja) 2009-02-13 2014-07-16 株式会社アルバック トランジスタの製造方法
JP5168599B2 (ja) 2010-03-31 2013-03-21 独立行政法人科学技術振興機構 薄膜トランジスタの製造方法
JP5491258B2 (ja) 2010-04-02 2014-05-14 出光興産株式会社 酸化物半導体の成膜方法
KR102062243B1 (ko) * 2011-09-27 2020-02-11 도판 인사츠 가부시키가이샤 박막 트랜지스터, 및 화상 표시 장치
JP5318932B2 (ja) * 2011-11-04 2013-10-16 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット、並びにその製造方法
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2014175503A (ja) 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
CN103412450A (zh) * 2013-07-26 2013-11-27 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
KR102226809B1 (ko) * 2013-12-16 2021-03-10 고쿠리츠다이가쿠호진 호쿠리쿠 센단 가가쿠 기쥬츠 다이가쿠인 다이가쿠 반도체소자 및 그 제조방법, 및 지방족 폴리카보네이트
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US10297331B2 (en) * 2015-10-30 2019-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911303A (zh) * 2007-12-25 2010-12-08 出光兴产株式会社 氧化物半导体场效应晶体管及其制造方法
WO2012029455A1 (ja) * 2010-08-31 2012-03-08 Jx日鉱日石金属株式会社 酸化物焼結体及び酸化物半導体薄膜
KR20120062341A (ko) * 2010-12-06 2012-06-14 한국전자통신연구원 산화인듐아연 투명 도전막 및 이의 제조방법
CN103270602A (zh) * 2010-12-28 2013-08-28 株式会社神户制钢所 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
CN102163625A (zh) * 2011-03-17 2011-08-24 复旦大学 用于氧化物薄膜晶体管的半导体层材料铟锌钛氧化物

Also Published As

Publication number Publication date
WO2017090584A1 (ja) 2017-06-01
KR102106366B1 (ko) 2020-05-04
JP6613314B2 (ja) 2019-11-27
TWI689483B (zh) 2020-04-01
TW201728552A (zh) 2017-08-16
US20180337285A1 (en) 2018-11-22
TW202010723A (zh) 2020-03-16
KR20180057678A (ko) 2018-05-30
US11049976B2 (en) 2021-06-29
CN108352410A (zh) 2018-07-31
JP2019216281A (ja) 2019-12-19
JPWO2017090584A1 (ja) 2018-09-13

Similar Documents

Publication Publication Date Title
CN104091811B (zh) 半导体装置
JP5328414B2 (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
EP2273540A2 (en) Field-effect transistor and method for fabricating field-effect transistor
US10461100B2 (en) Display device having a different type of oxide semiconductor transistor
JP5552440B2 (ja) トランジスタの製造方法
CN106489209B (zh) 薄膜晶体管
JP6498745B2 (ja) 薄膜トランジスタの製造方法
Zhang et al. Self-aligned top-gate amorphous InGaZnO TFTs with plasma enhanced chemical vapor deposited sub-10 nm SiO 2 gate dielectric for low-voltage applications
CN105981148B (zh) 半导体器件及其制造方法
US11335782B2 (en) Oxide semiconductor thin film, thin film transistor, method producing the same, and sputtering target
CN108352410B (zh) 薄膜晶体管、氧化物半导体膜以及溅射靶材
TWI776995B (zh) 氧化物半導體薄膜、薄膜電晶體、薄膜電晶體之製造方法及濺鍍靶
WO2016035503A1 (ja) 薄膜トランジスタ
JP2014222690A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant