CN108336895B - Dc-dc转换器、dc-dc功率转换***及方法 - Google Patents

Dc-dc转换器、dc-dc功率转换***及方法 Download PDF

Info

Publication number
CN108336895B
CN108336895B CN201810046838.2A CN201810046838A CN108336895B CN 108336895 B CN108336895 B CN 108336895B CN 201810046838 A CN201810046838 A CN 201810046838A CN 108336895 B CN108336895 B CN 108336895B
Authority
CN
China
Prior art keywords
voltage
signal
transistor
node
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810046838.2A
Other languages
English (en)
Other versions
CN108336895A (zh
Inventor
P·J·哈里曼
A·博内利
D·罗密欧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/474,414 external-priority patent/US9979294B1/en
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN108336895A publication Critical patent/CN108336895A/zh
Application granted granted Critical
Publication of CN108336895B publication Critical patent/CN108336895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明是关于一种DC‑DC转换器、DC‑DC功率转换***及方法。本发明公开了包括输出功率级和驱动器电路的DC‑DC转换器。该输出级响应于在顶栅极节点处接收的顶栅极信号而使用第一晶体管将输入电压切换到开关节点，并响应于在底栅极节点处接收到的底栅极信号而使用第二晶体管将开关节点切换到地电位。驱动器电路分别响应于高端开关信号和低端开关信号而提供顶栅极信号和底栅极信号，通过使用来自底栅极节点的电荷将顶栅极节点有源地调节到第一晶体管的阈值电压与击穿电压之间的第一电压而激活顶栅极信号，并通过使用来自顶栅极节点的电荷有源地调节第二晶体管的阈值电压与击穿电压之间的被提供至底栅极节点的第二电压而激活底栅极信号。

Description

DC-DC转换器、DC-DC功率转换***及方法
技术领域
本公开整体涉及电源转换电路，并且更具体地涉及DC-DC转换器。
背景技术
DC-DC转换器为将一种直流(DC)电压转换成另一种DC电压的电源转换器。虽然存在若干种DC-DC转换器拓扑诸如低压差(LDO)、电容式和迟滞型，但一种常见的方法为开关模式DC-DC转换器。开关模式DC-DC转换器使用与电感元件串联的脉宽调制(PWM)开关并改变该开关的占空比以确定输出电压，并且使用反馈电压来将输出电压调节至所需电平。
如果DC-DC转换器将输入电压从较高电压转换为较低输出电压，则其被称为降压转换器。典型的开关模式降压转换器将电感器的第一端子选择性地连接到输入电压或地电位，以将电感器的第二端子处输出电压调节至所需电平。
希望在较高切换频率下操作开关模式DC-DC转换器，以减小输出滤波器的尺寸。然而，由于与用于切换流过电感器的电流的金属氧化物半导体场效应晶体管(MOSFET)相关联的切换损耗增加，因此在较高切换频率下***效率会下降。这些切换损耗在低电压电池供电的设备中是尤其不期望的，因为额外的切换损耗会缩短电池寿命。
发明内容
本发明的第一方面提供了一种DC-DC转换器，包括：死区时间控制电路，所述死区时间控制电路具有用于接收脉宽调制信号的输入端、用于提供高端开关信号的第一输出端、以及用于提供低端开关信号的第二输出端；输出功率级，所述输出功率级用于接收输入电压，并且响应于在顶栅极节点处接收到的顶栅极信号而使用第一晶体管来将所述输入电压切换到开关节点，并且响应于在底栅极节点处接收到的底栅极信号而使用第二晶体管来将所述开关节点切换到地电位；以及驱动器电路，所述驱动器电路用于分别响应于所述高端开关信号和所述低端开关信号而提供所述顶栅极信号和所述底栅极信号，所述驱动器电路通过使用来自所述底栅极节点的电荷将所述顶栅极节点有源地调节到所述第一晶体管的阈值电压与击穿电压之间的第一电压而激活所述顶栅极信号，并且通过使用来自所述顶栅极节点的电荷有源地调节所述第二晶体管的阈值电压与击穿电压之间的被提供至所述底栅极节点的第二电压而激活所述底栅极信号。
本发明的第二方面提供了一种DC-DC功率转换***，包括：误差放大器，所述误差放大器具有用于接收反馈信号的第一输入端、用于接收参考电压的第二输入端、以及输出端；振荡器，所述振荡器具有用于提供时钟信号的输出端；以及脉宽调制器，所述脉宽调制器具有耦接到所述误差放大器的所述输出端的控制输入端、用于接收所述时钟信号的时钟输入端、以及用于提供脉宽调制器信号的输出端；死区时间控制电路，所述死区时间控制电路具有用于接收脉宽调制信号的输入端、用于提供高端开关信号的第一输出端、以及用于提供低端开关信号的第二输出端；输出功率级，所述输出功率级用于接收输入电压，并且响应于在顶栅极节点处接收到的顶栅极信号而使用第一晶体管来将所述输入电压切换到开关节点，并且响应于在底栅极节点处接收到的底栅极信号而使用第二晶体管来将所述开关节点切换到地电位；以及驱动器电路，所述驱动器电路用于分别响应于所述高端开关信号和所述低端开关信号而提供所述顶栅极信号和所述底栅极信号，所述驱动器电路通过使用来自所述底栅极节点的电荷将所述顶栅极节点有源地调节到所述第一晶体管的阈值电压与击穿电压之间的第一电压而激活所述顶栅极信号，并且通过使用来自所述顶栅极节点的电荷有源地调节所述第二晶体管的阈值电压与击穿电压之间的被提供至所述底栅极节点的第二电压而激活所述底栅极信号。
本发明的第三方面提供了一种方法，包括：接收脉宽调制信号；响应于所述脉宽调制信号而提供在其间具有死区时间的高端开关信号和低端开关信号；响应于所述高端开关信号通过使用来自耦接到第二晶体管的栅极的底栅极节点的电荷将耦接到第一晶体管的栅极的顶栅极节点有源地调节到所述第一晶体管的阈值电压与击穿电压之间的第一电压而驱动所述顶栅极节点；以及响应于所述低端开关信号通过使用来自所述顶栅极节点的电荷将所述底栅极节点有源地调节到所述第二晶体管的阈值电压与击穿电压之间的第二电压而驱动所述底栅极节点。
附图说明
通过参照附图可更好地理解本公开，并且本公开的多个特征和优点对于本领域的技术人员为显而易见的，在附图中：
图1以局部框图和局部示意图形式示出了在现有技术中已知的DC-DC转换器；
图2以局部框图和局部示意图形式示出了在现有技术中已知的具有电荷共享的DC-DC转换器；
图3以局部框图和局部示意图形式示出了在现有技术中已知的具有电荷共享的另一个DC-DC转换器；
图4以局部框图和局部示意图形式示出了具有根据本发明的各种实施方案的DC-DC转换器的功率转换***；
图5以局部框图和局部示意图形式示出了根据图4的DC-DC转换器的实施方案的DC-DC转换器的一部分。
图6以局部框图和局部示意图形式示出了根据图4的DC-DC转换器的另一个实施方案的DC-DC转换器的一部分。
图7以局部框图和局部示意图形式示出了根据图4的DC-DC转换器的又一个实施方案的DC-DC转换器的一部分。
在不同附图中使用相同的参考符号来指示相同或类似的元件。除非另有说明，否则字词“耦接”及其相关联的动词形式包括直接连接以及通过本领域已知的方式的间接电连接两者；并且除非另有说明，否则对直接连接的任一描述暗示使用合适形式的间接电连接的替代实施方案。
具体实施方式
图1以局部框图和局部示意图形式示出了在现有技术中已知的DC-DC转换器100。DC-DC转换器100包括输入电容器105、死区时间控制电路110、驱动器电路120、输出功率级130、电感器140、和电容器150。该输入电容器105具有用于接收被标记为“V输入”的输入电压的第一端子、以及连接到地电位的第二端子。如本文所使用的，“地电位”为形成电路公共端并且具有0伏的标称电压的电压参考，并且其可利用大地或另一种合适的电压(诸如模拟地电位或虚拟地电位)来实现。
死区时间控制电路110具有用于接收被标记为“PWM”的脉宽调制信号的输入端子、用于提供被标记为“HSS”的高端开关信号的第一输出端、以及用于提供被标记为“LSS”的低端开关信号的第二输出端。驱动器电路120包括P沟道金属氧化物半导体(MOS)晶体管122、N沟道MOS晶体管124、P沟道MOS晶体管126、和N沟道MOS晶体管128。晶体管122具有用于接收V输入的源极、用于接收信号HSS的栅极、以及用于提供被标记为“TG”的信号的漏极。晶体管124具有连接到晶体管122的漏极的漏极、用于接收信号HSS的栅极、以及连接到地电位的源极。晶体管126具有用于接收V输入的源极、用于接收信号LSS的栅极、以及用于提供被标记为“BG”的信号的漏极。晶体管128具有连接到晶体管126的漏极的漏极、用于接收信号LSS的栅极、以及连接到地电位的源极。输出功率级130包括P沟道MOS晶体管132和N沟道MOS晶体管134。晶体管132具有用于接收V输入的源极、用于接收TG信号的栅极、以及漏极。晶体管134具有连接到晶体管132的漏极的漏极、用于接收TG信号的栅极、以及连接到地电位的源极。
电感器140具有连接到晶体管132和134的漏极的第一端子、以及用于向负载(在图1中未示出)提供被标记为“V输出”的输出电压的第二端子。电容器150具有连接到电感器140的第二端子的第一端子、以及连接到地电位的第二端子。
DC-DC转换器100为将相对较大的输入电压V输入(例如，在2.5与5.0伏之间)转换成较小的输出电压V输出(例如，在0.3与1.3伏之间)的降压转换器。在切换循环的第一部分期间，驱动器电路120使晶体管132为导电的，以驱动电流进入电感器140中并增加电感器140中所存储的磁通量，同时晶体管134为非导电的。在切换循环的第二部分期间，驱动器电路120使晶体管134为导电的，以减少电感器140中所存储的通量并驱动电流进入负载和电容器150中，同时晶体管132为非导电的。DC-DC转换器100在闭合回路中进行操作，以通过使用在图1中未示出的常规部件改变PWM信号的占空比来将输出电压V输出调节至所需电平。死区时间控制电路110确保第一周期和第二周期之间的安全非重叠时间，使得晶体管132和134不同时为导电的，并且从而避免直通电流。
晶体管132和134为具有大栅极区域的功率MOS晶体管，因此它们可切换大量电流。由于大栅极区域，输出功率级130在晶体管132和134的栅极上对大栅极电容反复充电和放电。充电操作和放电操作所消耗的电量随切换频率增加而增加。
死区时间控制电路110和驱动器电路120如下操作。在切换循环的第一部分期间，死区时间控制电路110使晶体管122为非导电的同时晶体管124为导电的，以形成从晶体管132的栅极到地电位的导电路径，以使电荷从晶体管132的栅极泄漏并且降低栅极上的电压，从而使其为导电的。死区时间控制电路110还使晶体管126为非导电的并且使晶体管128为导电的，以使电荷从晶体管134的栅极泄漏到地电位并降低栅极上的电压，从而使其为非导电的。因此在切换循环的第一部分期间，驱动器电路120使晶体管132为导电的并且使晶体管134为非导电的，以驱动电流进入电感器140中。大约在切换循环的第一部分结束时，死区时间控制电路110使晶体管124为非导电的并且使晶体管122为导电的，以将晶体管132的栅极充电到足够高的电压，以使晶体管132为非导电的，同时保持晶体管134为非导电的。
在切换循环的第二部分期间，死区时间控制电路110使晶体管126为导电的并且使晶体管128为非导电的，并且驱动器电路120形成从V输入到晶体管134的栅极的导电路径。该导电路径对晶体管134的栅极充电并使其为导电的。因此驱动器电路120使晶体管134为导电的，以将电感器140的第一端子连接到地电位，同时晶体管132保持为非导电的。大约在切换循环的第二部分结束时，死区时间控制电路110使晶体管126为非导电的并且使晶体管128为导电的，以使电荷从晶体管134的栅极泄漏到地电位。
死区时间控制电路110在后续切换循环中重复这种模式。电压控制回路改变PWM信号的占空比，以保持被调节至所需电平的V输出。
对于甚至中等功率的应用而言，晶体管132和134的栅极的这种重复充电和放电造成显著的功率消耗，这往往会缩短电池寿命。切换损耗与切换频率成比例，并且所增加的功率消耗抵消了使用较高切换频率的其他有益效果。切换功率损耗PSW可如以下方程式[1]中所示的那样估计：
PSW＝1/2(CHSS+CLSS)V2f≈CV2f [1]
其中CHSS为高端开关的栅极电容，CLSS为低端开关的栅极电容，V为输入电压，并且f为切换频率，并且C＝CHSS+CLSS。
图2以局部框图和局部示意图形式示出了在现有技术中已知的具有电荷共享的DC-DC转换器200。DC-DC转换器200包括输入电容器105、驱动器电路220、输出功率级230、电感器140、和电容器150。
驱动器电路220包括高端驱动器222、低端驱动器224、和电容器226。高端驱动器222具有用于接收信号HSS的输入端、输出端、用于接收V输入的正电源端子、以及负电源端子。低端驱动器224具有用于接收信号LSS的输入端、输出端、连接到高端驱动器222的负电源端子的正电源端子、以及连接到地电位的负电源端子。电容器226具有第一端子和第二端子，该第一端子连接到高端驱动器222的负电源端子并连接到低端驱动器224的正电源端子并且接收具有V输入/2的标称值的被标记为“V偏置”的偏置电压，并且该第二端子连接到地电位。
输出功率级230包括P沟道MOS晶体管232和234、以及N沟道MOS晶体管236和238。晶体管232具有用于接收V输入的源极、连接到高端驱动器222的输出端的栅极、以及漏极。晶体管234具有连接到晶体管232的漏极的源极、连接到电容器226的第一端子的栅极、以及漏极。晶体管236具有连接到晶体管234的漏极的漏极、连接到电容器226的第一端子的栅极、以及源极。晶体管238具有连接到晶体管236的源极的漏极、连接到低端驱动器224的输出端的栅极、以及连接到地电位的漏极。
DC-DC转换器200使用堆叠共源共栅设计，其中切换晶体管232和238与晶体管234和236为共源共栅的。死区时间控制电路和驱动器电路220如下操作。在切换循环的第一部分期间，死区时间控制电路提供处于高态中的信号HSS和LSS中的每一者。高端驱动器222使晶体管232的栅极放电到V输入/2的电压，从而使晶体管232为导电的。低端驱动器224使晶体管238的栅极放电到地电位，从而保持晶体管238为非导电的。晶体管234和236为减小了其相应晶体管的漏极上的电压摆幅的共源共栅晶体管。大约在切换循环的第一部分结束时，死区时间控制电路通过以下方式来使晶体管232为非导电的：将晶体管232的栅极充电到足够高的电压，使得晶体管232为非导电的，同时保持晶体管238为非导电的。
在切换循环的第二部分期间，死区时间控制电路形成从低端驱动器224的电源电压端子到晶体管238的栅极的导电路径，以提供V输入/2。该导电路径对晶体管238的栅极充电并使其为导电的，并且驱动器电路220使晶体管238为导电的，以将电感器140的第一端子连接到地电位，同时晶体管232保持为非导电的。大约在切换循环的第二部分结束时，死区时间控制电路驱动LSS变低，使得低端驱动器224向晶体管238的栅极提供电荷并且向晶体管238的栅极提供V输入/2的电压。
因此驱动器电路220将输出功率级230中的切换晶体管的栅极上的电压摆幅减小约一半，从而减少切换损耗。但是，输出功率级230中的晶体管必需能够承受至少约V输入/2的电压摆幅并被额定用于该电压摆幅。
图3以局部框图和局部示意图形式示出了在现有技术中已知的具有电荷共享的另一个DC-DC转换器300。DC-DC转换器300包括如图2所示的驱动器电路220、电感器140和电容器150，但使用现在将被描述的不同输出功率级330。
输出功率级330包括P沟道MOS晶体管332、N沟道MOS晶体管334、以及二极管连接的N沟道MOS晶体管336和338。晶体管332具有用于接收V输入的源极、用于接收TG信号的栅极、以及连接到电感器140的第一端子的漏极。晶体管334具有连接到晶体管332的漏极并连接到电感器140的第一端子的漏极、用于接收BG信号的栅极、以及连接到地电位的源极。晶体管336具有连接到电容器226的第一端子的漏极、连接到其漏极的栅极、以及源极。晶体管338具有连接到晶体管336的源极的漏极、连接到漏极的栅极、以及连接到晶体管332和334的漏极并连接到电感器140的第一端子的源极。
DC-DC转换器300提供栅极电荷重复使用，以减少切换损耗。另外，晶体管332和334为能够承受例如1.8伏的电压摆幅的高电压晶体管。然而，将由V偏置偏置的节点与晶体管332和334一起使用大大增加这些晶体管的导通电阻，原因在于它们仅被偏置到V输入/2，并且由于高导通电阻，因传导损耗所引起的功率消耗也对应增加。另外，栅极放电路径在高端晶体管和低端晶体管之间不平衡，并且过量的栅极电荷流被排放到晶体管332和334的漏极处的输出级开关节点上。具体地，DC-DC转换器300使晶体管332的栅极上的电荷经过二极管连接的晶体管336和338泄漏到晶体管332和334的漏极处的开关节点中。
图4以局部框图和局部示意图形式示出了具有根据本发明的各种实施方案的DC-DC转换器410的DC-DC功率转换***400。除了DC-DC转换器410之外，DC-DC功率转换***400还包括电感器430、电容器440、反馈网络450、负载460、和补偿网络470。
DC-DC转换器410为具有一组端子、误差放大器412、振荡器414、脉宽调制器416、死区时间控制电路418、驱动器电路420、和输出功率级422的集成电路。误差放大器412具有连接到被标记为“FB”的反馈端子的非反相输入端、用于接收被标记为“V参考”的参考电压的反相输入端、以及连接到被标记为“COMP”的补偿端子的输出端。振荡器414具有用于提供时钟信号的输出端。时钟信号可为例如周期性锯齿波信号。脉宽调制器416具有连接到误差放大器412的输出端的第一输入端、连接到振荡器414的输出端的第二输入端、以及用于提供PWM信号的输出端。死区时间控制电路具有连接到脉宽调制器416的输出端的用于接收PWM信号的输入端、用于提供HSS信号的第一输出端、以及用于提供LSS信号的第二输出端。驱动器电路420具有用于接收HSS信号的第一输入端、用于接收LSS信号的第二输入端、用于提供TG信号的第一输出端、用于提供BG信号的第二输出端、用于从对应集成电路端子接收V输入电压的正电源端子、以及连接到标记为“GND”的接地端子的负电源端子。输出功率级422具有用于接收TG信号的第一输入端、用于接收BG信号的第二输入端、连接到被标记为“SWN”的开关节点端子的输出端、用于接收V输入信号的正电源端子、以及连接到被标记为“GND”的接地端子的负电源端子。
电感器430具有连接到DC-DC转换器410的SWN端子的第一端子、以及用于提供输出电压V输出的第二端子。电容器440具有连接到电感器430的第二端子的第一端子、以及连接到地电位的第二端子。
反馈网络450包括电阻器452和454。电阻器452具有连接到电感器430的第二端子的第一端子、以及通过端子FB而被连接到误差放大器412的非反相输入端的第二端子。电阻器454具有连接到电阻器452的第二端子的第一端子、以及连接到地电位的第二端子。负载460具有连接到电感器430的第二端子的第一端子、以及连接到地电位的第二端子。
补偿网络470包括电阻器472和电容器474。电阻器472具有连接到COMP端子处的误差放大器412的输出端的第一端子、以及第二端子。电容器474具有连接到电阻器472的第二端子的第一端子、以及连接到地电位的第二端子。
DC-DC功率转换***400为使用具有若干个外部部件的集成电路DC-DC转换器410的降压DC-DC转换器。其通过使用由电阻器452和454形成的电阻分压器来提供反馈信号FB，而将V输出被调节至所需电平。电压控制回路通过由电阻器472和电容器474形成的补偿网络来稳定。DC-DC转换器410包括五个端子或引脚，包括输入电压端子V输入、接地端子GND、开关节点端子SWN、反馈端子FB、和补偿端子COMP。DC-DC转换器410使用被连接在死区时间控制电路418与输出功率级422之间的驱动器电路420来实现栅极电荷重复使用，并且通过驱动器中的电荷共享来减少功率消耗。
图5以局部框图和局部示意图形式示出了根据图4的DC-DC转换器410的实施方案的DC-DC转换器500的一部分。DC-DC转换器500包括死区时间控制电路418、驱动器电路420、和输出功率级422。图5中还示出了向负载(未在图5中示出)提供电压V输出的电感器430和电容器440。
死区时间控制电路418具有用于接收PWM信号的输入端、用于提供HSS信号的第一输出端、以及用于提供LSS信号的第二输出端。驱动器电路420包括高端驱动器530、电容器540、和低端驱动器550。高端驱动器530包括驱动器532、P沟道MOS晶体管534、和电压源536。驱动器532为具有用于接收HSS信号的输入端、用于提供TG信号的输出端、用于接收V输入的正电源端子、以及负电源端子的反相驱动器。晶体管534具有连接到驱动器532的负电源端子的源极、连接到中间节点542的栅极、以及漏极。电压源536具有用于接收V输入的正端子、以及连接到晶体管534的栅极的负端子。电容器540具有连接到中间节点542的第一端子、以及连接到地电位的第二端子。低端驱动器550包括N沟道MOS晶体管552、驱动器554、和电压源556。晶体管552具有连接到中间节点542的漏极、栅极、以及漏极。驱动器554具有用于接收LSS信号的输入端、输出端、连接到晶体管552的源极的正电源端子、以及连接到地电位的负电源端子。电压源556具有连接到晶体管552的栅极的正端子、以及连接到地电位的负端子。
输出功率级422包括晶体管562和564。晶体管562具有用于接收电压V输入的源极、连接到驱动器532的输出端的用于接收信号TG的栅极、以及连接到SWN节点的漏极。晶体管564具有连接到节点SWN并连接到晶体管562的漏极的漏极、连接到驱动器554的输出端的用于接收信号BG的栅极、以及连接到地电位的源极。在DC-DC转换器500中，晶体管534，552，562和564被实现为横向扩散MOS(LDMOS)晶体管。与正常MOS晶体管相比，LDMOS晶体管具有更低的阈值电压以及斜率更小的电压/电流特性。
在DC-DC转换器500中，驱动器电路420包括调节输出功率级422中的LDMOS晶体管的栅极上的电压摆幅同时重复使用栅极电荷的高端驱动器部分和低端驱动器部分。电容器540连接到中间节点542并且作为槽路电容器来操作。电容器540作为在电荷从晶体管562的栅极移除时存储该电荷以使晶体管562为导电的并且将所存储的电荷转移到晶体管564的栅极上以使晶体管564导电的电荷泵来操作。晶体管534和552也为作为源极跟随器来操作以限制输出功率级422中的相应晶体管562和564的栅极上的电压摆幅的LDMOS晶体管。
高端驱动器530提供晶体管562的栅极上的介于以下两者之间的电压摆幅：在HSS为低并且TG为高时的VDD、以及在HSS为高并且TG为低时的经调节的电压，该经调节的电压等于晶体管534的栅极上的电压减去晶体管534的阈值电压。该电压摆幅允许晶体管562变为完全导电的并且被偏置到高于其阈值电压以保持其导通电阻较低，同时还在驱动器电路420使晶体管562导电时将电荷排放到中间节点542上。
类似地，低端驱动器550提供晶体管564的栅极上的介于以下两者之间的电压摆幅：在LSS为低并且BG为高时晶体管552的栅极处的电压减去晶体管552的阈值电压、以及在LSS为高并且BG为低时的GND。该电压摆幅允许晶体管564变为完全导电的并且被偏置到高于其阈值电压以保持导通电阻较低，同时在驱动器电路420使晶体管564为导电的时从中间节点542汲取电荷。
在一个示例中，V输入为具有在约2.5与约5.0伏之间变化的电压的电池电压，V输出可被编程为介于约0.3伏与1.35伏之间，并且LDMOS晶体管使用为其提供约0.3伏的阈值电压和约5.0伏的击穿电压的工艺技术构建。在这种情况下，电压源536和556中的每个电压源的电压降被设定为约2.1伏，以驱动具有绝对值为约1.8伏的栅极-源极电压的每个晶体管。
因此DC-DC转换器500利用高端驱动器和低端驱动器来实现栅极电荷重复使用，该高端驱动器和低端驱动器具有由电压源和源极跟随器晶体管形成的稳压器，并与LDMOS晶体管和槽路电容器组合。与已知设计相比，这降低了电路复杂性并节省了管芯面积，并且还允许扩展的电压输入范围。提高的效率允许更高频率的操作。
图6以局部框图和局部示意图形式示出了根据图4的DC-DC转换器410的另一个实施方案的DC-DC转换器600的一部分。DC-DC转换器600包括驱动器电路420、输出功率级422、电感器430、电容器440、和电容器640。
驱动器电路420包括高端驱动器620和低端驱动器630。高端驱动器620包括放大器622、电压源624、电容器626、和驱动器628。放大器622具有非反相输入端、反相输入端、连接到反相输入端的输出端、用于接收V输入的正电源输入端、以及负电源输入端。电压源624具有用于接收V输入的正端子、以及连接到放大器622的非反相输入端的负端子。电容器626具有用于接收V输入的第一端子、以及连接到放大器622的输出端的第二端子。驱动器628具有用于接收HSS信号的输入端、用于提供TG信号的输出端、用于接收输入电压V输入的正电源输入端、以及连接到放大器622的输出端的负电源电压端子。低端驱动器630包括放大器632、电压源634、电容器636、和驱动器638。放大器632具有非反相输入端、反相输入端、连接到反相输入端并连接到放大器622的负电源端子的输出端、连接到放大器622的输出端的正电源端子、以及连接到地电位的负电源端子。电压源634具有连接到放大器632的非反相输入端的正端子、以及连接到地电位的负端子。电容器636具有连接到放大器632的输出端的第一端子、以及连接到地电位的第二端子。驱动器638具有用于接收LSS信号的输入端、用于提供BG信号的输出端、连接到放大器632的输出端的正电源端子、以及连接到地电位的负电源端子。
输出功率级422包括P沟道LDMOS晶体管652和N沟道LDMOS晶体管654。晶体管652具有用于接收V输入的源极、连接到驱动器628的输出端的用于接收TG信号的栅极、以及连接到SWN端子的漏极。晶体管754具有连接到SWN端子的漏极、用于接收BG信号的栅极、以及连接到地电位的源极。
电容器640具有用于接收V输入的第一端子、以及耦接到地电位的第二端子。电容器640为有助于防止电流变化影响V输入的去耦电容器。
DC-DC转换器600使用由具有存储电容器的单位增益配置的放大器形成的稳压器来调节输出晶体管及输出级中的LDMOS晶体管上的电压摆幅。高端驱动器620提供晶体管652的栅极上的介于以下两者之间的电压摆幅：在HSS为低并且TG为高时的VDD，以及在HSS为高并且TG为低时经调节的电压，该经调节的电压等于V输入减去晶体管534的栅极上的电压源624的电压降。该电压摆幅允许晶体管562变为完全导电的并且被偏置到高于其阈值电压，以保持其导通电阻较低，同时还在电容器626和636之间共享电荷。低端驱动器630提供晶体管654的栅极上的介于以下两者之间的电压摆幅：在LSS为低并且BG为高时经调节的电压，以及在LSS为高并且BG为低时的地电位，该经调节的电压等于地电位加上电压源634的电压降。该电压摆幅允许晶体管562和564变为完全导电的并且被偏置到高于其相应阈值电压的绝对值，以保持其导通电阻较低，同时还在电容器626和636之间共享电荷。电容器626和636的电压由放大器622和632以及电压源624和634来确定并被设定为小于V输入/2。
图7以局部框图和局部示意图形式示出了根据图4的DC-DC转换器410的又一个实施方案的DC-DC转换器700的一部分。在DC-DC转换器700中，驱动器电路420使用以与DC-DC转换器600相同的方式构造但以不同方式互连的高端驱动器620和低端驱动器630。在DC-DC转换器700中，不是放大器的输出端与相对的放大器电源端子的交接，而是放大器622的负电源端子连接到放大器632的正电源端子以形成中间节点。另外，DC-DC转换器700具有偏置电容器740，该偏置电容器具有连接到中间节点的第一端子以及连接到地电位的第二端子，以使用中心偏置特征而在中间节点上提供电荷存储。
因此已描述为降低功率而实现栅极电荷重复使用的DC-DC转换器的各种实施方案。LDMOS晶体管降低设计复杂性并节省管芯面积。驱动器电路通过在电源轨的中间提供栅极驱动电压而驱动LDMOS晶体管变为其有源状态，从而允许扩展输入电压范围操作。
上文所公开的主题应被视为示例性的而非限制性的，并且所附权利要求旨在涵盖落在权利要求的真实范围内的所有此类修改、增强和其他实施方案。例如，虽然已描述了使用有源调节的各种驱动器电路，但可在其他实施方案上使用其他驱动器电路。此外，虽然示出并描述了使用LDMOS晶体管的各种实施方案，但上述技术适用于其他晶体管类型，尤其是具有渐进电压/电流斜率的那些电压源，如LDMOS晶体管。
因而，在法律允许的最大程度上，本发明的范围应该由以下权利要求书及其等同形式所容许的最宽泛解释来确定，并且不应受到前述详细说明的约束或限制。
根据一个实施方案，DC-DC转换器包括死区时间控制电路、输出功率级、和驱动器电路。根据一个方面，输出功率级的第一晶体管具有用于接收输入电压的第一电流电极、用于接收顶栅极信号的控制电极、以及耦接到开关节点的第二电流电极，并且第二晶体管具有耦接到开关节点的第一电流电极、用于接收底栅极信号的控制电极、以及耦接到地电位的第二电流电极。根据该方面，第一晶体管和第二晶体管可包括横向扩散的金属氧化物半导体(LDMOS)晶体管。
根据另一个方面，高端驱动器包括第一驱动器、第三晶体管、和第一电压源。根据该方面，第一电压源还可提供其第一端子和第二端子之间的电压，该电压等于预先确定的电压加上第三晶体管的阈值电压。
根据又一个方面，低端驱动器包括第四晶体管、第二驱动器、和第二电压源。根据该方面，第二电压源可提供其第一端子和第二端子之间的电压，该电压等于预先确定的电压加上第四晶体管的阈值电压。
根据再一个方面，驱动器电路包括高端驱动器和低端驱动器。根据该方面，高端驱动器可包括第一放大器，该第一放大器具有非反相输入端、反相输入端、耦接到反相输入端并耦接到第一中间节点的输出端、以及耦接到第二中间节点的负电源输入端；第一电压源，该第一电压源具有用于接收输入电压的正端子、以及耦接到第一放大器的非反相输入端的负端子；第一电容器，该第一电容器具有用于接收输入电压的第一端子、以及耦接到放大器的输出端的第二端子；以及第一驱动器，该第一驱动器耦接在电压输入端子与第一中间节点之间，以用于响应于高端开关信号而提供顶栅极信号。在这种情况下，低端驱动器可包括第二放大器，该第二放大器具有非反相输入端、反相输入端、耦接到反相输入端并耦接到第二中间节点的输出端、以及耦接到第一中间节点的正电源输入端；第二电压源，该第二电压源具有用于接收输入电压的正端子、以及耦接到第二放大器的非反相输入端的负端子；第二电容器，该第二电容器具有耦接到第二放大器的输出端的第一端子、以及耦接到地电位的第二端子；以及第二驱动器，该第二驱动器耦接在第二中间节点与地电位之间，以用于响应于低端开关信号而提供底栅极信号。
根据另外一个方面，驱动器电路包括高端驱动器、低端驱动器、和偏置电容器。在这种情况下，高端驱动器可包括第一放大器，该第一放大器具有非反相输入端、反相输入端、耦接到反相输入端的输出端、以及耦接到中间节点的负电源输入端；第一电压源，该第一电压源具有用于接收输入电压的正端子、以及耦接到第一放大器的非反相输入端的负端子；第一电容器，该第一电容器具有用于接收输入电压的第一端子、以及耦接到放大器的输出端的第二端子；以及第一驱动器，该第一驱动器耦接在电压输入端子与第一放大器的输出端之间，以用于响应于高端开关信号而提供顶栅极信号。在这种情况下，低端驱动器可包括第二放大器，该第二放大器具有非反相输入端、反相输入端、耦接到反相输入端的输出端、以及耦接到中间节点的正电源输入端；第二电压源，该第二电压源具有用于接收输入电压的正端子、以及耦接到第二放大器的非反相输入端的负端子；第二电容器，该第二电容器具有耦接到第二放大器的输出端的第一端子、以及耦接到地电位的第二端子；以及第二驱动器，该第二驱动器耦接在第二放大器的输出端与地电位之间，以用于响应于低端开关信号而提供底栅极信号。
根据另一个实施方案，DC-DC功率转换***包括误差放大器、振荡器、脉宽调制器、死区时间控制电路、输出功率级、和驱动器电路。根据一个方面，误差放大器、振荡器、脉宽调制器、死区时间控制电路、驱动器电路和输出功率级被合并成单个单片集成电路。根据另一个方面，DC-DC功率转换***还包括电感器，该电感器具有耦接到开关节点的第一端子、以及用于提供输出电压的第二端子；以及电容器，该电容器具有耦接到电感器的第二端子的第一端子、以及耦接到地电位的第二端子。根据又一个方面，输出功率级的第一晶体管具有用于接收输入电压的第一电流电极、用于接收顶栅极信号的控制电极、以及耦接到开关节点的第二电流电极，并且输出功率级的第二晶体管具有耦接到开关节点的第一电流电极、用于接收底栅极信号的控制电极、以及耦接到地电位的第二电流电极。根据该方面，第一晶体管和第二晶体管可包括横向扩散金属氧化物半导体(LDMOS)晶体管。
根据又一个实施方案，方法包括接收脉宽调制信号；响应于该脉宽调制信号而提供在其间具有死区时间的高端开关信号和低端开关信号；响应于该高端开关信号通过使用来自耦接到第二晶体管的栅极的底栅极节点的电荷将顶栅极节点有源地调节到第一晶体管的阈值电压与击穿电压之间的第一电压而驱动耦接到第一晶体管的栅极的顶栅极节点；以及响应于该低端开关信号通过使用来自顶栅极节点的电荷将底栅极节点有源地调节到第二晶体管的阈值电压与击穿电压之间的第二电压而驱动底栅极节点。根据一个方面，驱动顶栅极节点包括驱动第一LDMOS晶体管的栅极，并且驱动底栅极节点包括驱动第二LDMOS晶体管的栅极。

Claims (10)

1.一种DC-DC转换器，包括：
死区时间控制电路，所述死区时间控制电路具有用于接收脉宽调制信号的输入端、用于提供高端开关信号的第一输出端、以及用于提供低端开关信号的第二输出端；
输出功率级，所述输出功率级用于接收输入电压，并且响应于在顶栅极节点处接收到的顶栅极信号而使用第一晶体管来将所述输入电压切换到开关节点，并且响应于在底栅极节点处接收到的底栅极信号而使用第二晶体管来将所述开关节点切换到地电位；以及
驱动器电路，所述驱动器电路用于分别响应于所述高端开关信号和所述低端开关信号而提供所述顶栅极信号和所述底栅极信号，所述驱动器电路使用第一调节器激活所述顶栅极信号，所述第一调节器使用来自所述底栅极节点的电荷将所述顶栅极节点有源地调节到所述第一晶体管的阈值电压与击穿电压之间的第一电压，并且使用第二调节器激活所述底栅极信号，所述第二调节器使用来自所述顶栅极节点的电荷有源地调节所述第二晶体管的阈值电压与击穿电压之间的被提供至所述底栅极节点的第二电压。
2.根据权利要求1所述的DC-DC转换器，其中所述驱动器电路包括：
高端驱动器，所述高端驱动器耦接在电压输入端子与中间节点之间，以用于响应于所述高端开关信号而提供所述顶栅极信号；
槽路电容器，所述槽路电容器具有耦接到所述中间节点的第一端子、以及耦接到地电位的第二端子；以及
低端驱动器，所述低端驱动器耦接在所述中间节点与地电位之间，以用于响应于所述低端开关信号而提供所述底栅极信号。
3.根据权利要求2所述的DC-DC转换器，其中所述高端驱动器包括：
第一驱动器，所述第一驱动器具有用于接收所述高端开关信号的输入端、输出端、用于接收所述输入电压的正电源端子、以及负电源端子；
第三晶体管，所述第三晶体管具有耦接到所述第一驱动器的所述负电源端子的第一电流电极、控制电极、以及耦接到所述中间节点的第二电流电极；以及
第一电压源，所述第一电压源具有用于接收所述输入电压的正端子、以及耦接到所述第三晶体管的所述控制电极的负端子。
4.根据权利要求3所述的DC-DC转换器，其中所述低端驱动器包括：
第四晶体管，所述第四晶体管具有耦接到所述中间节点的第一电流电极、控制电极、以及第二电流电极；
第二驱动器，所述第二驱动器具有用于接收所述低端开关信号的输入端、输出端、耦接到所述第四晶体管的所述第二电流电极的正电源端子、以及耦接到地电位的负电源端子；以及
第二电压源，所述第二电压源具有耦接到所述第四晶体管的所述控制电极的正端子、以及耦接到地电位的负端子。
5.根据权利要求1所述的DC-DC转换器，其中所述驱动器电路包括：
高端驱动器，所述高端驱动器耦接在电压输入端子与第一中间节点之间，以用于响应于所述高端开关信号而提供所述顶栅极信号；以及
低端驱动器，所述低端驱动器耦接在第二中间节点与地电位之间，以用于响应于所述低端开关信号而提供所述底栅极信号。
6.根据权利要求1所述的DC-DC转换器，其中所述驱动器电路包括：
高端驱动器，所述高端驱动器耦接在电压输入端子与中间节点之间，以用于响应于所述高端开关信号而提供所述顶栅极信号；
低端驱动器，所述低端驱动器耦接在所述中间节点与地电位之间，以用于响应于所述低端开关信号而提供所述底栅极信号；以及
偏置电容器，所述偏置电容器具有耦接到所述中间节点的第一端子、以及耦接到地电位的第二端子。
7.一种DC-DC功率转换***，包括：
误差放大器，所述误差放大器具有用于接收反馈信号的第一输入端、用于接收参考电压的第二输入端、以及输出端；
振荡器，所述振荡器具有用于提供时钟信号的输出端；以及
脉宽调制器，所述脉宽调制器具有耦接到所述误差放大器的所述输出端的控制输入端、用于接收所述时钟信号的时钟输入端、以及用于提供脉宽调制器信号的输出端；
死区时间控制电路，所述死区时间控制电路具有用于接收脉宽调制信号的输入端、用于提供高端开关信号的第一输出端、以及用于提供低端开关信号的第二输出端；
输出功率级，所述输出功率级用于接收输入电压，并且响应于在顶栅极节点处接收到的顶栅极信号而使用第一晶体管来将所述输入电压切换到开关节点，并且响应于在底栅极节点处接收到的底栅极信号而使用第二晶体管来将所述开关节点切换到地电位；以及
驱动器电路，所述驱动器电路用于分别响应于所述高端开关信号和所述低端开关信号而提供所述顶栅极信号和所述底栅极信号，所述驱动器电路使用第一调节器激活所述顶栅极信号，所述第一调节器使用来自所述底栅极节点的电荷将所述顶栅极节点有源地调节到所述第一晶体管的阈值电压与击穿电压之间的第一电压，并且使用第二调节器激活所述底栅极信号，所述第二调节器使用来自所述顶栅极节点的电荷有源地调节所述第二晶体管的阈值电压与击穿电压之间的被提供至所述底栅极节点的第二电压。
8.一种用于DC-DC功率转换的方法，包括：
接收脉宽调制信号；
响应于所述脉宽调制信号而提供在其间具有死区时间的高端开关信号和低端开关信号；
响应于所述高端开关信号使用第一调节器驱动耦接到第一晶体管的栅极的顶栅极节点，所述第一调节器使用来自耦接到第二晶体管的栅极的底栅极节点的电荷将所述顶栅极节点有源地调节到所述第一晶体管的阈值电压与击穿电压之间的第一电压；以及
响应于所述低端开关信号使用第二调节器驱动所述底栅极节点，所述第二调节器使用来自所述顶栅极节点的电荷将所述底栅极节点有源地调节到所述第二晶体管的阈值电压与击穿电压之间的第二电压。
9.根据权利要求8所述的方法，还包括：
响应于所述驱动所述顶栅极节点，使用所述第一晶体管来将输入电压切换到开关节点；以及
响应于所述驱动所述底栅极节点，使用所述第二晶体管来将所述开关节点切换到地电位。
10.根据权利要求8所述的方法，还包括：
使用槽路电容器来形成槽电压；
使用所述槽电压来将所述顶栅极节点上的顶栅极电压钳制到所述第一电压；以及
使用所述槽电压来将所述底栅极节点上的底栅极电压钳制到所述第二电压。
CN201810046838.2A 2017-01-18 2018-01-17 Dc-dc转换器、dc-dc功率转换***及方法 Active CN108336895B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762447477P 2017-01-18 2017-01-18
US62/447,477 2017-01-18
US15/474,414 2017-03-30
US15/474,414 US9979294B1 (en) 2017-03-30 2017-03-30 DC-DC converter with gate charge re-use

Publications (2)

Publication Number Publication Date
CN108336895A CN108336895A (zh) 2018-07-27
CN108336895B true CN108336895B (zh) 2021-03-19

Family

ID=62925147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810046838.2A Active CN108336895B (zh) 2017-01-18 2018-01-17 Dc-dc转换器、dc-dc功率转换***及方法

Country Status (1)

Country Link
CN (1) CN108336895B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10826374B2 (en) * 2018-08-08 2020-11-03 Semiconductor Components Industries, Llc Control of pulse generator in driving control device
US11205469B2 (en) * 2019-07-12 2021-12-21 Micron Technology, Inc. Power domain switches for switching power reduction
CN110389923B (zh) * 2019-09-02 2020-01-31 珠海亿智电子科技有限公司 一种输出摆幅可调的新型驱动器电路
US11031922B1 (en) * 2019-12-03 2021-06-08 Alpha And Omega Semiconductor (Cayman) Limited Switch circuit with reduced switch node ringing
CN117501601A (zh) * 2021-11-19 2024-02-02 华为技术有限公司 开关电源电路和电子设备
CN115242054B (zh) * 2022-07-06 2024-05-14 圣邦微电子（北京）股份有限公司 用于dc-dc转换器的供电电路
CN117977963B (zh) * 2024-02-05 2024-07-23 浙江中感微电子有限公司 一种直流-直流变换器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4936315B2 (ja) * 2005-11-08 2012-05-23 ルネサスエレクトロニクス株式会社 スイッチング電源装置と半導体集積回路装置
US8558525B1 (en) * 2007-06-15 2013-10-15 International Rectifier Corporation Power supply circuit and reuse of gate charge
US9231573B2 (en) * 2014-05-30 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Delay controlling circuit for driving circuit, driving circuit having delay controlling circuit, and method of operating driving circuit

Also Published As

Publication number Publication date
CN108336895A (zh) 2018-07-27

Similar Documents

Publication Publication Date Title
CN108336895B (zh) Dc-dc转换器、dc-dc功率转换***及方法
US11101735B2 (en) Three-level converter using an auxiliary switched capacitor circuit
CN106664020B (zh) 用于多相位降压转换器电路的共享式自举电容器及方法
CN106899209B (zh) 电感电容dc-dc转换器
US8120338B2 (en) Dropper-type regulator
US10008932B2 (en) Synchronous rectification DC/DC converter
KR101443583B1 (ko) 출력 전압을 조절하는 방법
US9685865B2 (en) Power-supply apparatus having a high-side transistor and a low-side transistor
US20090251122A1 (en) Method for DC/DC Conversion and DC/DC Converter Arrangement
CN106716806B (zh) 切换式功率级及用于控制切换式功率级的方法
JP2016540493A (ja) 電力コンバータソフトスタート回路
US11196339B1 (en) Charge-pump for a gate driver of a switched DC/DC converter
CN106877428B (zh) 电源管理电路和方法
US9979294B1 (en) DC-DC converter with gate charge re-use
EP2385615A1 (en) Voltage Converter
US9627970B2 (en) Voltage converter and method for voltage conversion
US20230068627A1 (en) Multi-level gate driver
US11552561B1 (en) Switched capacitor recirculating converter circuits
JP6886343B2 (ja) Ｄｃ／ｄｃコンバータ
CN117882286A (zh) Dc-dc转换器电路
CN110620509B (zh) 开关模式功率变换器
CN110622403B (zh) 电源电路
KR20190007430A (ko) Ｄｃ-ｄｃ 컨버터에 대한 전력 스테이지
US20240223081A1 (en) Load disconnect boost converter
CN111884506B (zh) 降压转换器的过冲降低电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant