CN205336242U

CN205336242U - 一种具有失调补偿的动态比较器

Info

Publication number: CN205336242U
Application number: CN201620053738.9U
Authority: CN
Inventors: 徐卫林; 向指航; 韦雪明; 韦保林; 段吉海; 归发弟
Original assignee: Guilin University of Electronic Technology
Current assignee: Guilin University of Electronic Technology
Priority date: 2016-01-20
Filing date: 2016-01-20
Publication date: 2016-06-22
Anticipated expiration: 2026-01-20

Abstract

本实用新型公开一种具有失调补偿的动态比较器，该比较器包括动态差分比较电路、基于逐次逼近逻辑的失调电压校正电路和时钟控制电路三个部分组成。基于逐次逼近逻辑的失调电压校正电路相较于传统的校正电路，不需要前置放大器，这样失调电压只由基于逐次逼近逻辑的失调电压校正电路的精度所决定,从而降低了比较器的***失调电压，并且大大的减少了***功耗。利用本实用新型可以实现较低的失调电压和功耗。

Description

一种具有失调补偿的动态比较器

技术领域

本实用新型涉及集成电路设计领域，具体涉及一种具有失调补偿的动态比较器。

背景技术

随着无线通信技术的快速发展，采用便携电池工作的可穿戴式设备越来越多，因而不断研发高精度、低功耗的集成电路技术是便携式电子***的迫切需要。降低电源电压并减小工艺的特征尺寸是减小功耗的主要方式之一，但是电源电压的降低将导致电路各项性能指标的恶化，工艺角的相对变化量也随之不断增大。这些问题限制着模数转换器的转换精度和功耗的进一步提升。在模数转换器中比较器所消耗的功耗是比较大的。出于低功耗的需要，采用动态电路则能很好地解决功耗过大的问题，但是传统的动态比较器一般会加入前置预放大器，而不是全动态电路，失调电压较大，这样势必会消耗较大的功耗，对于整个模数转换器的精度有较大的影响。

实用新型内容

本实用新型所要解决的是传统动态比较器的失调电压较大，而对整个模数转换器的精度产生较大影响的问题，提供一种具有失调补偿的动态比较器。

为解决上述问题，本实用新型是通过以下技术方案实现的：

一种具有失调补偿的动态比较器，包括动态差分比较电路、基于逐次逼近逻辑的失调电压校正电路、时钟控制电路、第一开关SW11、第二开关SW121、第三开关SW13、第四开关SW14和第五开关SW15；

时钟控制电路的时钟输入端连接外部输入的时钟信号CLK；时钟控制电路的同相控制电位输出端输出同相控制电位信号CAL，时钟控制电路的反相控制电位输出端输出反相控制电位信号

基于逐次逼近逻辑的失调电压校正电路的时钟输入端连接外部输入的时钟信号CLK；基于逐次逼近逻辑的失调电压校正电路的控制电位输入端连接同相控制电位信号CAL；基于逐次逼近逻辑的失调电压校正电路的参考输入端连接参考电压Vb；基于逐次逼近逻辑的失调电压校正电路的同相输入端连接同相输出信号Von；基于逐次逼近逻辑的失调电压校正电路的反相输入端连接反相输出信号Vop；基于逐次逼近逻辑的失调电压校正电路的同相补偿输出端输出同相补偿信号Din；基于逐次逼近逻辑的失调电压校正电路的反相补偿输出端输出反相补偿信号Dip；

动态差分比较电路的时钟输入端连接外部输入的时钟信号CLK；动态差分比较电路的同相输入端同时连接第一开关SW11和第三开关SW13的其中一端，第一开关SW11的另一端连接外部输入的同相输入信号Vin，第三开关SW13的另一端连接外部输入的共模信号Vcm；动态差分比较电路的反相输入端同时连接第二开关SW12和第五开关SW15的其中一端，第二开关SW12的另一端连接外部输入的反相输入信号Vip，第五开关SW15的另一端连接外部输入的共模信号Vcm；第四开关SW14的一端连接动态差分比较电路的同相输入端，另一端连接动态差分比较电路的反相输入端；第一开关SW11和第二开关SW12的控制端连接反相控制电位信号第三开关SW13、第四开关SW14和第五开关SW15的控制端连接同相控制电位信号CAL；动态差分比较电路的同相补偿输入端连接同相补偿信号Din；动态差分比较电路的反相补偿输入端连接同相补偿信号Dip；动态差分比较电路的同相输出端输出同相输出信号Von；动态差分比较电路的反相输出端输出反相输出信号Vop。

上述方案中，动态差分比较电路包括动态比较器和锁存比较器；动态比较器的同相输入端和反相输入端分别形成动态差分比较电路的同相输入端和反相输入端；动态比较器的同相输出端和锁存比较器的同相输入端相连，并形成动态差分比较电路的同相补偿输入端；动态比较器的反相输出端和锁存比较器的反相输入端相连，并形成动态差分比较电路的反相补偿输入端；动态比较器的时钟输入端形成动态差分比较电路的时钟输入端；锁存比较器的同相输出端和反相输出端分别形成动态差分比较电路同相输出端和反相输出端。

上述方案中，基于逐次逼近逻辑的失调电压校正电路包括第一晶体管M31、第二晶体管M32、第一电容C31、第六开关SW31、第七开关SW32、第八开关SW33、第一电流源Icp1、第二电流源Icp2、第一与门AND1、第二与门AND2和反相器NOT1；

第一晶体管M31的栅极形成基于逐次逼近逻辑的失调电压校正电路的参考输入端；第一晶体管M31的源极形成基于逐次逼近逻辑的失调电压校正电路的同相补偿输出端；第一晶体管M31的漏极接地；第二晶体管M32的源极形成基于逐次逼近逻辑的失调电压校正电路的反相补偿输出端；第二晶体管M32的漏极接地；第二晶体管M32的栅极连接第一电容C31的上极板、第六开关SW31的一端、第七开关SW32的一端和第八开关SW33的两端；第一电容C31的下极板接地；第六开关SW31的另一端连接第一电流源Icp1的一端，第一电流源Icp1的另一端接电源；第七开关SW32的另一端连接第二电流源Icp2的一端，第二电流源Icp2的另一端接地；

第六开关SW31的控制端连接第一与门AND1的输出端；第七开关SW32的控制端连接第二与门AND2输出端；第八开关SW33的控制端连接反相器NOT1的输出端；第一与门AND1的一个输入端和第二与门AND2的一个输入端共同形成基于逐次逼近逻辑的失调电压校正电路的控制电位输入端；第一与门AND1的另一个输入端形成基于逐次逼近逻辑的失调电压校正电路的同相输入端；第二与门AND2的另一个输入端形成基于逐次逼近逻辑的失调电压校正电路的反相输入端；反相器NOT1的输入端形成基于逐次逼近逻辑的失调电压校正电路的时钟输入端。

上述方案中，第六开关SW31的宽长比和第七开关SW32的宽长比相等，第八开关SW33的宽长比为第六开关SW31宽长比的二分之一。

与现有技术相比，本实用新型采用的失调校正技术，无须增加前置预放大器，使得整个电路的全部为动态电路，有效地减小了功耗；此外，通过失调电压校正电路的关键位置的开关增加虚拟开关进行补偿，能够有效降低失调电压，提高整个电路的精度。

附图说明

图1为一种具有失调补偿的动态比较器的原理图。

图2为图1中动态差分比较电路的原理图。

图3为图1中基于逐次逼近逻辑的失调电压校正电路的原理图。

具体实施方式

下面通过实施例，结合附图，对本实用新型的技术方案作进一步的具体说明。

一种具有失调补偿的动态比较器，如图1所示，其主要包括动态差分比较电路、基于逐次逼近逻辑的失调电压校正电路和时钟控制电路。

动态差分比较电路同相输入端Vn用于连接开关SW11、SW13和SW14，反相输入端Vp用于连接开关SW12、SW14和SW15，开关SW11的另一端用于连接输入信号Vin，开关SW12的另一端用于连接Vip，开关SW13和开关SW15的另一端用于连接共模信号Vcm。开关SW11和开关SW12受控于控制信号开关SW13、SW14和SW15受控于控制信号CAL。

动态差分比较电路的时钟输入端用于连接时钟信号CLK，补偿信号输入端用于连接基于逐次逼近逻辑的失调电压校正电路输出信号Din和Dip。动态差分比较电路的输出端Von和Vop用于连接基于逐次逼近逻辑的失调电压校正电路输入端。在本实用新型优选实施例中，动态差分比较电路，如图2所示，动态比较器输入端分别用于连接Vn和Vp，控制端用于连接时钟信号CLK，输出端分别用于连接锁存比较器的输入端Din和Dip。锁存比较器的输入端用于连接动态比较器的输出端Din和Dip，输出端分别用于连接信号Von和Vop。

基于逐次逼近逻辑的失调电压校正电路的参考输入端用于连接参考电压Vb，时钟控制输入端用于连接输入信号CLK，控制电位输入端用于连接时钟控制电路输出端CAL。时钟输入端用于连接时钟信号CLK。时钟控制电路输入端用于连接时钟信号CLK，输出端CAL用于校正电路和开关SW13、SW14和SW15。输出端用于连接开关SW11和SW12。在本实用新型优选实施例中，基于逐次逼近逻辑的失调电压校正电路，如图3所示，包括晶体管M31栅极用于连接共模电平Vb，源极用于连接Din，漏极接地。晶体管M32栅极用于连接电容C31上极板节点CH，源极用于连接Dip，漏极接地。电容C31上极板用于连接节点CH，下极板接地。开关SW31一端用于连接节点CH，另一端用于连接电流源Icp1，控制端用于连接与门AND1输出端。开关SW32一端用于连接节点CH，另一端用于连接电流源Icp2，控制端用于连接与门AND2输出端。开关SW33两端都用于连接节点CH，控制端用于连接反相器NOT1输出端。与门AND1输入端接控制信号CAL，另一输入端接第二级比较器输出端Von，输出端接开关SW31控制信号端。与门AND2输入端接控制信号CAL，另一输入端接第二级比较器输出端Vop，输出端接开关SW32控制信号端。反相器NOT1输入端接时钟信号CLK，输出端接开关SW33控制信号端。开关SW33作为虚拟开关对另外两个开关SW31和SW32进行补偿，减小了开关对于电容电荷注入效应，提高了校正电路的精度。在本实用新型优选实施例中，开关SW31的宽长比和开关SW32的宽长比尺寸一样，开关SW33的宽长比尺寸为开关SW31和开关SW32宽长比尺寸的一半。

本实用新型专利工作原理如下：

当CAL＝1时，动态差分比较电路的输入端输入共模电平，基于逐次逼近逻辑的失调电压校正电路输出的失调电压经过动态差分比较电路后输出端Von和Vop其中一端输出高电平另一端输出低电平。

当Von＝1时，基于逐次逼近逻辑的失调电压校正电路的与门AND1的输出控制开关SW31打开，同时开关SW33相当于一个虚拟开关对SW31进行补偿，电流源对电容C31充电，晶体管M32栅极电位上升。每过一个时钟周期晶体管M32的栅极电位上升一个台阶。当晶体管M32栅极电位上升到一定程度的时候，因为晶体管M32和晶体管M31的栅极存在电压差，晶体管M31和晶体管M32分别对动态差分比较电路的失调电压进行补偿。从而会导致Von＝0，与门AND2的输出控制开关SW32打开，同时开关SW33相当于一个虚拟开关对SW32进行补偿。电容C31通过电流源对地放电，晶体管M32栅极电位下降。节点CH处的电位稳定在这个跳变点附近。基于逐次逼近逻辑的失调电压校正电路降低了动态差分比较电路的***失调电压，失调电压只由基于逐次逼近逻辑的失调电压校正电路的精度决定。电容C31充放电的速度决定基于逐次逼近逻辑的失调电压校正电路的精度，放电速度越慢晶体管M32栅极电位的上升和下降就越慢，从而检测出来的节点CH处的电位越准确。

本实用新型由于全部采用动态结构所以电路功耗很小，经过失调电压校正之后失调电压可以达到1mV以内。可以广泛的引用于低功耗高精度应用场合。

本实用新型公开一种具有失调补偿的动态比较器，包括动态差分比较电路、基于逐次逼近逻辑的失调电压校正电路和时钟控制电路三个部分组成。该动态比较器的比较过程分为失调电压检测、比较和复位三个步骤。本实用新型可以将动态比较器的失调电压大幅度的减小。基于逐次逼近逻辑的失调电压校正电路相较于传统的校正电路，不需要前置放大器，这样失调电压只由基于逐次逼近逻辑的失调电压校正电路的精度所决定,从而降低了比较器的***失调电压，并且大大的减少了***功耗。利用本实用新型可以实现较低的失调电压和功耗。

需要强调的是：以上仅是本实用新型专利的较佳实施例而已，并非对本实用新型专利作任何形式上的限制，凡是依据本实用新型专利的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型专利技术方案的范围内。

Claims

1.一种具有失调补偿的动态比较器，其特征是：包括动态差分比较电路、基于逐次逼近逻辑的失调电压校正电路、时钟控制电路、第一开关SW11、第二开关SW121、第三开关SW13、第四开关SW14和第五开关SW15；

2.根据权利要求1所述的一种具有失调补偿的动态比较器，其特征是：动态差分比较电路包括动态比较器和锁存比较器；动态比较器的同相输入端和反相输入端分别形成动态差分比较电路的同相输入端和反相输入端；动态比较器的同相输出端和锁存比较器的同相输入端相连，并形成动态差分比较电路的同相补偿输入端；动态比较器的反相输出端和锁存比较器的反相输入端相连，并形成动态差分比较电路的反相补偿输入端；动态比较器的时钟输入端形成动态差分比较电路的时钟输入端；锁存比较器的同相输出端和反相输出端分别形成动态差分比较电路同相输出端和反相输出端。

3.根据权利要求1所述的一种具有失调补偿的动态比较器，其特征是：基于逐次逼近逻辑的失调电压校正电路包括第一晶体管M31、第二晶体管M32、第一电容C31、第六开关SW31、第七开关SW32、第八开关SW33、第一电流源Icp1、第二电流源Icp2、第一与门AND1、第二与门AND2和反相器NOT1；

4.根据权利要求3所述的一种具有失调补偿的动态比较器，其特征是：第六开关SW31的宽长比和第七开关SW32的宽长比相等，第八开关SW33的宽长比为第六开关SW31宽长比的二分之一。