CN108304614A - 集成电路版图引脚的设置方法及装置 - Google Patents
集成电路版图引脚的设置方法及装置 Download PDFInfo
- Publication number
- CN108304614A CN108304614A CN201711443221.6A CN201711443221A CN108304614A CN 108304614 A CN108304614 A CN 108304614A CN 201711443221 A CN201711443221 A CN 201711443221A CN 108304614 A CN108304614 A CN 108304614A
- Authority
- CN
- China
- Prior art keywords
- stratum
- domain
- module
- pin
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种集成电路版图引脚的设置方法及装置。集成电路版图引脚的设置方法包括：提取当阶层电路模块的电路引脚的引脚信息；判断当阶层版图模块是否存在下阶层版图模块，以及当阶层版图模块中是否包含有信号线，其中，当阶层版图模块为与当阶层电路模块对应的版图模块；当当阶层版图模块不存在下阶层版图模块，且当阶层版图模块中包含有信号线时，根据当阶层电路模块的电路引脚的引脚信息以及信号线的信号线信息生成当阶层版图模块的版图引脚。解决了在现有技术中在设置版图引脚时，工作效率低的问题。
Description
技术领域
本发明涉及集成电路技术领域，具体涉及一种集成电路版图引脚的设置方法及装置。
背景技术
目前，集成电路版图设计人员为了提高布线的效率以及更方便的与电路设计人员校验版图，需要在版图的每个模块(cell)中创建版图引脚(layout pin)，使其与电路引脚(schematic pin)之间产生一一对应的链接关系。在现有技术中，通过手动识别版图中模块(cell)的信号线(wire)信息，根据信号线信息，利用EDA工具产生相应的版图引脚(layoutpin)和标字(lable)，由版图设计人员手动将版图引脚(layout pin)和标字(lable)移动到信号线(wire)图形处。通过上述方法设置版图引脚(layout pin)和标字(lable) 花费时间较长，并且版图设计人员手动放置版图引脚(layout pin)和标字 (lable)的准确率无法保证。
发明内容
有鉴于此，本发明实施例提供了一种集成电路版图引脚的设置方法及装置，以解决在现有技术中在设置版图引脚时，工作效率低的问题。
根据第一方面，本发明实施例提供了一种集成电路版图引脚的设置方法，包括：提取当阶层电路模块的电路引脚的引脚信息；判断当阶层版图模块是否存在下阶层版图模块，以及当阶层版图模块中是否包含有信号线，其中，当阶层版图模块为与当阶层电路模块对应的版图模块；当当阶层版图模块不存在下阶层版图模块，且当阶层版图模块中包含有信号线时，根据当阶层电路模块的电路引脚的引脚信息以及信号线的信号线信息生成当阶层版图模块的版图引脚。
可选地，该方法还包括：当当阶层版图模块存在下阶层版图模块，且当阶层版图模块中不包含有信号线时，读取当阶层电路模块的电路引脚与下阶层电路模块的电路引脚的对应关系信息；根据当阶层电路模块的电路引脚的引脚信息、对应关系信息生成当阶层版图模块的版图引脚。
可选地，该方法还包括：当当阶层版图模块存在下阶层版图模块，且当阶层版图模块中包含有信号线时，根据当阶层电路模块的电路引脚的引脚信息以及信号线的信号线信息生成当阶层版图模块的版图引脚；和/或根据当阶层电路模块的电路引脚的引脚信息、当阶层电路模块的电路引脚与下阶层电路模块的电路引脚的对应关系信息生成当阶层版图模块的版图引脚；提取当阶层版图模块的版图引脚的引脚信息，当至少两个版图引脚的引脚信息相同时，对至少两个版图引脚进行合并处理。
可选地，根据当阶层电路模块的电路引脚的引脚信息以及信号线的信号线信息生成当阶层版图模块的版图引脚，包括：读取当阶层电路模块的电路引脚的引脚信息确定与其对应的当阶层版图模块中的信号线，其中，当阶层电路模块的电路引脚与当阶层版图模块中的信号线具有相同的名称标识；读取信号线的信号线信息；根据当阶层电路模块的电路引脚的引脚信息以及信号线信息，确定当阶层版图模块的版图引脚的引脚信息，生成版图引脚。
可选地，根据当阶层电路模块的电路引脚的引脚信息、对应关系信息生成当阶层版图模块的版图引脚，包括：读取当阶层电路模块的电路引脚与下阶层电路模块的电路引脚的对应关系信息，确定与当阶层电路模块的电路引脚对应的下阶层电路模块的电路引脚；根据下阶层电路模块的电路引脚的引脚信息确定与其对应的下阶层版图模块的版图引脚；读取下阶层版图模块的版图引脚的引脚信息；根据下阶层版图模块的版图引脚的引脚信息及当阶层电路模块的电路引脚的引脚信息，确定当阶层版图模块的版图引脚的引脚信息，生成当阶层版图模块的版图引脚。
可选地，还包括：按照当阶层版图模块的版图引脚的引脚信息，使用对应的标字层在当阶层版图模块的版图引脚上生成标字。
可选地，方法还包括：获取当阶层电路模块的电路引脚的引脚信息以及当阶层版图模块的版图引脚的引脚信息；将当阶层电路模块的电路引脚的引脚信息中的引脚名称，与当阶层版图模块的版图引脚的引脚信息中的引脚名称进行一一对应；将不存在与其一一对应的当阶层版图模块的版图引脚的当阶层电路模块的电路引脚，和/或存在多个与其对应当阶层版图模块的版图引脚的当阶层电路模块的电路引脚设置为校验结果。
根据第二方面，本发明实施例提供了一种集成电路版图引脚的设置装置，包括：提取模块，用于提取当阶层电路模块的电路引脚的引脚信息；判断模块，用于判断当阶层版图模块是否存在下阶层版图模块，以及当阶层版图模块中是否包含有信号线，其中，当阶层版图模块为与当阶层电路模块对应的版图模块；生成模块，用于当当阶层版图模块不存在下阶层版图模块，且当阶层版图模块中包含有信号线时，根据当阶层电路模块的电路引脚的引脚信息以及信号线的信号线信息生成当阶层版图模块的版图引脚。
根据第三方面，本发明实施例提供了一种服务器，包括：存储器和处理器，存储器和处理器之间互相通信连接，存储器中存储有计算机指令，处理器通过执行计算机指令，从而执行上述实施例中的集成电路版图引脚的设置方法。
根据第三方面，本发明实施例提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机指令，计算机指令用于使计算机执行上述实施例中的集成电路版图引脚的设置方法。
在本发明实施例中，通过提取当阶层电路模块的电路引脚的引脚信息；判断当阶层版图模块是否存在下阶层版图模块，以及当阶层版图模块中是否包含有信号线，其中，当阶层版图模块为与当阶层电路模块对应的版图模块；当当阶层版图模块不存在下阶层版图模块，且当阶层版图模块中包含有信号线时，根据当阶层电路模块的电路引脚的引脚信息以及信号线的信号线信息生成当阶层版图模块的版图引脚的方式，解决了现有技术中设置版图引脚时，需要手工放置版图引脚，工作效率低的目的，达到了提高版图设计人员工作效率的目的。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了一种可选地集成电路版图引脚的设置方法的流程图；
图2示出了一种可选地集成电路版图引脚的设置装置的示意图；
图3示出了一种可选的服务器的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
根据本发明实施例，提供了一种集成电路版图引脚的设置方法，如图1 所示，该方法包括：
步骤S11，提取当阶层电路模块的电路引脚的引脚信息。
步骤S12，判断当阶层版图模块是否存在下阶层版图模块，以及当阶层版图模块中是否包含有信号线，其中，所述当阶层版图模块为与所述当阶层电路模块对应的版图模块。
步骤S13，当所述当阶层版图模块不存在下阶层版图模块，且所述当阶层版图模块中包含有信号线时，根据所述当阶层电路模块的电路引脚的引脚信息以及所述信号线的信号线信息生成当阶层版图模块的版图引脚。
具体地，在版图设计人员完成版图的布线工作之后，需要对版图创建版图引脚。在创建版图引脚时，根据选定的当阶层电路模块，在与其对应的当阶层版图模块中已经设置的信号线上设置版图引脚。在当阶层电路模块不存在下阶层电路时，可以根据当阶层电路模块的电路引脚的引脚信息以及当阶层版图模块中设置的信号线的信号线信息来确定版图引脚。
本申请实施例通过上述步骤S11至步骤S13，在当所述当阶层版图模块不存在下阶层版图模块，且所述当阶层版图模块中包含有信号线时，根据所述当阶层电路模块的电路引脚的引脚信息以及所述信号线的信号线信息生成当阶层版图模块的版图引脚的方式，解决了现有技术中设置版图引脚时，需要消耗大量时间和精力寻找信号线，生成版图引脚后，手工放置版图引脚，工作效率低的目的，达到了提高版图设计人员工作效率的目的。
在本发明的一些可选的实施方式中，当当阶层版图模块存在下阶层版图模块，且当阶层版图模块中不包含有信号线时，读取当阶层电路模块的电路引脚与下阶层电路模块的电路引脚的对应关系信息；
根据当阶层电路模块的电路引脚的引脚信息、对应关系信息生成当阶层版图模块的版图引脚。
具体地，在当阶层电路模块存在下阶层电路时，由于当阶层电路模块与下阶层电路模块、当阶层版图模块与下阶层版图模块、当阶层电路模块与当阶层版图模块，下阶层电路模块与下阶层版图模块均存在相对应的关系，因而可以根据所述当阶层电路模块的电路引脚的引脚信息、所述对应关系信息生成所述当阶层版图模块的版图引脚。解决了现有技术中设置版图引脚时，需要消耗大量时间和精力寻找信号线，生成版图引脚后，手工放置版图引脚，工作效率低的目的，达到了提高版图设计人员工作效率的目的。
在本发明的一些可选的实施方式中，当当阶层版图模块存在下阶层版图模块，且当阶层版图模块中包含有信号线时，可以根据当阶层电路模块的电路引脚的引脚信息以及信号线的信号线信息生成当阶层版图模块的版图引脚，也可以根据当阶层电路模块的电路引脚的引脚信息、当阶层电路模块的电路引脚与下阶层电路模块的电路引脚的对应关系信息生成当阶层版图模块的版图引脚，还可以采用根据当阶层电路模块的电路引脚的引脚信息以及信号线的信号线信息生成当阶层版图模块的版图引脚，根据当阶层电路模块的电路引脚的引脚信息、当阶层电路模块的电路引脚与下阶层电路模块的电路引脚的对应关系信息生成当阶层版图模块的版图引脚，再提取当阶层版图模块的版图引脚的引脚信息，当至少两个版图引脚的引脚信息相同时，对至少两个版图引脚进行合并处理。解决了现有技术中设置版图引脚时，需要消耗大量时间和精力寻找信号线，生成版图引脚后，手工放置版图引脚，工作效率低的目的，达到了提高版图设计人员工作效率的目的。
在本发明的一些可选的实施方式中，上述步骤S13可以包括：
读取当阶层电路模块的电路引脚的引脚信息确定与其对应的当阶层版图模块中的信号线，其中，当阶层电路模块的电路引脚与当阶层版图模块中的信号线具有相同的名称标识；
读取信号线的信号线信息；
根据当阶层电路模块的电路引脚的引脚信息以及信号线信息，确定当阶层版图模块的版图引脚的引脚信息，生成版图引脚。
具体地，在所述当阶层版图模块中包含有信号线时，可以读取当阶层版图模块中信号线信息，可以根据信号线信息中的工艺层信息(layer)，坐标信息，名称信息，根据电路引脚的引脚信息中的名称信息、输入/输出信息(pin direction)，确定版图引脚的信息，生成版图引脚。
需要说明的是，根据当前版图设计规定，确定生成版图引脚的其他参数，如版图窗口id、版图引脚的形状(一般设计默认矩形)、accessDirection (一般设计默认参数：left、right、top、bottom)可以通过工具进行批量的默认的设定。
在本发明的一些可选的实施方式中，根据当阶层电路模块的电路引脚的引脚信息、对应关系信息生成当阶层版图模块的版图引脚，包括：
读取当阶层电路模块的电路引脚与下阶层电路模块的电路引脚的对应关系信息，确定与当阶层电路模块的电路引脚对应的下阶层电路模块的电路引脚；
根据下阶层电路模块的电路引脚的引脚信息确定与其对应的下阶层版图模块的版图引脚；
读取下阶层版图模块的版图引脚的引脚信息；
根据下阶层版图模块的版图引脚的引脚信息及当阶层电路模块的电路引脚的引脚信息，确定当阶层版图模块的版图引脚的引脚信息，生成当阶层版图模块的版图引脚。
具体地，在当阶层版图模块存在下阶层版图模块时，可以通过当阶层电路模块的电路引脚与下阶层电路模块的电路引脚的对应关系，可以获取下阶层版图模块的版图引脚，按照下阶层版图模块与当阶层版图模块的对应关系(如：coordinate、rotation)，来将下阶层的版图引脚的引脚信息处理成当阶层的版图引脚的引脚信息，包括引脚名称、坐标信息、工艺层信息，根据，尺寸信息以及工艺层信息，根据当阶层电路模块的电路引脚的引脚信息，确定版图引脚的名称信息、输入/输出信息(pin direction)，生成当阶层版图模块的版图引脚。
需要说明的是，根据当前版图设计规定，确定生成版图引脚的其他参数，如版图窗口id、版图引脚的形状(一般设计默认矩形)、accessDirection (一般设计默认参数：left、right、top、bottom)可以通过工具进行批量的默认的设定。
在本发明一些可选的实施方式中，该方法还包括：按照当阶层版图模块的版图引脚的引脚信息，使用对应的标字层在当阶层版图模块的版图引脚上生成标字。
具体地，在集成电路版图引脚设置后，使用对应的标字层在当阶层版图模块的版图引脚上生成标字，解决了在现有技术中，设置版图标字时，需要手动处理引起的工作效率低的问题，达到了提高工作效率的目的。
在本发明一些可选的实施方式中，该方法还包括：对生成的版图引脚进行校验，可以包括：
获取当阶层电路模块的电路引脚的引脚信息以及当阶层版图模块的版图引脚的引脚信息；
将当阶层电路模块的电路引脚的引脚信息中的引脚名称，与当阶层版图模块的版图引脚的引脚信息中的引脚名称进行一一对应；
将不存在与其一一对应的当阶层版图模块的版图引脚的当阶层电路模块的电路引脚，和/或存在多个与其对应当阶层版图模块的版图引脚的当阶层电路模块的电路引脚设置为校验结果。
在本发明实施例中，通过获取当阶层电路模块的电路引脚的引脚信息以及当阶层版图模块的版图引脚的引脚信息；将当阶层电路模块的电路引脚的引脚信息中的引脚名称，与当阶层版图模块的版图引脚的引脚信息中的引脚名称进行一一对应；将不存在与其一一对应的当阶层版图模块的版图引脚的当阶层电路模块的电路引脚，和/或存在多个与其对应当阶层版图模块的版图引脚的当阶层电路模块的电路引脚设置为校验结果的方式，可以校验出存在信号线连接缺失、未对应标记版图引脚等需要修正之处，保证了版图的准确性和可靠性。与现有技术中，需要根据电路引脚，到版图中逐一检验的方式相比，本发明大大提高了版图工作人员在进行版图校验时的工作效率。
本发明实施例还提供了一种集成电路版图引脚的设置装置，如图2所示，该装置包括：
提取模块41，用于提取当阶层电路模块的电路引脚的引脚信息；
判断模块42，用于判断当阶层版图模块是否存在下阶层版图模块，以及当阶层版图模块中是否包含有信号线，其中，当阶层版图模块为与当阶层电路模块对应的版图模块；
生成模块43，用于当当阶层版图模块不存在下阶层版图模块，且当阶层版图模块中包含有信号线时，根据当阶层电路模块的电路引脚的引脚信息以及信号线的信号线信息生成当阶层版图模块的版图引脚。
在本发明实施例中，通过提取模块41，用于提取当阶层电路模块的电路引脚的引脚信息；判断模块42，用于判断当阶层版图模块是否存在下阶层版图模块，以及当阶层版图模块中是否包含有信号线，其中，当阶层版图模块为与当阶层电路模块对应的版图模块；生成模块43，用于当当阶层版图模块不存在下阶层版图模块，且当阶层版图模块中包含有信号线时，根据当阶层电路模块的电路引脚的引脚信息以及信号线的信号线信息生成当阶层版图模块的版图引脚的方式，解决了现有技术中设置版图引脚时，需要消耗大量时间和精力寻找信号线，生成版图引脚后，手工放置版图引脚，工作效率低的目的，达到了提高版图设计人员工作效率的目的。
本发明实施例还提供了一种服务器，如图3所示，该服务器可以包括处理器51和存储器52，其中处理器51和存储器52可以通过总线或者其他方式连接，图3中以通过总线连接为例。
处理器51可以为中央处理器(Central Processing Unit，CPU)。处理器 51还可以为其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等芯片，或者上述各类芯片的组合。
存储器52作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序、非暂态计算机可执行程序以及模块，如本发明实施例中的集成电路版图引脚的设置方法对应的程序指令/模块(例如，图2所示的判断模块 41、第一提取模块42、第一生成模块43)。处理器51通过运行存储在存储器52中的非暂态软件程序、指令以及模块，从而执行处理器的各种功能应用以及数据处理，即实现上述方法实施例中的集成电路版图引脚的设置方法。
存储器52可以包括存储程序区和存储数据区，其中，存储程序区可存储操作***、至少一个功能所需要的应用程序；存储数据区可存储处理器 51所创建的数据等。此外，存储器52可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施例中，存储器52可选包括相对于处理器51 远程设置的存储器，这些远程存储器可以通过网络连接至处理器51。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
所述一个或者多个模块存储在所述存储器52中，当被所述处理器51 执行时，执行如图1所示实施例中的集成电路版图引脚的设置方法。
上述服务器具体细节可以对应参阅图1所示的实施例中对应的相关描述和效果进行理解，此处不再赘述。
本领域技术人员可以理解，实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)、随机存储记忆体(Random AccessMemory，RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive，缩写：HDD)或固态硬盘(Solid-State Drive，SSD)等；所述存储介质还可以包括上述种类的存储器的组合。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (10)
1.一种集成电路版图引脚的设置方法，其特征在于，包括：
提取当阶层电路模块的电路引脚的引脚信息；
判断当阶层版图模块是否存在下阶层版图模块，以及当阶层版图模块中是否包含有信号线，其中，所述当阶层版图模块为与所述当阶层电路模块对应的版图模块；
当所述当阶层版图模块不存在下阶层版图模块，且所述当阶层版图模块中包含有信号线时，根据所述当阶层电路模块的电路引脚的引脚信息以及所述信号线的信号线信息生成当阶层版图模块的版图引脚。
2.根据权利要求1所述的方法，其特征在于，还包括：
当所述当阶层版图模块存在下阶层版图模块，且所述当阶层版图模块中不包含有信号线时，读取所述当阶层电路模块的电路引脚与下阶层电路模块的电路引脚的对应关系信息；
根据所述当阶层电路模块的电路引脚的引脚信息、所述对应关系信息生成所述当阶层版图模块的版图引脚。
3.根据权利要求1所述的方法，其特征在于，还包括：
当所述当阶层版图模块存在下阶层版图模块，且所述当阶层版图模块中包含有信号线时，根据所述当阶层电路模块的电路引脚的引脚信息以及所述信号线的信号线信息生成当阶层版图模块的版图引脚；和/或
根据所述当阶层电路模块的电路引脚的引脚信息、所述当阶层电路模块的电路引脚与下阶层电路模块的电路引脚的对应关系信息生成所述当阶层版图模块的版图引脚；
提取所述当阶层版图模块的版图引脚的引脚信息，当至少两个版图引脚的引脚信息相同时，对所述至少两个版图引脚进行合并处理。
4.根据权利要求1或3所述的方法，其特征在于，根据所述当阶层电路模块的电路引脚的引脚信息以及所述信号线的信号线信息生成当阶层版图模块的版图引脚，包括：
读取所述当阶层电路模块的电路引脚的引脚信息确定与其对应的当阶层版图模块中的信号线，其中，所述当阶层电路模块的电路引脚与所述当阶层版图模块中的信号线具有相同的名称标识；
读取所述信号线的信号线信息；
根据所述当阶层电路模块的电路引脚的引脚信息以及所述信号线信息，确定所述当阶层版图模块的版图引脚的引脚信息，生成所述版图引脚。
5.根据权利要求2或3所述的方法，其特征在于，根据所述当阶层电路模块的电路引脚的引脚信息、所述对应关系信息生成所述当阶层版图模块的版图引脚，包括：
读取所述当阶层电路模块的电路引脚与所述下阶层电路模块的电路引脚的对应关系信息，确定与所述当阶层电路模块的电路引脚对应的下阶层电路模块的电路引脚；
根据所述下阶层电路模块的电路引脚的引脚信息确定与其对应的所述下阶层版图模块的版图引脚；
读取所述下阶层版图模块的版图引脚的引脚信息；
根据所述下阶层版图模块的版图引脚的引脚信息及所述当阶层电路模块的电路引脚的引脚信息，确定所述当阶层版图模块的版图引脚的引脚信息，生成所述当阶层版图模块的版图引脚。
6.根据权利要求1所述的方法，其特征在于，还包括：
按照所述当阶层版图模块的版图引脚的引脚信息，使用对应的标字层在所述当阶层版图模块的版图引脚上生成标字。
7.根据权利要求1所述的方法，其特征在于，所述方法还包括：
获取当阶层电路模块的电路引脚的引脚信息以及当阶层版图模块的版图引脚的引脚信息；
将所述当阶层电路模块的电路引脚的引脚信息中的引脚名称，与所述当阶层版图模块的版图引脚的引脚信息中的引脚名称进行一一对应；
将不存在与其一一对应的当阶层版图模块的版图引脚的当阶层电路模块的电路引脚，和/或存在多个与其对应当阶层版图模块的版图引脚的当阶层电路模块的电路引脚设置为校验结果。
8.一种集成电路版图引脚的设置装置，其特征在于，包括：
提取模块，用于提取当阶层电路模块的电路引脚的引脚信息；
判断模块，用于判断当阶层版图模块是否存在下阶层版图模块，以及当阶层版图模块中是否包含有信号线，其中，所述当阶层版图模块为与所述当阶层电路模块对应的版图模块；
生成模块，用于当所述当阶层版图模块不存在下阶层版图模块，且所述当阶层版图模块中包含有信号线时，根据所述当阶层电路模块的电路引脚的引脚信息以及所述信号线的信号线信息生成当阶层版图模块的版图引脚。
9.一种服务器，其特征在于，包括：
存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行权利要求1-7所述的集成电路版图引脚的设置方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使所述计算机执行权利要求1-7所述的集成电路版图引脚的设置方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711443221.6A CN108304614B (zh) | 2017-12-27 | 2017-12-27 | 集成电路版图引脚的设置方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711443221.6A CN108304614B (zh) | 2017-12-27 | 2017-12-27 | 集成电路版图引脚的设置方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108304614A true CN108304614A (zh) | 2018-07-20 |
| CN108304614B CN108304614B (zh) | 2021-10-22 |
Family
ID=62867565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711443221.6A Active CN108304614B (zh) | 2017-12-27 | 2017-12-27 | 集成电路版图引脚的设置方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108304614B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109270084A (zh) * | 2018-11-02 | 2019-01-25 | 郑州云海信息技术有限公司 | 基于检测ict测点确定pcb质量的方法、装置及介质 |
| CN109585442A (zh) * | 2018-11-28 | 2019-04-05 | 武汉瑞纳捷电子技术有限公司 | 一种大功率芯片版图及其布局和封装打线优化方法 |
| CN111241775A (zh) * | 2019-12-27 | 2020-06-05 | 成都锐成芯微科技股份有限公司 | 集成电路版图拼接方法 |
| CN113591426A (zh) * | 2021-08-04 | 2021-11-02 | 北京华大九天科技股份有限公司 | 一种集成电路版图设计中创建线网标识的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04291743A (ja) * | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | 半導体集積回路の設計支援装置 |
| JP2008172143A (ja) * | 2007-01-15 | 2008-07-24 | Toshiba Corp | マクロモジュール、セルライブラリ、およびそれを用いた自動配置配線方法 |
| US20090083689A1 (en) * | 2007-09-25 | 2009-03-26 | International Business Machines Corporation | Gridded-router based wiring on a non-gridded library |
| CN103838904A (zh) * | 2012-11-27 | 2014-06-04 | 北京华大九天软件有限公司 | 一种批量生成Teeth的方法 |
-
2017
- 2017-12-27 CN CN201711443221.6A patent/CN108304614B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04291743A (ja) * | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | 半導体集積回路の設計支援装置 |
| JP2008172143A (ja) * | 2007-01-15 | 2008-07-24 | Toshiba Corp | マクロモジュール、セルライブラリ、およびそれを用いた自動配置配線方法 |
| US20090083689A1 (en) * | 2007-09-25 | 2009-03-26 | International Business Machines Corporation | Gridded-router based wiring on a non-gridded library |
| CN103838904A (zh) * | 2012-11-27 | 2014-06-04 | 北京华大九天软件有限公司 | 一种批量生成Teeth的方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109270084A (zh) * | 2018-11-02 | 2019-01-25 | 郑州云海信息技术有限公司 | 基于检测ict测点确定pcb质量的方法、装置及介质 |
| CN109585442A (zh) * | 2018-11-28 | 2019-04-05 | 武汉瑞纳捷电子技术有限公司 | 一种大功率芯片版图及其布局和封装打线优化方法 |
| CN111241775A (zh) * | 2019-12-27 | 2020-06-05 | 成都锐成芯微科技股份有限公司 | 集成电路版图拼接方法 |
| CN111241775B (zh) * | 2019-12-27 | 2023-05-30 | 成都锐成芯微科技股份有限公司 | 集成电路版图拼接方法 |
| CN113591426A (zh) * | 2021-08-04 | 2021-11-02 | 北京华大九天科技股份有限公司 | 一种集成电路版图设计中创建线网标识的方法 |
| CN113591426B (zh) * | 2021-08-04 | 2022-05-24 | 北京华大九天科技股份有限公司 | 一种集成电路版图设计中创建线网标识的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108304614B (zh) | 2021-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108304614A (zh) | 集成电路版图引脚的设置方法及装置 | |
| US10198543B2 (en) | Sub-module physical refinement flow | |
| TW201218004A (en) | Methods, systems, and articles of manufacture for implementing electronic circuit designs with electrical awareness | |
| WO2021189855A1 (zh) | 基于ct序列的图像识别方法、装置、电子设备及介质 | |
| US8234612B2 (en) | Cone-aware spare cell placement using hypergraph connectivity analysis | |
| US20150379181A1 (en) | Routing Standard Cell-Based Integrated Circuits | |
| KR20010094311A (ko) | 비표준 셀을 포함하는 집적회로의 설계 및 레이아웃 방법및 이를 기록한 기록매체 | |
| CN109493910A (zh) | 微控制器及其操作方法以及具有该微控制器的存储*** | |
| CN108140067A (zh) | 交互式多步骤物理合成 | |
| JP4544118B2 (ja) | 回路検証システムと方法、及びプログラム | |
| CN107783953A (zh) | 信息录入方法及终端设备 | |
| CN102736957B (zh) | 复位方法及其装置 | |
| CN105279050B (zh) | 一种检测SoC前后端ROM数据一致性的方法 | |
| CN109325167A (zh) | 特征分析方法、装置、设备、计算机可读存储介质 | |
| CN106780660A (zh) | 一种图片处理方法及电子设备 | |
| CN109191379B (zh) | 一种全景拼接的语义标注方法、***、终端和存储介质 | |
| US20220100946A1 (en) | Electrical design rule checking method and device for integrated circuit | |
| CN105137329B (zh) | 一种检查电路中mos场效应管栅极悬空的方法及*** | |
| US8997210B1 (en) | Leveraging a peripheral device to execute a machine instruction | |
| CN114037700A (zh) | 面板缺陷检测方法、装置、电子设备及存储介质 | |
| US7290235B2 (en) | Method and system for embedding wire model objects in a circuit schematic design | |
| CN108628895A (zh) | 一种地图数据的处理方法及装置 | |
| CN106446611A (zh) | 密级信息生成方法、读取方法及装置 | |
| CN106909570B (zh) | 一种数据转换方法及装置 | |
| CN104410567A (zh) | 即时通讯方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: No.9, Xuesen Road, science and Technology City, Suzhou high tech Zone, Suzhou City, Jiangsu Province Patentee after: Hexin Technology (Suzhou) Co.,Ltd. Address before: 215163 building 3, No.9 Xuesen Road, science and Technology City, high tech Zone, Suzhou City, Jiangsu Province Patentee before: SUZHOU POWERCORE TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221220 Address after: Room 301, No. 45, Ruiji Second Street, Huangpu District, Guangzhou, Guangdong 510799 Patentee after: Hexin Technology Co.,Ltd. Address before: No.9, Xuesen Road, science and Technology City, Suzhou high tech Zone, Suzhou City, Jiangsu Province Patentee before: Hexin Technology (Suzhou) Co.,Ltd. |