CN108269914B - 一种电子器件的制作方法 - Google Patents

一种电子器件的制作方法 Download PDF

Info

Publication number
CN108269914B
CN108269914B CN201611257316.4A CN201611257316A CN108269914B CN 108269914 B CN108269914 B CN 108269914B CN 201611257316 A CN201611257316 A CN 201611257316A CN 108269914 B CN108269914 B CN 108269914B
Authority
CN
China
Prior art keywords
material layer
alignment mark
electronic device
production method
superconducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611257316.4A
Other languages
English (en)
Other versions
CN108269914A (zh
Inventor
陈垒
吴晓蕾
王镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201611257316.4A priority Critical patent/CN108269914B/zh
Publication of CN108269914A publication Critical patent/CN108269914A/zh
Application granted granted Critical
Publication of CN108269914B publication Critical patent/CN108269914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)

Abstract

本发明提供一种电子器件的制作方法,包括如下步骤:制作第一材料层,并同步形成第一对准标记;制作第二材料层,并同步形成第二对准标记;所述第一、第二对准标记共同组成复合标记;制作第三材料层,其中,所述第三材料层的图案采用电子束曝光定义,所述电子束曝光采用所述复合标记作为套刻对准标记。本发明中,电子束曝光采用复合标记作为套刻对准标记,所述复合标记中,第一、第二对准标记分别与第一、第二材料层同步制作,如果光刻工艺误差使第一材料层图案与第二材料层图案发生偏移,这个偏移情况也会存在于两层结合的复合标记上,利用这个带有偏移信息的复合标记,就能精确地定位第三材料层的位置,从而刻画定位精确的第三材料层图案。

Description

一种电子器件的制作方法
技术领域
本发明属于电子信息技术领域,涉及一种电子器件的制作方法。
背景技术
超导量子干涉器件(SQUID)是利用约瑟夫森(Josephson)效应设计的极灵敏的磁传感器,可用于探测小到10-15Tesla的磁场(相当于地磁场的几百亿分之一),是目前为止检测灵敏度最高的磁敏传感器。纳米超导量子干涉器件(NanoSQUID)是基于超导量子干涉器件(SQUID)发展起来的一种新型器件。它利用纳米结代替传统的隧穿结,使得超导环的面积可以得到大幅度的缩小,器件的最小可测自旋数相应的得到大幅度的增加,从而提升了器件对于介观至微观尺寸的样品的灵敏度。另外,它可以承受较大的磁场以及与样品直接耦合。在生物分子结构研究,量子信息,新材料研究等多方面具备应用前景。
目前新发明的一种新型的纳米超导量子干涉器件(专利名称“一种纳米超导量子干涉器件及其制作方法”,发表文Nano Letters(IF:13.799,DOI:10.1021/acs.nanolett.6b03826)http://pubs.acs.org/doi/abs/10.1021/acs.nanolett.6b03826),将超导环和纳米结分成两个主要步骤来实现,利用电子束曝光刻画超导纳米线,使其垂直于中间绝缘缝隙的纳米线连接第一超导材料层与第二超导材料层,制成的纳米超导量子干涉器具有较大的磁通调制深度以及无回滞的I-V曲线。目前国际上较为普遍利用聚焦离子束或者电子束曝光直接在超导薄膜上刻画超导环和纳米结的平面结构,它的缺点是临界电流和磁通调制深度较小,超导环的厚度受到纳米结的限制。而新型的纳米超导量子干涉器件解决了技术中纳米结长度无法做到和超导材料的相干长度相当、超导环厚度受到纳米结的限制从而导致器件性能降低的问题。
上述纳米超导量子干涉器件制备过程涉及两层光学光刻、一层电子束曝光,利用电子束曝光刻画超导纳米线,超导纳米线连接光刻技术形成的第一超导材料层图形和第二超导材料层图形,形成纳米结,如图1所示,设计的超导纳米线103中心定位于第一超导材料层101图案的边缘,第二超导材料层102图案“U”形两端其中一端的中心。电子束曝光技术的精度极高,达到纳米级别,然而光刻技术由于目前的精度限制,容易使得实际第一超导材料层图案与第二超导材料层图案和设计的图案位置存在偏移,造成电子束曝光采用其中一层光刻材料层对准标记刻画的纳米线与设计位置有偏移。
电子束曝光技术是在扫描电镜技术的基础上发展起来的,其原理是计算机控制电子束成像及偏转***,聚焦形成高能电子束流,轰击照射涂有高分辨率和高灵敏度化学抗蚀剂的基片,形成抗蚀剂图案,再经后续工艺将图形转移到基片上。电子束曝光采用自动检测、补偿的方式实现精确的定位、对准,其定位、套准精度要达到几十纳米以下。为实现如此高的定位、套准精度,对准标记检测技术和对准标记制作技术则是关键技术,尤其是对准标记的质量要求极其严格。电子束曝光是通过样品台坐标和设计版图坐标系结合来定位曝光区域,对准标记可做成凸起的标记或凹陷的刻蚀标记,可以是金属也可以是材料层本身。此前,制备超导量子干涉器件的纳米线时,是以第二材料层十字标记104作为套刻对准标记来进行套刻,如图2所示。这样的对准标记存在一个问题,由于对准标记是由第二材料层制作的,如果在工艺过程中,第二材料层图形相对第一材料层图形存有偏移(例如第二材料层图形相对标准位置上移和左右偏移),如图3所示,此时根据第二材料层十字对准标记104坐标进行套刻,虽然纳米线103会刻画在第二超导材料层102U形侧端线条的中心(c=d),但是纳米线103中心会上移(a>b),无法对准第一超导材料层图案的下边缘。
同理,如果套刻对准标记是由第一超导材料层制作的,那么在以第一材料层十字标记105作为套刻对准标记来进行套刻时,虽然纳米线103中心对准的位置是第一超导材料层图案的下边缘(a=b),但若由于工艺误差,第一超导材料层与第二超导材料层图案存在偏移,则此时纳米线103刻画在第二超导材料层图案也会存在偏移(c>d),如图4所示。
综上,电子束曝光想要在平面多层材料结构的器件上刻画,需要套刻已经在基片上的标记来进行定位。而由于工艺上的误差,如想要在两层材料形成的平面图形上进行套刻曝光,如果只利用一层材料层的套刻标记,结果势必是在这一层材料层的套刻位置精确,然而却在未有套刻标记的材料层上图形产生偏移。
因此,如何提供一种电子器件的制作方法,以解决套刻位置偏移的问题,成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种电子器件的制作方法,用于解决现有技术中当通过光学光刻定义的图案存在位置偏移时,后续通过电子束曝光定义的图案也会存在位置偏移的问题。
为实现上述目的及其他相关目的,本发明提供一种电子器件的制作方法,包括如下步骤:
制作第一材料层,并同步形成第一对准标记;
制作第二材料层,并同步形成第二对准标记;所述第一对准标记与第二对准标记共同组成复合标记;
制作第三材料层,其中,所述第三材料层的图案采用电子束曝光定义,所述电子束曝光采用所述复合标记作为套刻对准标记。
可选地,采用所述复合标记作为套刻对准标记时,以所述复合标记建立X-Y平面直角坐标系,其中,以所述第一对准标记的位置确定X轴,以所述第二对准标记的位置确定Y轴,所述X-Y平面直角坐标系的原点作为对准中心。
可选地,制作至少两个所述复合标记。
可选地,所述第一对准标记与所述第一材料层的材料相同,所述第二对准标记与所述第二材料层的材料相同。
可选地,所述第一材料层及第二材料层的图案均采用光学光刻定义。
可选地,所述第一对准标记与第二对准标记均为长条结构并相互垂直,且在理想状态下,所述第一对准标记与所述第二对准标记的中心重合。
可选地,所述第一对准标记与第二对准标记均包括至少一个矩形结构,且在理想状态下,所述第一对准标记与所述第二对准标记拼接成另一个较大且完整的矩形结构。
可选地,所述第一材料层与第二材料层均形成于衬底上,且所述第一材料层与第二材料层在所述衬底上的垂直投影没有重叠区域;所述第三材料层至少有一部分形成于所述第一材料层上,且至少有一部分形成于所述第二材料层之上,将所述第一材料层与第二材料层连接。
可选地,所述电子器件为纳米超导量子干涉器件,其中,所述第一材料层与第二材料层分别为第一超导材料层与第二超导材料层,且所述第一超导材料层与所述第二超导材料层之间形成有绝缘夹层,所述第二超导材料层与所述衬底之间形成有绝缘材料层;所述第三材料层包括至少一条纳米线,所述纳米线垂直于所述绝缘夹层并连接所述第一超导材料层与所述第二超导材料层,形成两个并联的纳米结。
可选地,所述绝缘夹层的厚度范围是1~10nm;所述纳米线的宽度范围是1-100nm。
如上所述,本发明的电子器件的制作方法,具有以下有益效果:本发明中,电子束曝光采用复合标记作为套刻对准标记,所述复合标记由第一对准标记与第二对准标记结合而成,其中,第一对准标记与第二对准标记分别与第一材料层、第二材料层同步制作,如果光刻工艺误差使第一材料层图案与第二材料层图案发生偏移,这个偏移情况也会存在于两层结合的复合标记上,利用这个带有偏移信息的复合标记,就能精确地定位第三材料层的位置,从而刻画定位精确的第三材料层图案。
附图说明
图1显示为现有技术中纳米超导量子干涉器件的结构示意图。
图2显示为现有技术中制备纳米超导量子干涉器件的纳米线时,在理想状态下,以第二材料层十字对准标记坐标进行套刻的示意图。
图3显示为现有技术中制备纳米超导量子干涉器件的纳米线时,在第二材料层图形相对第一材料层图形存有偏移时,以第二材料层十字对准标记坐标进行套刻的示意图。
图4显示为现有技术中制备纳米超导量子干涉器件的纳米线时,在第二材料层图形相对第一材料层图形存有偏移时,以第一材料层十字对准标记坐标进行套刻的示意图。
图5显示为本发明的电子器件的制作方法在理想状态下,采用两层材料复合标记作为套刻对准标记进行套刻的示意图。
图6显示为本发明的电子器件的制作方法在第二材料层图形相对第一材料层图形存有偏移时,采用两层材料复合标记作为套刻对准标记进行套刻的示意图。
图7显示为图6所示结构的剖面图。
图8显示为本发明的电子器件的制作方法制作至少两个所述复合标记进行套刻的示意图。
图9-图12显示为本发明的电子器件的制作方法中采用的矩形复合标记的结构示意图。
图13显示为本发明的电子器件的制作方法制作的另一电子器件的平面结构示意图。
元件标号说明
101 第一超导材料层
102 第二超导材料层
103 纳米线
104 第二材料层十字标记
105 第一材料层十字标记
201 第一材料层
202 第二材料层
203 第三材料层
204 绝缘夹层
205 衬底
206 复合标记
2061 第一对准标记
2062 第二对准标记
207 绝缘材料层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图5-图13。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
本发明提供一种电子器件的制作方法,包括如下步骤:
S1:制作第一材料层,并同步形成第一对准标记;
S2:制作第二材料层,并同步形成第二对准标记;所述第一对准标记与第二对准标记共同组成复合标记;
S3:制作第三材料层,其中,所述第三材料层的图案采用电子束曝光定义,所述电子束曝光采用所述复合标记作为套刻对准标记。
作为示例,所述第一材料层与第二材料层均形成于衬底上,且所述第一材料层与第二材料层在所述衬底上的垂直投影没有重叠区域;所述第三材料层至少有一部分形成于所述第一材料层上,且至少有一部分形成于所述第二材料层之上,将所述第一材料层与第二材料层连接。
换句话说,所述第一材料层与第二材料层构成平面结构,所述第三材料层形成于该平面结构上,并连接所述第一材料层与第二材料层。所述第一材料层与第二材料层可以齐平,也可以不齐平。
需要指出的是,所述第一材料层与第二材料层在所述衬底上的垂直投影没有重叠区域包括两种情形,一种是所述第一材料层与第二材料层分立设置于所述衬底上,二者没有接触;另一种是所述第一材料层与第二材料层至少有一部分侧面相互接触。
作为示例,请参阅图5,所述电子器件为纳米超导量子干涉器件,其中,所述第一材料层201与第二材料层202分别为第一超导材料层与第二超导材料层,且所述第一超导材料层与所述第二超导材料层之间形成有绝缘夹层204,所述第二超导材料层与所述衬底之间形成有绝缘材料层207(参见图7所示剖面图);所述第三材料层203包括至少一条纳米线,所述纳米线垂直于所述绝缘夹层204并连接所述第一超导材料层与所述第二超导材料层,形成两个并联的纳米结。
作为示例,所述衬底的材料选自MgO、蓝宝石、Si3N4、Al2O3及SiO2中的至少一种,或者其它允许超导薄膜生长的材料。所述第一超导材料层、第二超导材料层及纳米线均采用超导材料,所述超导材料选自Nb、NbN、NbTi及NbTiN中的至少一种,或其它超导材料。
需要指出的是,所述纳米结指的是所述纳米线与所述绝缘夹层204重叠区域的超导薄膜,其长度和宽度分别由绝缘夹层204的厚度和纳米线的宽度决定。所述纳米超导量子干涉器件中,两个纳米结、所述第一超导层及第二超导层围成的区域构成超导环。所述超导环的宽度和长度最小可以分别由纳米线的间距和绝缘夹层的厚度决定。本实施例中,所述绝缘夹层的厚度范围是1~10nm;所述纳米线的宽度范围是1-100nm,可以同时实现纳米结长度小于超导材料相干长度和超导环的尺寸大幅减小的目的,增加器件对少量自旋的灵敏度。利用电子束光刻生成的结构简单,易于达到此技术的极限宽度,制备纳米超导量子干涉器件的纳米结线宽可小于现有技术,从而减小纳米超导量子干涉器件的临界电流。
具体的,通过改变所述第一超导材料层与第二超导材料层的具体结构以及绝缘夹层的数量,可以使得两个纳米结通过一条纳米线或两条纳米线来实现。本实施例中,所述纳米超导量子干涉器件包括一条绝缘夹层204及两条垂直于所述绝缘夹层的纳米线;所述第一超导材料层与所述第二超导材料层分别形成于所述绝缘夹层204的两侧并由所述纳米线连接。
作为示例,所述第二超导材料层位于两条纳米线之间的区域还形成有一凹槽或通槽。所述凹槽或通槽将所述第二超导材料层的一端分为“U”形两端。在理想状态下,两条纳米线应分别位于“U”形两端其中一端的中心,且纳米线在长度方向上被所述绝缘夹层204平均分为两段。
为了精确定位纳米线图案的位置,本发明中,在制作所述第一超导材料层时,同步形成了第一对准标记2061,且所述第一对准标记2061与所述第一材料层的材料相同;在制作所述第二超导材料层时,同步形成了第二对准标记2062,且所述第二对准标记2062与所述第二材料层的材料相同。从而形成了由两层材料组成的复合标记206。本实施例中,所述第一材料层及第二材料层的图案均采用光学光刻定义。
作为示例,所述第一对准标记2061与第二对准标记2062均为长条结构并相互垂直,且在理想状态下,所述第一对准标记2061与所述第二对准标记2062的中心重合。
具体的,在采用电子束曝光定义纳米线图案时,采用所述复合标记作为套刻对准标记。作为示例,以所述复合标记建立X-Y平面直角坐标系,其中,以所述第一对准标记2061的位置确定X轴,以所述第二对准标记2062的位置确定Y轴,所述X-Y平面直角坐标系的原点作为对准中心。
本发明的优势在于,所述复合标记由第一对准标记与第二对准标记结合而成,其中,第一对准标记与第二对准标记分别与第一材料层、第二材料层同步制作,如果光刻工艺误差使第一材料层图案与第二材料层图案发生偏移,这个偏移情况也会存在于两层结合的复合标记上,利用这个带有偏移信息的复合标记,就能精确地定位第三材料层的位置,从而刻画定位精确的第三材料层图案。
请参阅图6,显示为在第二材料层图形相对第一材料层图形存有偏移时,采用两层材料复合标记作为套刻对准标记进行套刻的示意图。作为示例,所述第二材料层202存在向上及向左偏移,如图所示,所述复合标记206中,所述第二对准标记2062也会存在上移和左移的情况。此时,以所述第一对准标记2061的位置确定X轴,以所述第二对准标记2062的位置确定Y轴,所述X-Y平面直角坐标系的原点作为对准中心,则仍然能够保证两条纳米线应分别位于“U”形两端其中一端的中心(满足距离c=d),且纳米线在长度方向上被所述绝缘夹层204平均分为两段(满足距离a=b)。
换句话说,所述第一对准标记2061可以确定对准中心的纵坐标(Y),所述第二对准标记2062可以确定对准中心的横坐标(X)。采用本发明的方法,可以精确利用电子束曝光精确确定垂直于绝缘缝隙的超导纳米线的曝光位置。
具体的,所述复合标记206可以设置于器件周围的任意区域。请参阅图7,显示为图6所示结构的剖面图。本实施例中,所述复合标记206制作于所述衬底205上,且由两层材料组成。需要指出的是,此处,所述复合标记由两层材料组成指的是这两层材料分为两次制作,但二者材质可以相同,也可以不同。
具体的,本发明中,所述复合标记206的数量可为多个,例如2-10个。请参阅图8,显示为在器件周围制作有两个复合标记206的示意图。
此外,所述复合标记206除了上述十字结构,还可以采用其它图案,此处不应过分限制本发明的保护范围。
作为示例,请参阅图9-12,显示为另外四种复合标记的平面结构示意图。其中,所述第一对准标记2061与第二对准标记2062均包括至少一个矩形结构,且在理想状态下,所述第一对准标记2061与所述第二对准标记2062拼接成另一个较大且完整的矩形结构。当发生图案偏移时,很容易识别,有利于电子束曝光对准中心的调整。
以上实施例中,所述电子器件是以纳米超导量子干涉器件为例,然而在其它实施例中,所述电子器件也可以是其它采用了光学光刻与电子束光刻技术的任意器件,例如半导体晶体管、MEMS器件等,此处不应过分限制本发明的保护范围。
请参阅图13,显示为本发明的电子器件的制作方法制作的另一电子器件的平面结构示意图,其中,所述第三材料层203被所述第一材料层201的下边缘平均分为两段,且所述第三材料层203的中心与半圆形第二材料层203的圆心重合。
综上所述,本发明的电子器件的制作方法中,电子束曝光采用复合标记作为套刻对准标记,所述复合标记由第一对准标记与第二对准标记结合而成,其中,第一对准标记与第二对准标记分别与第一材料层、第二材料层同步制作,如果光刻工艺误差使第一材料层图案与第二材料层图案发生偏移,这个偏移情况也会存在于两层结合的复合标记上,利用这个带有偏移信息的复合标记,就能精确地定位第三材料层的位置,从而刻画定位精确的第三材料层图案。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种电子器件的制作方法,其特征在于,包括如下步骤:
制作第一材料层,并同步形成第一对准标记;
制作第二材料层,并同步形成第二对准标记;所述第一对准标记与第二对准标记共同组成复合标记;
制作第三材料层,其中,所述第三材料层的图案采用电子束曝光定义,所述电子束曝光采用所述复合标记作为套刻对准标记。
2.根据权利要求1所述的电子器件的制作方法,其特征在于:采用所述复合标记作为套刻对准标记时,以所述复合标记建立X-Y平面直角坐标系,其中,以所述第一对准标记的位置确定X轴,以所述第二对准标记的位置确定Y轴,所述X-Y平面直角坐标系的原点作为对准中心。
3.根据权利要求1所述的电子器件的制作方法,其特征在于:制作至少两个所述复合标记。
4.根据权利要求1所述的电子器件的制作方法,其特征在于:所述第一对准标记与所述第一材料层的材料相同,所述第二对准标记与所述第二材料层的材料相同。
5.根据权利要求1所述的电子器件的制作方法,其特征在于:所述第一材料层及第二材料层的图案均采用光学光刻定义。
6.根据权利要求1所述的电子器件的制作方法,其特征在于:所述第一对准标记与第二对准标记均为长条结构并相互垂直,且在理想状态下,所述第一对准标记与所述第二对准标记的中心重合。
7.根据权利要求1所述的电子器件的制作方法,其特征在于:所述第一对准标记与第二对准标记均包括至少一个矩形结构,且在理想状态下,所述第一对准标记与所述第二对准标记拼接成另一个较大且完整的矩形结构。
8.根据权利要求1所述的电子器件的制作方法,其特征在于:所述第一材料层与第二材料层均形成于衬底上,且所述第一材料层与第二材料层在所述衬底上的垂直投影没有重叠区域;所述第三材料层至少有一部分形成于所述第一材料层上,且至少有一部分形成于所述第二材料层之上,将所述第一材料层与第二材料层连接。
9.根据权利要求8所述的电子器件的制作方法,其特征在于:所述电子器件为纳米超导量子干涉器件,其中,所述第一材料层与第二材料层分别为第一超导材料层与第二超导材料层,且所述第一超导材料层与所述第二超导材料层之间形成有绝缘夹层,所述第二超导材料层与所述衬底之间形成有绝缘材料层;所述第三材料层包括至少一条纳米线,所述第一超导材料层、第二超导材料层及纳米线均采用超导材料,所述纳米线垂直于所述绝缘夹层并连接所述第一超导材料层与所述第二超导材料层,形成两个并联的纳米结,所述纳米结是指所述纳米线与所述绝缘夹层重叠区域的超导薄膜,其长度和宽度分别由所述绝缘夹层的厚度和纳米线的宽度决定。
10.根据权利要求9所述的电子器件的制作方法,其特征在于:所述绝缘夹层的厚度范围是1~10nm;所述纳米线的宽度范围是1-100nm。
CN201611257316.4A 2016-12-30 2016-12-30 一种电子器件的制作方法 Active CN108269914B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611257316.4A CN108269914B (zh) 2016-12-30 2016-12-30 一种电子器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611257316.4A CN108269914B (zh) 2016-12-30 2016-12-30 一种电子器件的制作方法

Publications (2)

Publication Number Publication Date
CN108269914A CN108269914A (zh) 2018-07-10
CN108269914B true CN108269914B (zh) 2019-10-01

Family

ID=62754576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611257316.4A Active CN108269914B (zh) 2016-12-30 2016-12-30 一种电子器件的制作方法

Country Status (1)

Country Link
CN (1) CN108269914B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1912747A (zh) * 2006-09-01 2007-02-14 中国科学院上海微***与信息技术研究所 电子束曝光中套刻工艺的实现方法
CN101149563A (zh) * 2006-09-22 2008-03-26 中国科学院微电子研究所 一种电子束对准标记的制作方法及其应用
CN102623307A (zh) * 2012-03-29 2012-08-01 中国科学院半导体研究所 通用的多种材料间全限制量子点的自对准制备方法
CN103762302A (zh) * 2014-01-24 2014-04-30 中国科学院上海微***与信息技术研究所 一种纳米超导量子干涉器件及其制作方法
CN104635432A (zh) * 2015-01-27 2015-05-20 中国科学院物理研究所 用于电子束曝光的待曝光衬底及对准标记定位的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1912747A (zh) * 2006-09-01 2007-02-14 中国科学院上海微***与信息技术研究所 电子束曝光中套刻工艺的实现方法
CN101149563A (zh) * 2006-09-22 2008-03-26 中国科学院微电子研究所 一种电子束对准标记的制作方法及其应用
CN102623307A (zh) * 2012-03-29 2012-08-01 中国科学院半导体研究所 通用的多种材料间全限制量子点的自对准制备方法
CN103762302A (zh) * 2014-01-24 2014-04-30 中国科学院上海微***与信息技术研究所 一种纳米超导量子干涉器件及其制作方法
CN104635432A (zh) * 2015-01-27 2015-05-20 中国科学院物理研究所 用于电子束曝光的待曝光衬底及对准标记定位的方法

Also Published As

Publication number Publication date
CN108269914A (zh) 2018-07-10

Similar Documents

Publication Publication Date Title
US9741919B2 (en) Nano-scale superconducting quantum interference device and manufacturing method thereof
WO2015144073A1 (zh) 一种单芯片三轴磁场传感器及其制备方法
CN109560189B (zh) 一种磁通超导探测器及制备方法以及探测方法
CN106816525B (zh) 氮化铌squid器件、制备方法及参数后处理方法
RU2010140357A (ru) Способ формирования структуры с магнитным туннельным переходом
US20240162179A1 (en) Pillars as stops for precise chip-to-chip separation
JP2013518273A (ja) 集積磁力計およびその製造プロセス
KR102241971B1 (ko) 양자 비트 디페이징을 감소시키기 위한 선택적 캡핑
CN110148664A (zh) 约瑟夫森结的制备方法
CN111969100B (zh) 基于TaN的约瑟夫森结及其制备方法
CN108539004A (zh) 亚微米约瑟夫森隧道结及其制备方法
CN111244259A (zh) 一种约瑟夫森结及超导量子干涉器件的制备方法
CN105702849B (zh) 台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法
CN111969101A (zh) 基于NbN的约瑟夫森结及其制备方法
CN108269914B (zh) 一种电子器件的制作方法
US10586911B1 (en) Gradiometric parallel superconducting quantum interface device
CN107229021B (zh) 三维磁场测量组件及制备方法
CA3089263C (en) Josephson junctions with reduced stray inductance
JP2001111123A (ja) Squid素子
JP4820481B2 (ja) 超伝導量子干渉素子
Ye et al. Magnetic alignment technology for wafer bonding
US7470551B2 (en) Spin transistor and manufacturing method thereof
TW498326B (en) Formation method of magneto-resistance RAM with magnetic tunnel junction
Costache et al. Lateral Metallic Nanostructures for Spintronics
CN104597417A (zh) 具有带有永久磁体的磁传感器的装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant