CN111969100B - 基于TaN的约瑟夫森结及其制备方法 - Google Patents

基于TaN的约瑟夫森结及其制备方法 Download PDF

Info

Publication number
CN111969100B
CN111969100B CN202010871234.9A CN202010871234A CN111969100B CN 111969100 B CN111969100 B CN 111969100B CN 202010871234 A CN202010871234 A CN 202010871234A CN 111969100 B CN111969100 B CN 111969100B
Authority
CN
China
Prior art keywords
layer
tan
nbn
film
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010871234.9A
Other languages
English (en)
Other versions
CN111969100A (zh
Inventor
张露
闫恺心
陈垒
王镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202010871234.9A priority Critical patent/CN111969100B/zh
Publication of CN111969100A publication Critical patent/CN111969100A/zh
Application granted granted Critical
Publication of CN111969100B publication Critical patent/CN111969100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0156Manufacture or treatment of devices comprising Nb or an alloy of Nb with one or more of the elements of group IVB, e.g. titanium, zirconium or hafnium
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0241Manufacture or treatment of devices comprising nitrides or carbonitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/805Constructional details for Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/85Superconducting active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本发明提供一种基于TaN的约瑟夫森结及其制备方法,制备方法包括:提供衬底,形成NbN底层膜、金属TaN势垒层以及NbN顶层膜,刻蚀定义底电极和结区,形成隔离层和配线层。本发明通过离子氮化工艺形成金属TaN势垒层,得到SNS结构约瑟夫森结,可以提高势垒层电阻率的稳定性,无需并联电阻,解决了SIS约瑟夫森结磁通噪声及集成度的问题,提高了工艺重复性以及稳定性,势垒层材料的电阻率及厚度等可通过离子氮化时间及功率等参数自由调控,有效避免了S/N界面处绝缘层的形成,表面平整度高及氮化均匀性好,改善了SNS结的特征电压IcRn很小,限制了器件的高频应用的缺陷,有利于高质量NbN SNS约瑟夫森结的研发。

Description

基于TaN的约瑟夫森结及其制备方法
技术领域
本发明属于超导电子学领域,特别是涉及一种基于TaN的约瑟夫森结及其制备方法。
背景技术
人类进入信息时代以来,从未停止对高性能计算***的追求。基于半导体晶体管的数字电路飞速发展了半个多世纪后,晶体管的集成度正接近物理极限尺寸,摩尔定律行将失效,数字计算遇到了能耗与速度的瓶颈。超导单磁通量子(SFQ,Single Flux Quantum)电路利用超导约瑟夫森结作为开关,以超导环路中是否存在单个磁通量子表示逻辑信息。与传统半导体CMOS电路高低电平的编码方式相比,超导SFQ电路拥有量子化的信号精度,基于SFQ电路的可重构的数据路径处理器时钟频率可达23GHz,同时功耗仅为4.1mW。采用亚微米约瑟夫森结技术制造的简单SFQ数字电路工作频率更是高达770GHz。超导SFQ电路在速度和功耗上的优势使其在高性能计算机、电压基准、单光子读出及高精度模数转换等领域具有广阔的应用前景。
SFQ电路最基本和最核心的单元是约瑟夫森结。目前,国际上SFQ电路主流是基于超导Nb材料和Nb/AlOx/Nb约瑟夫森结外加并联电阻构成,此SIS(Superconductor/Insulator/Superconductor)约瑟夫森结具有满足RSFQ电路(SFQ电路又叫RSFQ(RapidSingle Flux Quantum)电路)应用需求的高临界电流密度和特征电压,但是由于并联电阻的存在,不仅在结构上限制了SFQ电路的集成度,而且会产生寄生电感,降低器件的性能。NbN超导材料的SNS(Superconductor/Normal metal/Superconductor)约瑟夫森结具有工作温度高、能隙电压大、特征电压大、临界电流密度调控范围宽等优点,使得其在超导高频电子学应用中具有速度高和能耗低的优势。另一方面,SNS结构可以消除并联电阻,从结构上提高SFQ电路的集成度。因此,制备具有高特征电压(IcRn)的NbN系SNS约瑟夫森结对提高SFQ电路的性能具有重要作用,从而可以拓展RSFQ电路在许多前沿领域的应用。SNS约瑟夫森结的特征电压(IcRn)强烈依赖于势垒层物性及各膜层界面特性,因此,选择合适的势垒层材料并制备出界面干净的三层膜尤为重要。但是,目前的SNS结构的约瑟夫森结难以在保证势垒层电阻率稳定性的前提下,实现势垒层物性自由调控,并保障大尺寸范围内薄膜的均匀性实现高特征电压的SNS约瑟夫森结的制备。
因此,如何提供一种基于TaN的约瑟夫森结及其制备方法以解决上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种基于TaN的约瑟夫森结及其制备方法,用于解决现有技术中难以在保证势垒层电阻率稳定性的前提下,实现势垒层自由调控,并保障大尺寸范围内薄膜的均匀性实现高特征电压的SNS约瑟夫森结制备等问题。
为实现上述目的及其他相关目的,本发明提供一种基于TaN的约瑟夫森结的制备方法,其特征在于,包括如下步骤:
提供衬底;
于所述衬底上形成功能结构材料层,所述功能结构材料层包括自下而上形成的NbN底层膜、金属TaN势垒层以及NbN顶层膜,其中,所述金属TaN势垒层的形成包括:于所述NbN底层膜表面形成Ta薄膜,对所述Ta薄膜进行离子氮化处理,以基于所述Ta薄膜得到形成在所述NbN底层膜上的所述金属TaN势垒层;
基于第一刻蚀工艺刻蚀所述功能结构材料层,以在所述NbN底层膜中定义出底电极;
基于第二刻蚀工艺刻蚀位于所述底电极上的所述NbN顶层膜及所述金属TaN势垒层,以定义出若干个结区,其中,所述结区的所述金属TaN势垒层构成结势垒层,所述结区的所述NbN顶层膜构成顶电极;
于所述顶电极、所述结势垒层及所述底电极显露的表面及周围的所述衬底上形成隔离层,所述隔离层中形成有显露所述顶电极的第一连接孔及显露所述底电极的第二连接孔;
于所述隔离层上形成配线层,所述配线层包括通过所述第一连接孔与所述顶电极电连接的第一配线部以及通过所述第二连接孔与所述底电极电连接的第二配线部。
可选地,进行所述离子氮化处理的过程中包括:将形成有所述Ta薄膜的衬底置于真空腔中,基于所述真空腔形成含氮等离子体,采用所述含氮等离子体对所述Ta薄膜表面进行轰击以完成所述离子氮化处理,其中,形成的所述金属TaN势垒层与所述NbN底层膜之间还有剩余Ta薄膜。
可选地,通过所述离子氮化处理的时间及功率中的至少一者调控所述金属TaN势垒层电阻率及厚度。
可选地,基于所述氮化处理调控约瑟夫森结的界面电子透过系数,其中,调控所述界面电子透过系数的方式包括:通过公式γ=(ρsξs)/(ρnξn)调控所述界面电子透过系数,γ代表比值,ρ代表电阻率,ξ代表相干长度,n代表金属TaN势垒层,s代表电极层。
可选地,基于所述氮化处理调控约瑟夫森结的临界电流密度和/或特征电压,其中,通过公式Jc(d,T)=Jc0exp(-d/ξn(T))调控所述临界电流密度,d代表金属TaN势垒层的厚度,T代表温度,Jc0代表,n代表金属TaN势垒层,ξ代表相干长度;通过公式Vc(d,T)=Vc0(d/ξn(T))exp(-d/ξn(T))调控所述特征电压,d代表金属TaN势垒层的厚度,T代表温度,Vc0代表,n代表金属TaN势垒层,ξ代表相干长度。
可选地,基于所述氮化处理工艺形成所述金属TaN势垒层的过程中,所述金属TaN势垒层直接与NbN底层膜或剩余Ta薄膜相接触,且所述金属TaN势垒层中的N元素形成于材料层表面遮蔽Nb元素。
可选地,所述衬底包括单晶氧化镁衬底,所述衬底的厚度为0.4mm;所述NbN底层膜的厚度介于150nm-250nm之间;所述金属TaN势垒层的厚度介于2nm-8nm之间;所述NbN顶层膜的厚度介于150nm-250nm之间;所述结区的形状包括圆形,所述圆形的直径介于1.6μm-3μm之间;所述第一连接孔的直径介于1.2μm-2.6μm之间;所述第二连接孔的直径介于1.2μm-2.6μm之间。
可选地,基于所述第一刻蚀工艺同时刻蚀所述NbN底层膜、所述金属TaN势垒层以及所述NbN顶层膜;基于所述第二刻蚀工艺同时刻蚀所述NbN顶层膜及所述金属TaN势垒层。
可选地,所述第一刻蚀工艺包括步进式曝光和感应耦合等离子体刻蚀;所述第二刻蚀工艺包括步进式曝光和感应耦合等离子体刻蚀;所述NbN底层膜通过直流反应磁控溅射方法制备;所述NbN顶层膜通过直流反应磁控溅射方法制备;所述配线层通过直流反应磁控溅射方法制备。
本发明还提供一种基于TaN的约瑟夫森结,所述约瑟夫森结优选采用本发明的约瑟夫森结的制备方法制备得到,当然,还可以采用其他方法制备,基于TaN的约瑟夫森结包括:
衬底;
功能结构层,形成于所述衬底上,所述功能结构层自下而上包括底电极、结势垒层以及顶电极,其中,所述结势垒层包括金属TaN层,所述底电极包括底NbN层,所述顶电极包括顶NbN层,所述金属TaN层基于对Ta薄膜进行离子氮化处理工艺形成;
隔离层,形成于所述顶电极、所述结势垒层及所述底电极显露的表面及周围的衬底上,所述隔离层中形成有显露所述顶电极的第一连接孔及显露所述底电极的第二连接孔;
配线层,所述配线层包括通过所述第一连接孔与所述顶电极电连接的第一配线部以及通过所述第二连接孔与所述底电极电连接的第二配线部。
可选地,所述衬底包括单晶氧化镁衬底,所述衬底的厚度为0.4mm;所述底NbN层的厚度介于150nm-250nm之间;所述金属TaN层的厚度介于2nm-8nm之间;所述顶NbN层的厚度介于150nm-250nm之间;所述底电极上定义有若干个结区,所述结势垒层和所述顶电极位于所述结区内,所述结区的形状包括圆形,所述圆形的直径介于1.6μm-3μm之间;所述第一连接孔的直径介于1.2μm-2.6μm之间;所述第二连接孔的直径介于1.2μm-2.6μm之间。
可选地,所述金属TaN层的下表面直接与所述底NbN层或剩余Ta薄膜相接触;所述金属TaN层的上表面直接与所述顶NbN层相接触,所述金属TaN层中N元素形成于材料层表面遮蔽Nb元素。
如上所述,本发明的基于TaN的约瑟夫森结及其制备方法,通过离子氮化工艺形成金属TaN势垒层作为约瑟夫森结的势垒层,提高势垒层电阻率的稳定性,制备得到SNS结构约瑟夫森结,无需并联电阻,解决了SIS结构约瑟夫森结磁通噪声及集成度的问题,并改善了工艺重复性以及稳定性差的问题,另外,通过离子氮化工艺,可以实现势垒层的自由调控,势垒层材料的电阻率及厚度等可通过离子氮化时间及功率等参数自由调控,有效避免了S/N界面处绝缘层的形成,同时具有表面平整度高以及氮化均匀性好等特点,改善了SNS结的特征电压IcRn很小,限制了器件的高频应用的缺陷,有利于高质量NbN系SNS约瑟夫森结的研发。本发明在保证TaN势垒层电阻率稳定性的前提条件下,实现TaN薄膜物性自由调控的同时还能保障大尺寸范围内薄膜的均匀性,成为高特征电压SNS约瑟夫森结。
附图说明
图1显示为本发明一示例基于TaN的约瑟夫森结的制备工艺流程图。
图2显示为本发明一示例基于TaN的约瑟夫森结的制备中提供衬底的结构示意图。
图3显示为本发明一示例基于TaN的约瑟夫森结的制备中形成NbN底层膜的示意图。
图4显示为本发明一示例基于TaN的约瑟夫森结的制备中形成Ta薄膜的结构示意图。
图5显示为本发明一示例基于TaN的约瑟夫森结的制备中形成金属TaN势垒层的图示。
图6显示为本发明一示例基于TaN的约瑟夫森结的制备中形成NbN顶层膜的示意图。
图7显示为本发明一示例基于TaN的约瑟夫森结的制备中定义出底电极的示意图。
图8显示为本发明一示例基于TaN的约瑟夫森结的制备中定义出结区的示意图。
图9显示为本发明一示例基于TaN的约瑟夫森结的制备中形成隔离层的示意图。
图10显示为本发明一示例基于TaN的约瑟夫森结的制备中形成配线层的示意图。
图11显示为SIS结典型I-V曲线。
图12显示为SNS结典型I-V曲线。
元件标号说明
101 衬底
102 NbN底层膜
103 Ta薄膜
104 金属TaN势垒层
105 剩余Ta薄膜
106 NbN顶层膜
107 底电极
108 剩余Ta薄膜刻蚀层
109 结势垒层
110 顶电极
111 隔离层
111a 第一连接孔
111b 第二连接孔
112 配线层
112a 第一配线部
112b 第二配线部
S1~S6 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。“介于……之间”表示包括两个端点值。
在本申请的上下文中,所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,其组件布局型态也可能更为复杂。
如图1所示,本发明提供一种基于TaN的约瑟夫森结的制备方法,包括如下步骤:
S1,提供衬底;
S2,于所述衬底上形成功能结构材料层,所述功能结构材料层包括自下而上形成的NbN底层膜、金属TaN势垒层以及NbN顶层膜,其中,所述金属TaN势垒层的形成包括:于所述NbN底层膜表面形成Ta薄膜,对所述Ta薄膜进行离子氮化处理,以基于所述Ta薄膜得到形成在所述NbN底层膜上的所述金属TaN势垒层;
S3,基于第一刻蚀工艺刻蚀所述功能结构材料层,以在所述NbN底层膜中定义底电极;
S4,基于第二刻蚀工艺刻蚀位于所述底电极上的所述NbN顶层膜及所述金属TaN势垒层,以定义出若干个结区,其中,所述结区的所述金属TaN势垒层构成结势垒层,所述结区的所述NbN顶层膜构成顶电极;
S5,于所述顶电极、所述结势垒层及所述底电极显露的表面及周围的所述衬底上形成隔离层,所述隔离层中形成有显露所述顶电极的第一连接孔及显露所述底电极的第二连接孔;
S6,于所述隔离层上形成配线层,所述配线层包括通过所述第一连接孔与所述顶电极电连接的第一配线部以及通过所述第二连接孔与所述底电极电连接的第二配线部。
下面将结合附图详细说明本发明的基于TbN的约瑟夫森结的制备方法,其中,需要说明的是,上述顺序并不严格代表本发明所保护的基于TbN的约瑟夫森结的制备顺序,本领域技术人员可以依据实际工艺步骤进行改变,图1仅示出了一种示例中的基于TbN的约瑟夫森结的制备步骤,本领域技术人员可以依据本领域常规选择进行设计改变。
首先,如图1中的S1及图2所示,进行步骤S1,提供衬底101。所述衬底101可以是单层材料层,也可以是由多层材料层构成的叠层结构。在一示例中,所述衬底101选择为氧化镁(MgO),可以是单晶氧化镁衬底,进一步优选为(100)方向的单晶氧化镁衬底,当然,还可以选择为可以实现本发明功能的其他常见衬底。所述衬底101的厚度是0.4mm,以适应stepper设备的要求。
接着,如图1中的S2及图3-6所示,进行步骤S2,于所述衬底101上形成功能结构材料层,所述功能结构材料层包括自下而上形成的NbN底层膜102、金属TaN势垒层104以及NbN顶层膜106,其中,所述金属TaN势垒层104的形成包括:如图4所示,于所述NbN底层膜102表面形成Ta薄膜103,对所述Ta薄膜103进行离子氮化处理,以基于所述Ta薄膜103得到形成在所述NbN底层膜102上的所述金属TaN势垒层104,所述势垒层是指薄膜化学计量比偏离1:1,低温下表现出正常金属行为的TaN薄膜。例如,可以是N/Ta化学计量比小于0.5,可以选择为0.2或0.3,具有体心立方或六角结构,低温下表现出正常金属行为的TaNx薄膜。另外,形成的金属TaN层和Ta薄厚两者厚度比例可以依据氮化功率和氮化时间。在一示例中,所述Ta薄膜未完全被消耗掉,还在所述NbN底层膜102与所述金属TaN势垒层104之间形成有剩余Ta薄膜105。具体的,该步骤中,基于离子氮化工艺形成所述金属TaN势垒层104,通过后续工艺用作约瑟夫森结的势垒层。
其中,进行所述离子氮化处理前包括:将形成有所述NbN底层膜102的衬底置于真空腔中并基于所述真空腔形成含氮等离子体,即,利用真空腔中高压放电形成的含氮等离子体,如N2 +、N+、N2 2+离子,采用所述含氮等离子体对所述Ta薄膜103表面进行轰击以进行所述离子氮化处理工艺。在一示例中,原位离子氮化处理所述Ta薄膜103。例如,通过直流反应磁控溅射方法生长所述NbN底层膜102和所述Ta薄膜103,再在同一腔室中进行所述离子氮化处理工艺,实现原位离子氮化,且基于同一工艺腔室,所述NbN底层膜102的N源及形成金属TaN势垒层的N源可以连续通入,二者集成在同一工艺程序(recipe)中,简化工艺,提高薄膜质量。
经过对所述Ta薄膜进行上述离子氮化处理后,基于含氮等离子体的作用,所述Ta薄膜102或者全部转换为金属TaN势垒层104,或者部分转换为金属TaN势垒层104,还有剩余Ta薄膜103。该处理过程中,等离子体内N2 +、N+及N2 2+离子以一定速度轰击样品表面,有效去除表面氧化层,离子氮化工艺进行时氮气和被电离的氮等离子体将样品包围,有效防止了底层氧化,即防止后续形成的金属势垒层与底电极之间形成绝缘层,即,所述离子氮化技术有效阻止了S(所述NbN底层膜102)/N(所述金属TaN势垒层104)界面处绝缘层的形成,防止形成超导体-绝缘体-正常金属-绝缘体-超导体(SINIS)结,避免了Jc过低和工艺稳定性差等问题。经过所述氮化处理工艺形成的所述金属NbNx势垒层103,可以形成高平整度的NbNx势垒层,并且具有均匀性好的优点。离子氮化技术的高平整度和超高均匀性克服了以往三层膜界面扩散及均匀性差的难题,有利于高质量NbN SNS约瑟夫森结的研发。直流反应磁控溅射生长的TaN薄膜,4inch范围内膜厚均匀性约为5%,大面积范围内膜厚均匀性比离子氮化差,结阵均匀性存挑战;磁控溅射生长TaN势垒层时,TaN处于超导-绝缘体相变区间,工艺窗口小,工艺稳定***叉;离子氮化技术有效阻止了S/N界面处绝缘层的形成,氮化均匀性高,且工艺稳定性佳。但由于行业壁垒,离子氮化方式未在本领域展开应用。
作为示例,所述金属TaN势垒层104的厚度介于2nm-8nm之间,例如,可以是4nm、5nm、6nm。
作为示例,通过所述离子氮化处理的时间及功率中的至少一者调控所述金属TaN势垒层104电阻率及厚度。从而实现了所述金属TaN势垒层104的自由调控,例如,如上所述的所述金属TaN势垒层104的电阻率和厚度可以依据氮化处理工艺的参数设置自由调控。从而制备出具有非回滞I-V曲线的高质量过阻尼SNS约瑟夫森结。离子氮化技术参数调整可实现TaN物性的自由调控,势垒层TaN化学计量比及厚度的精确控制方面,可以在保证TaN势垒层电阻率稳定性的前提条件下,制备出具有高均匀性高特征电压的SNS约瑟夫森结。
作为示例,基于所述氮化处理调控约瑟夫森结的界面电子透过系数,其中,调控所述界面电子透过系数的方式包括:通过公式γ=(ρsξs)/(ρnξn)控调控所述界面电子透过系数,γ代表比值,ρ代表电阻率,ξ代表相干长度,n代表金属TaN势垒层,s代表电极层,这里电极层可以是代表顶电极,也可以是代表底电极。其中,SNS约瑟夫森结利用安德鲁反射实现电子的转移,结性能与势垒层材料电阻率及S/N界面特性相关,界面电子透过系数取决于超导材料和势垒层材料电阻率乘相干长度的比值γ=(ρsξs)/(ρnξn)。研究势垒层材料参数,比如薄膜电阻率、薄膜厚度变化时S/N界面电子透过系数变化趋势,定量揭示SNS结的特征电压及临界电流密度等性能参数与势垒层材料宏观参数之间的规律。
作为示例,基于所述氮化处理调控约瑟夫森结的临界电流密度,其中,通过公式Jc(d,T)=Jc0exp(-d/ξn(T))调控所述临界电流密度,d代表金属TaN势垒层的厚度,T代表温度,Jc0代表,n代表金属TaN势垒层,ξ代表相干长度。从而实现约瑟夫森结的临界电流密度可自由调控。在另一示例中,基于所述氮化处理调控约瑟夫森结的特征电压,通过公式Vc(d,T)=Vc0(d/ξn(T))exp(-d/ξn(T))调控所述特征电压,d代表金属TaN势垒层的厚度,T代表温度,Vc0代表,n代表金属TaN势垒层,ξ代表相干长度。从而实现约瑟夫森结的特征电压可自由调控。
作为示例,于所述衬底101上形成NbN底层膜102。所述NbN底层膜102形成在整个衬底101表面,在一示例中,所述NbN底层膜102这一底层超导材料通过直流反应磁控溅射方法生长,可选地,所述NbN底层膜102的厚度介于150nm-250nm之间,可以是180nm、200nm、220nm。NbN是指具有高超导转变温度高(Tc~16.5K)、大超导能隙(Δ~3meV)和高特征频率(1.4THz)的超导薄膜。所述NbN底层膜102一方面作为制备金属TaN势垒层的结构基础,另一方面用于后续制作约瑟夫森结底电极。
在一示例中,所述NbN顶层膜106这一底层超导材料通过直流反应磁控溅射方法生长,可选地,所述NbN顶层膜106的厚度介于150nm-250nm之间,可以是180nm、200nm、220nm。
作为示例,基于所述氮化处理工艺形成所述金属TaN势垒层的过程中,所述金属TaN势垒层直接与NbN底层膜或剩余Ta薄膜相接触,且所述金属TaN势垒层中的N元素形成于材料层表面遮蔽Ta元素。
本发明中形成TaN材料层作为势垒层,结合本发明中所采用的底电极和顶电极的材料,具有以下几点优势:TaN薄膜的化学计量比可控,可制作出不同电学特性的TaN势垒层;TaN与NbN同为氮化物,制备三层膜时可获得干净的界面;TaN材料的刻蚀工艺与NbN材料类似,简化工艺流程且刻蚀侧壁均匀性好;TaN在晶格结构上和NbN匹配,具有良好的化学和热稳定性,有利于高质量NbN/TaN/NbN三层膜的外延生长。
另外,本发明采用离子氮化处理方式形成所述金属TaN势垒层,产生了显著的效果,其中,在其他示例中,如采用脉冲激光方法沉积的TaN薄膜电阻率小,仅为几mΩ·cm,制备的NbN/TaN/NbN SNS结的特征电压也相对较低,仅为0.34mV。采用磁控溅射方法生长的TaN薄膜在4.2K的电阻率有13mΩ·cm,利用高温生长的NbN/TaN/NbN三层膜制备的SNS结IcRn值达到了0.78mV。采用直流磁控溅射法原位生长NbN/TaN/NbN三层膜,其中生长TaN时温度从室温到300℃改变,使TaN薄膜控制在超导-绝缘转变区间,通过SNOP工艺得到在4.2K工作温度时IcRn值为3.74mV的SNS结,Jc为14.5kA/cm2,10K工作温度下的IcRn值为0.3mV,Jc为10kA/cm2。采用磁控溅射方式调控TaN势垒层化学计量比,原位生长NbN/TaN/NbN三层膜可实现高特征电压SNS约瑟夫森结的制备。但是高特征电压SNS结对应的TaN势垒层处于超导-绝缘体相变区间,TaN势垒层沉积过程中溅射参数的微小变化将会造成其电阻率的巨大波动,导致SNS结的片间重复性差。除此之外,磁控溅射方式制备的TaN薄膜大尺寸范围内均匀性差,不利于大规模超导集成电路的开展。而采用离子氮化技术调控TaN薄膜,可实现其电阻率从1-106mΩ·cm范围内的自由调控,其特征电压调控范围为0.1-5mV,同时离子氮化均匀性高,且工艺稳定性佳,保障了大面积范围内势垒层的均匀性及片间重复性。接着,如图1中的S3及图6所示,进行步骤S3,基于第一刻蚀工艺刻蚀所述功能结构材料层,以在所述NbN底层膜102中定义出底电极107。作为示例,基于所述第一刻蚀工艺同时刻蚀所述NbN底层膜102、所述金属TaN势垒层104及所述NbN顶层膜106,从而得到所述底电极107,所述NbN底层膜102、所述金属TaN势垒层104及所述NbN顶层膜106有相同构成元素,所述TaN薄膜的刻蚀工艺与超导电极NbN类似,可一步刻蚀到底,且侧壁刻蚀均匀性好,保障结区的刻蚀陡直度。作为一示例,所述第一刻蚀工艺包括步进式曝光和感应耦合等离子体刻蚀。刻蚀气体可以为CF4和Ar。
接着,如图1中的S4及图7所示,进行步骤S4,基于第二刻蚀工艺刻蚀位于所述底电极107上的所述NbN顶层膜106及所述金属TaN势垒层104,以定义出若干个结区,其中,所述结区的所述金属TaN势垒层104构成结势垒层108,所述结区的所述NbN顶层膜106构成顶电极110,当存在剩余Ta薄膜105时,该步骤中还形成剩余Ta薄膜刻蚀层109,本发明中,多个约瑟夫森结共用一个所述底电极107,各个结区的间距可以依据实际需求设定。作为示例,基于所述第二刻蚀工艺同时刻蚀所述NbN底层膜105、所述金属TaN势垒层104,从而形成各个约瑟夫森结,所述NbN底层膜105、所述金属TaN势垒层104有相同构成元素,TaN和NbN可在同一刻蚀参数下将多层膜一步刻蚀到底,简化刻蚀步骤同时还能保障刻蚀陡直度,有效避免了垂直方向结区大小的不均匀分布,保障结区的刻蚀陡直度。作为一示例,所述第二刻蚀工艺包括步进式曝光和感应耦合等离子体刻蚀。
作为示例,所述结区的形状包括圆形,所述圆形的直径介于1.6μm-3μm之间,例如可以是1.8μm、2μm、2.5μm。从而可以得到合适的临界电流密度,有利于器件的高频应用。当然,在其他示例中,还可以将所述结区的形状制备成方形结。得到的所述SNS结是电流-电压曲线是非回滞曲线的约瑟夫森结,结性能与势垒层材料电阻率及S/N界面特性相关。所述NbN是指具有高超导转变温度高(Tc~16.5K)、大超导能隙(Δ~3meV)和高特征频率(1.4THz)的超导薄膜。
接着,如图1中的S5及图8所示,进行步骤S5,于所述顶电极110、所述结势垒层109及所述底电极106显露的表面及周围的所述衬底101上形成隔离层111,所述隔离层111中形成有显露所述顶电极110的第一连接孔111a及显露所述底电极107的第二连接孔111b。
作为示例,所述第一连接孔的直径介于1.2μm-2.6μm之间,如,可以是1.5μm、2μm、2.2μm;所述第二连接孔的直径介于1.2μm-2.6μm之间,如,可以是1.5μm、2μm、2.2μm。其中,各所述第一连接孔111a及所述第二连接孔111b的位置和数量均可以依据实际需求进行设定,以用于后续将所述顶电极110及所述底电极107电性引出。
在一示例中,可以使在形成结区之后,在所述衬底101上沉积一层覆盖整个表面的隔离材料层,再通过光刻刻蚀工艺对所述隔离材料层进行刻蚀得到所述第一连接孔及所述第二连接孔,如利用步进式曝光和反应离子刻蚀进行开孔工艺,利用反应离子刻蚀未被光刻胶覆盖的SiO2薄膜,形成上层膜与配线层连接的连接孔。其中所述隔离层111通过化学气相沉积方法制备,其材料包括但不限于二氧化硅薄膜,其沉积厚度可以是介于180nm-300nm之间,如可以是200nm、220nm、250nm,依据实际器件布置选择。
最后,如图1中的S6及图9所示,进行步骤S6,于所述隔离层111上形成配线层112,所述配线层112包括通过所述第一连接孔111a与所述顶电极110电连接的第一配线部112a以及通过所述第二连接孔111b与所述底电极107电连接的第二配线部112b。
在一示例中,所述配线层112通过直流反应磁控溅射方法生长,其材料包括但不限于NbN,其沉积厚度可以介于300nm-400nm之间,如可以是350nm、380nm,依据实际器件布置选择。在一示例中,可以是在形成所述隔离层之后,在所述隔离层上形成一层覆盖整个器件表面的配线材料层,再通过光刻刻蚀工艺对所述配线材料层进行刻蚀得到所述配线层。可选地,通过步进式曝光和感应耦合等离子体刻蚀制备得到所述配线层。
本发明基于氮化工艺制备了自由调控势垒层的SNS结构约瑟夫森结。约瑟夫森结是根据约瑟夫森效应制备而成的弱连接超导体。在两块超导体中间有一层薄膜绝缘层构成超导-绝缘-超导(SIS)结构时,会出现与超导体中电子对波函数的相位差θ有关的电压为零的超导隧道电流Is(Is=Icsinθ),其中Ic是约瑟夫森结的临界电流。如果超导体间存在电压差V,则相位差θ会随时间变化
Figure GDA0003501046120000111
此时的Is将是振幅为Ic,频率为f=2eV/h的交变电流。实际的约瑟夫森结可视为理想的约瑟夫森结并联电阻R和电容C组成,其电学行为可以用RCSJ模型解释。并联网络有两个特征时间RC和LJ/R,引入阻尼参数βc=RC/(LJ/R)=2πIcR2C/Φ0:当βc>1时,结是欠阻尼的,I-V曲线出现回滞;当βc<1时,结是过阻尼的,I-V曲线为单值的曲线。SIS约瑟夫森结通常为欠阻尼结,需要添加并联电阻使结的βc小于1,然而并联电阻不仅会增加磁通噪声,还会限制超导电路的集成度。另一方面,提高电路时钟频率需要更薄的势垒层及更小的结面积,但是当势垒层厚度非常薄(d~1nm)或者结尺寸在亚微米范围时,约瑟夫森结的工艺重复性和稳定性均面临严重的挑战。图10为SIS结典型的I-V曲线。
本发明制备得到了SNS结,通过离子氮化技术调控氮含量,形成一层正常金属TaN势垒层,势垒层材料的电阻率及厚度等可通过离子氮化时间及功率等参数自由调控。这种离子氮化方式不仅有效避免了S/N界面处绝缘层的形成,同时具有表面平整度高以及氮化均匀性好等特点,有利于高质量NbN SNS约瑟夫森结的研发。超导体-正常金属-超导体(SNS)结中库珀对在S/N界面处以安德鲁反射的形式实现两侧超导电性的耦合,具有非回滞I-V曲线。SNS结是本征旁路电阻的结,有效节省了外接旁路电阻所需面积。除此之外,SNS结在S/N界面电子的透过率较高,并且当N层厚度比较厚(d~10nm)时SNS结已具有媲美SIS结的高Jc,保证了工艺的重复性和稳定性。然而,与SIS结相比,SNS结的特征电压IcRn很小,限制了器件的高频应用。研究表明,SNS结的特征电压与势垒层材料特性及S/N界面特性密切相关。基于本发明的方案可以在势垒层自由调控的同时保障SNS约瑟夫森结的界面的清晰。图11为SNS结典型的I-V曲线。此外,相对于目前主流的约瑟夫森结本发明具有明显效果,目前NbN系约瑟夫森结主流为NbN/AlN/NbN结,其漏电流小,能隙电压大(>5mV),Jc在几十至几千A/cm2范围变化。AlN可以通过化学计量调控比实现绝缘态到正常态的转变,然而由于增强的量子-声子耦合作用,AlN表现出压电效应,需要对AlN薄膜晶体结构进行精确控制以抑制压电效应对约瑟夫森结性能的影响,因此,AlN不是NbN系SNS约瑟夫森势垒层的最佳选择方案。
另外,如图10所示,并参见图1-9,本发明还提供一种基于TaN的约瑟夫森结,所述约瑟夫森结优选采用本发明的约瑟夫森结的制备方法制备得到,当然,还可以采用其他方法制备,基于TaN的约瑟夫森结包括:
衬底101;
功能结构层,形成于所述衬底上,所述功能结构层自下而上包括底电极107、结势垒层109以及顶电极110,其中,所述结势垒层109包括金属TaN层(对应制备方法描述中的金属TaN势垒层),所述底电极107包括底NbN层(对应制备方法描述中的NbN底层膜),所述顶电极110包括顶NbN层(对应制备方法描述中的NbN顶层膜),所述金属TaN层基于对Ta薄膜进行离子氮化处理工艺形成;这里,结构中的部分名称由于制备工艺的原因与制备方法中的描述具有差异,这里本领域技术人员基于制备工艺及常规知识可以理解的,不应过分限制本发明的保护范围。
隔离层111,形成于所述顶电极110、所述结势垒层109及所述底电极107显露的表面及周围的衬底101上,所述隔离层111中形成有显露所述顶电极的第一连接孔111a及显露所述底电极的第二连接孔111b;
配线层112,所述配线层包括通过所述第一连接孔111a与所述顶电极110电连接的第一配线部112a以及通过所述第二连接孔111b与所述底电极107电连接的第二配线部112b。
作为示例,所述衬底101包括单晶氧化镁衬底,所述衬底101的厚度介于0.2mm-0.6mm之间;所述底NbN层的厚度介于150nm-250nm之间;所述金属TaN层的厚度介于2nm-8nm之间;所述顶NbN层的厚度介于150nm-250nm之间;所述底电极107上定义有若干个结区,所述结势垒层109和所述顶电极110位于所述结区内,所述结区的形状包括圆形,所述圆形的直径介于1.6μm-3μm之间;所述第一连接孔111a的直径介于1.2μm-2.6μm之间;所述第二连接孔111b的直径介于1.2μm-2.6μm之间。
作为示例,所述金属TaN层的下表面直接与所述底NbN层或剩余Ta薄膜相接触;所述金属TaN层的上表面直接与所述顶NbN层相接触,所述金属TaN层中N元素形成于材料层表面遮蔽Nb元素。
综上所述,本发明的基于TaN的约瑟夫森结及其制备方法,通过离子氮化工艺形成金属TaN势垒层作为约瑟夫森结的势垒层,提高势垒层电阻率的稳定性,制备得到SNS结构约瑟夫森结,无需并联电阻,解决了SIS结构约瑟夫森结磁通噪声及集成度的问题,并改善了工艺重复性以及稳定性差的问题,另外,通过离子氮化工艺,可以实现势垒层的自由调控,势垒层材料的电阻率及厚度等可通过离子氮化时间及功率等参数自由调控,有效避免了S/N界面处绝缘层的形成,同时具有表面平整度高以及氮化均匀性好等特点,改善了SNS结的特征电压IcRn很小,限制了器件的高频应用的缺陷,有利于高质量NbN系SNS约瑟夫森结的研发。本发明在保证TaN势垒层电阻率稳定性的前提条件下,实现TaN薄膜物性自由调控的同时还能保障大尺寸范围内薄膜的均匀性,成为高特征电压SNS约瑟夫森结。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种基于TaN的约瑟夫森结的制备方法,其特征在于,包括如下步骤:
提供衬底;
于所述衬底上形成功能结构材料层,所述功能结构材料层包括自下而上形成的NbN底层膜、金属TaN势垒层以及NbN顶层膜,其中,所述金属TaN势垒层的形成包括:于所述NbN底层膜表面形成Ta薄膜,对所述Ta薄膜进行离子氮化处理,以基于所述Ta薄膜得到形成在所述NbN底层膜上的所述金属TaN势垒层;
基于第一刻蚀工艺刻蚀所述功能结构材料层,以在所述NbN底层膜中定义出底电极;
基于第二刻蚀工艺刻蚀位于所述底电极上的所述NbN顶层膜及所述金属TaN势垒层,以定义出若干个结区,其中,所述结区的所述金属TaN势垒层构成结势垒层,所述结区的所述NbN顶层膜构成顶电极;
于所述顶电极、所述结势垒层及所述底电极显露的表面及周围的所述衬底上形成隔离层,所述隔离层中形成有显露所述顶电极的第一连接孔及显露所述底电极的第二连接孔;
于所述隔离层上形成配线层,所述配线层包括通过所述第一连接孔与所述顶电极电连接的第一配线部以及通过所述第二连接孔与所述底电极电连接的第二配线部。
2.根据权利要求1所述的基于TaN的约瑟夫森结的制备方法,其特征在于,进行所述离子氮化处理的过程中包括:将形成有所述Ta薄膜的衬底置于真空腔中,基于所述真空腔形成含氮等离子体,采用所述含氮等离子体对所述Ta薄膜表面进行轰击以完成所述离子氮化处理,其中,形成的所述金属TaN势垒层与所述NbN底层膜之间还有剩余Ta薄膜。
3.根据权利要求1所述的基于TaN的约瑟夫森结的制备方法,其特征在于,通过所述离子氮化处理的时间及功率中的至少一者调控所述金属TaN势垒层电阻率及厚度。
4.根据权利要求3所述的基于TaN的约瑟夫森结的制备方法,其特征在于,基于所述氮化处理调控约瑟夫森结的界面电子透过系数,其中,调控所述界面电子透过系数的方式包括:通过公式γ=(ρsξs)/(ρnξn)调控所述界面电子透过系数,γ代表比值,ρ代表电阻率,ξ代表相干长度,n代表金属TaN势垒层,s代表电极层。
5.根据权利要求3所述的基于TaN的约瑟夫森结的制备方法,其特征在于,基于所述氮化处理调控约瑟夫森结的临界电流密度和/或特征电压,其中,通过公式Jc(d,T)=Jc0exp(-d/ξn(T))调控所述临界电流密度,d代表金属TaN势垒层的厚度,T代表温度,Jc0代表,n代表金属TaN势垒层,ξ代表相干长度;通过公式Vc(d,T)=Vc0(d/ξn(T))exp(-d/ξn(T))调控所述特征电压,d代表金属TaN势垒层的厚度,T代表温度,Vc0代表,n代表金属TaN势垒层,ξ代表相干长度。
6.根据权利要求1所述的基于TaN的约瑟夫森结的制备方法,其特征在于,基于所述氮化处理工艺形成所述金属TaN势垒层的过程中,所述金属TaN势垒层直接与NbN底层膜或剩余Ta薄膜相接触,且所述金属TaN势垒层中的N元素形成于材料层表面遮蔽Ta元素。
7.根据权利要求1所述的基于TaN的约瑟夫森结的制备方法,其特征在于,所述衬底包括单晶氧化镁衬底,所述衬底的厚度为0.4mm;所述NbN底层膜的厚度介于150nm-250nm之间;所述金属TaN势垒层的厚度介于2nm-8nm之间;所述NbN顶层膜的厚度介于150nm-250nm之间;所述结区的形状包括圆形,所述圆形的直径介于1.6μm-3μm之间;所述第一连接孔的直径介于1.2μm-2.6μm之间;所述第二连接孔的直径介于1.2μm-2.6μm之间。
8.根据权利要求1-7中任意一项所述的基于TaN的约瑟夫森结的制备方法,其特征在于,基于所述第一刻蚀工艺同时刻蚀所述NbN底层膜、所述金属TaN势垒层以及所述NbN顶层膜;基于所述第二刻蚀工艺同时刻蚀所述NbN顶层膜及所述金属TaN势垒层。
9.根据权利要求8所述的基于TaN的约瑟夫森结的制备方法,其特征在于,所述第一刻蚀工艺包括步进式曝光和感应耦合等离子体刻蚀;所述第二刻蚀工艺包括步进式曝光和感应耦合等离子体刻蚀;所述NbN底层膜通过直流反应磁控溅射方法制备;所述NbN顶层膜通过直流反应磁控溅射方法制备;所述配线层通过直流反应磁控溅射方法制备。
10.一种基于TaN的约瑟夫森结,其特征在于,基于TaN的约瑟夫森结包括:
衬底;
功能结构层,形成于所述衬底上,所述功能结构层自下而上包括底电极、结势垒层以及顶电极,其中,所述结势垒层包括金属TaN层,所述底电极包括底NbN层,所述顶电极包括顶NbN层,所述金属TaN层基于对Ta薄膜进行离子氮化处理工艺形成;
隔离层,形成于所述顶电极、所述结势垒层及所述底电极显露的表面及周围的衬底上,所述隔离层中形成有显露所述顶电极的第一连接孔及显露所述底电极的第二连接孔;
配线层,所述配线层包括通过所述第一连接孔与所述顶电极电连接的第一配线部以及通过所述第二连接孔与所述底电极电连接的第二配线部。
11.根据权利要求10所述的基于TaN的约瑟夫森结,其特征在于,所述衬底包括单晶氧化镁衬底,所述衬底的厚度为0.4mm;所述底NbN层的厚度介于150nm-250nm之间;所述金属TaN层的厚度介于2nm-8nm之间;所述顶NbN层的厚度介于150nm-250nm之间;所述底电极上定义有若干个结区,所述结势垒层和所述顶电极位于所述结区内,所述结区的形状包括圆形,所述圆形的直径介于1.6μm-3μm之间;所述第一连接孔的直径介于1.2μm-2.6μm之间;所述第二连接孔的直径介于1.2μm-2.6μm之间。
12.根据权利要求10-11中任意一项所述的基于TaN的约瑟夫森结,其特征在于,所述金属TaN层的下表面直接与所述底NbN层或剩余Ta薄膜相接触;所述金属TaN层的上表面直接与所述顶NbN层相接触,所述金属TaN层中N元素形成于材料层表面遮蔽Nb元素。
CN202010871234.9A 2020-08-26 2020-08-26 基于TaN的约瑟夫森结及其制备方法 Active CN111969100B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010871234.9A CN111969100B (zh) 2020-08-26 2020-08-26 基于TaN的约瑟夫森结及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010871234.9A CN111969100B (zh) 2020-08-26 2020-08-26 基于TaN的约瑟夫森结及其制备方法

Publications (2)

Publication Number Publication Date
CN111969100A CN111969100A (zh) 2020-11-20
CN111969100B true CN111969100B (zh) 2022-05-17

Family

ID=73390523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010871234.9A Active CN111969100B (zh) 2020-08-26 2020-08-26 基于TaN的约瑟夫森结及其制备方法

Country Status (1)

Country Link
CN (1) CN111969100B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114583038A (zh) * 2022-03-09 2022-06-03 中国科学院上海微***与信息技术研究所 基于NbN约瑟夫森结的超导量子比特结构及其制备方法
CN116193974B (zh) * 2022-12-14 2024-05-03 中国人民解放军战略支援部队信息工程大学 利用N空位缺陷调控NbN/AlN/NbN约瑟夫森结电输运性质的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6047477A (ja) * 1983-08-26 1985-03-14 Hitachi Ltd ジヨセフソン集積回路
US4536781A (en) * 1983-02-22 1985-08-20 Sperry Corporation Fabrication of superconductive tunneling junction resistors and short circuits by ion implantation
JPS6120377A (ja) * 1984-07-09 1986-01-29 Hitachi Ltd 超電導回路
US5100694A (en) * 1989-08-01 1992-03-31 The United States Of America As Represented By The Administrator National Aeronautics And Space Administration Method for producing edge geometry superconducting tunnel junctions utilizing an NbN/MgO/NbN thin film structure
CN1113350A (zh) * 1994-02-24 1995-12-13 株式会社岛津制作所 约瑟夫逊结及其制造方法
CN105449094A (zh) * 2015-12-29 2016-03-30 中国科学院上海微***与信息技术研究所 氮化铌薄膜的制备方法、squid器件及其制备方法
CN106816525A (zh) * 2017-01-17 2017-06-09 中国科学院上海微***与信息技术研究所 氮化铌squid器件、制备方法及参数后处理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338642A (ja) * 2002-05-22 2003-11-28 National Institute Of Advanced Industrial & Technology 多重積層型ジョセフソン接合
US9634224B2 (en) * 2014-02-14 2017-04-25 D-Wave Systems Inc. Systems and methods for fabrication of superconducting circuits
US10312142B2 (en) * 2016-11-28 2019-06-04 Northrop Grumman Systems Corporation Method of forming superconductor structures
CN108364951B (zh) * 2018-01-23 2019-06-18 中国科学院上海微***与信息技术研究所 约瑟夫森结结构、存储单元、存储单元阵列及制备方法
US20200119205A1 (en) * 2018-10-15 2020-04-16 New York University Waveguide-integrated photodetector

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4536781A (en) * 1983-02-22 1985-08-20 Sperry Corporation Fabrication of superconductive tunneling junction resistors and short circuits by ion implantation
JPS6047477A (ja) * 1983-08-26 1985-03-14 Hitachi Ltd ジヨセフソン集積回路
JPS6120377A (ja) * 1984-07-09 1986-01-29 Hitachi Ltd 超電導回路
US5100694A (en) * 1989-08-01 1992-03-31 The United States Of America As Represented By The Administrator National Aeronautics And Space Administration Method for producing edge geometry superconducting tunnel junctions utilizing an NbN/MgO/NbN thin film structure
CN1113350A (zh) * 1994-02-24 1995-12-13 株式会社岛津制作所 约瑟夫逊结及其制造方法
CN105449094A (zh) * 2015-12-29 2016-03-30 中国科学院上海微***与信息技术研究所 氮化铌薄膜的制备方法、squid器件及其制备方法
CN106816525A (zh) * 2017-01-17 2017-06-09 中国科学院上海微***与信息技术研究所 氮化铌squid器件、制备方法及参数后处理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Materials Study of NbN and TaxN Thin Films for SNS Josephson Junctions;Nancy Missert等;《IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY》;20170630;第27卷(第4期);全文 *

Also Published As

Publication number Publication date
CN111969100A (zh) 2020-11-20

Similar Documents

Publication Publication Date Title
JP7212002B2 (ja) 超伝導集積回路の製作のためのシステムおよび方法
US10283694B2 (en) Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
CN110462857B (zh) 用于制造超导集成电路的***和方法
US5055158A (en) Planarization of Josephson integrated circuit
JP5152549B2 (ja) ジョセフソン接合及びジョセフソンデバイス
KR102208348B1 (ko) 이온 밀 손상을 줄이기 위한 캐핑층
CN111969101A (zh) 基于NbN的约瑟夫森结及其制备方法
CN110148664B (zh) 约瑟夫森结的制备方法
CN111969100B (zh) 基于TaN的约瑟夫森结及其制备方法
CN111933787B (zh) 超导连接通道及其制备方法
CN111969099A (zh) 堆栈结构sns约瑟夫森结、电压基准及制备方法
US6642608B1 (en) MoNx resistor for superconductor integrated circuit
CN108807656B (zh) 基于双表面拓扑超导特性的约瑟夫森器件及制备方法
CN114566588A (zh) 一种基于MoN的SNS约瑟夫森结及其制备方法
US11342492B1 (en) Josephson junction structures
Satoh et al. Fabrication of superconducting qubits with Al trilayer Josephson junctions
Yan et al. Intrinsically shunted NbN/TaN/NbN Josephson junctions on Si substrates for large-scale integrated circuits applications
CN114824054A (zh) 一种基于vn的sns约瑟夫森结及其制备方法
US11489102B1 (en) Josephson junction structures
US12041858B1 (en) Josephson junction structures
CN114583038A (zh) 基于NbN约瑟夫森结的超导量子比特结构及其制备方法
JPS5979585A (ja) ジヨセフソン接合素子とその製造方法
CN114496915A (zh) 应用于超导集成电路的堆栈式电连接结构及其制备方法
US20050043185A1 (en) High-temperature superconductive device
Missert et al. Tunable Nitride Josephson Junctions.

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant