CN108235352A - 一种数据监控方法及装置 - Google Patents

一种数据监控方法及装置 Download PDF

Info

Publication number
CN108235352A
CN108235352A CN201810005520.XA CN201810005520A CN108235352A CN 108235352 A CN108235352 A CN 108235352A CN 201810005520 A CN201810005520 A CN 201810005520A CN 108235352 A CN108235352 A CN 108235352A
Authority
CN
China
Prior art keywords
master clock
external
universal asynchronous
plate system
asynchronous receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810005520.XA
Other languages
English (en)
Other versions
CN108235352B (zh
Inventor
吴晓军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Hongxin Technology Development Co Ltd
Original Assignee
Beijing Northern Fiberhome Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Northern Fiberhome Technologies Co Ltd filed Critical Beijing Northern Fiberhome Technologies Co Ltd
Priority to CN201810005520.XA priority Critical patent/CN108235352B/zh
Publication of CN108235352A publication Critical patent/CN108235352A/zh
Application granted granted Critical
Publication of CN108235352B publication Critical patent/CN108235352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W24/00—Supervisory, monitoring or testing arrangements
    • H04W24/04—Arrangements for maintaining operational condition
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明提供一种数据监控方法及装置，在检测到CCU***需加载配置数据的情况下，通过CCU***的CPLD将需加载的配置数据以CCU***外接的通用异步收发传输器对应的时序输出至其外接的通用异步收发传输器，而在检测到CCU***完成配置数据加载、且CCU***的CPU初始化CPU外接的通用异步收发传输器后，将记录有CPU的启动运行过程的启动运行日志输出至CCU外接的通用异步收发传输器，实现对CCU外接的通用异步收发传输器的时分复用，且通过输出至CCU外接的通用异步收发传输器数据，如配置数据和启动运行日志可以对数据加载和CPU启动运行过程进行监控，实现对启动加载流程中问题的定位，从而降低研发及调试难度。

Description

一种数据监控方法及装置
技术领域
本发明属于数据通信技术领域，更具体地说，尤其涉及一种数据监控方法及装置。
背景技术
目前LTE(Long Term Evolution，长期演进)网络下的基站(简称LTE基站)至少包括BBU(Base band Unit，基带单元)和RRU(Radio Remote Unit，射频拉远单元)，其中BBU负责上行基带信号和下行基带信号的处理，并提供物理接口以通过物理接口与RRU和其他网络完成信息交互，RRU通过物理接口与BBU通信，完成基带信号与射频信号的转换。
对于BBU来说，可通过BBU中的CCU(主控时钟板)***为LTE基站提供***时钟和同步信号、并负责OAM(Operation Administration and Maintenance，操作管理和维护)以及RRC(Radio Resource Control，无线资源控制)，其中CCU***包括：CPU(CentralProcessing Unit，中央处理器)、FPGA(Field Programmable Gate Array，现场可编程门阵列)和CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器件)等，由CPU和CPLD负责OAM以及RRC控制，由FPGA负责提供***时钟和同步信号。
在CCU***中还可以集成一存储单元，从该存储单元中读取BOOT文件以及FPGA配置数据，但是现有技术缺少对CCU***启动加载流程中某些流程便捷地监控，如上述硬件配置字加载过程的监控，这样若硬件配置字加载过程出现问题则很难快速地对该问题进行定位，增加了研发及调试难度。
发明内容
有鉴于此，本发明的目的在于提供一种数据监控方法及装置，用于对CCU***的配置数据加载和CCU***中的CPU的启动运行过程进行监控，实现对启动加载流程中的问题的定位，从而降低研发及调试难度，同时实现对CCU***外接的通用异步收发传输器的时分复用。技术方案如下：
本发明提供一种数据监控方法，应用于主控时钟板***中，所述方法包括：
在检测到主控时钟板***需加载配置数据的情况下，通过所述主控时钟板***的复杂可编程逻辑器件将需加载的配置数据以所述主控时钟板***外接的通用异步收发传输器对应的时序输出至主控时钟板***外接的通用异步收发传输器；
在检测到主控时钟板***完成配置数据加载、且所述主控时钟板***的中央处理器完成中央处理器外接的通用异步收发传输器初始化后，通过复杂可编程逻辑器件控制将记录有所述中央处理器的启动运行过程的启动运行日志输出至主控时钟板***外接的通用异步收发传输器。
优选的，所述在检测到主控时钟板***需加载配置数据的情况下，通过所述主控时钟板***的复杂可编程逻辑器件将需加载的配置数据以所述主控时钟板***外接的通用异步收发传输器对应的时序输出至主控时钟板***外接的通用异步收发传输器包括：
在检测到所述主控时钟板***的中央处理器需加载硬件配置字的情况下，通过所述复杂可编程逻辑器件将所述硬件配置字以所述主控时钟板***外接的通用异步收发传输器对应的时序输出至主控时钟板***外接的通用异步收发传输器；
在检测到与所述复杂可编程逻辑器件相通信的驱动需加载现场可编程门阵列配置数据的情况下，通过所述复杂可编程逻辑器件将所述现场可编程门阵列配置数据以主控时钟板***外接的通用异步收发传输器对应的时序输出至主控时钟板***外接的通用异步收发传输器。
优选的，所述在检测到主控时钟板***的中央处理器需加载硬件配置字的情况下，通过所述复杂可编程逻辑器件将所述硬件配置字以所述主控时钟板***外接的通用异步收发传输器对应的时序输出至主控时钟板***外接的通用异步收发传输器包括：
在检测到所述中央处理器需加载硬件配置字的情况下，根据所述主控时钟板***外接的通用异步收发传输器对应的时序所要求格式，通过所述复杂可编程逻辑器件每接收到预设数量的硬件配置字则将所述预设数量的硬件配置字封装为通用异步收发传输器时序数据，并将该通用异步收发传输器时序数据输出至主控时钟板***外接的通用异步收发传输器。
优选的，所述在检测到与所述复杂可编程逻辑器件相通信的驱动需加载现场可编程门阵列配置数据的情况下，通过所述复杂可编程逻辑器件将所述现场可编程门阵列配置数据以主控时钟板***外接的通用异步收发传输器对应的时序输出至主控时钟板***外接的通用异步收发传输器包括：
在检测到所述驱动需加载现场可编程门阵列配置数据的情况下，通过所述复杂可编程逻辑器件获取与所述驱动相连的总线上并行传输的现场可编程门阵列配置数据，并根据所述主控时钟板***外接的通用异步收发传输器对应的时序所要求格式，每获得预设数量的现场可编程门阵列配置数据后，将所述预设数量的现场可编程门阵列配置数据封装为通用异步收发传输器时序数据，将所述通用异步收发传输器时序数据输出至主控时钟板***外接的通用异步收发传输器。
优选的，所述方法还包括：在接收到预设数据的情况下，确定所述驱动需加载现场可编程门阵列配置数据。
本发明还提供一种数据监控装置，应用于主控时钟板***中，所述装置包括：
第一控制单元，用于在检测到主控时钟板***需加载配置数据的情况下，通过所述主控时钟板***的复杂可编程逻辑器件将需加载的配置数据以所述主控时钟板***外接的通用异步收发传输器对应的时序输出至主控时钟板***外接的通用异步收发传输器；
第二控制单元，用于在检测到主控时钟板***完成配置数据加载、且所述主控时钟板***的中央处理器完成中央处理器外接的通用异步收发传输器初始化后，通过复杂可编程逻辑器件控制将记录有所述中央处理器的启动运行过程的启动运行日志输出至主控时钟板***外接的通用异步收发传输器。
优选的，所述第一控制单元，具体用于在检测到所述主控时钟板***的中央处理器需加载硬件配置字的情况下，通过所述复杂可编程逻辑器件将所述硬件配置字以所述主控时钟板***外接的通用异步收发传输器对应的时序输出至主控时钟板***外接的通用异步收发传输器；
以及具体用于在检测到与所述复杂可编程逻辑器件相通信的驱动需加载现场可编程门阵列配置数据的情况下，通过所述复杂可编程逻辑器件将所述现场可编程门阵列配置数据以主控时钟板***外接的通用异步收发传输器对应的时序输出至主控时钟板***外接的通用异步收发传输器。
优选的，所述第一控制单元，具体用于在检测到所述中央处理器需加载硬件配置字的情况下，根据所述主控时钟板***外接的通用异步收发传输器对应的时序所要求格式，通过所述复杂可编程逻辑器件每接收到预设数量的硬件配置字则将所述预设数量的硬件配置字封装为通用异步收发传输器时序数据，并将该通用异步收发传输器时序数据输出至主控时钟板***外接的通用异步收发传输器。
优选的，所述第一控制单元，具体用于在检测到所述驱动需加载现场可编程门阵列配置数据的情况下，通过所述复杂可编程逻辑器件获取与所述驱动相连的总线上并行传输的现场可编程门阵列配置数据，并根据所述主控时钟板***外接的通用异步收发传输器对应的时序所要求格式，每获得预设数量的现场可编程门阵列配置数据后，将所述预设数量的现场可编程门阵列配置数据封装为通用异步收发传输器时序数据，将所述通用异步收发传输器时序数据输出至主控时钟板***外接的通用异步收发传输器。
本发明还提供一种存储介质，所述存储介质上存储有计算机程序流，所述计算机程序流被执行时实现上述数据监控方法。
从上述技术方案可知，在检测到CCU***需加载配置数据的情况下，通过CCU***的CPLD将需加载的配置数据(如硬件配置字和FPGA配置数据等)以CCU***外接的通用异步收发传输器对应的时序输出至CCU***外接的通用异步收发传输器，而在检测到CCU***完成配置数据加载、且CCU***的CPU完成CPU外接的通用异步收发传输器初始化后，通过CPLD控制将记录有CPU的启动运行过程的启动运行日志输出至CCU***外接的通用异步收发传输器，实现对CCU***外接的通用异步收发传输器的时分复用，且通过输出至CCU***外接的通用异步收发传输器数据，如配置数据和启动运行日志可以对数据加载和CPU的启动运行过程进行监控，实现对启动加载流程中的问题的定位，从而降低研发及调试难度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的数据监控方法的流程图；
图2是本发明实施例提供的数据监控装置的结构示意图。
具体实施方式
现有CCU***缺少对CCU***启动加载流程中的某些流程进行全面便捷监控，从而增加研发及调试难度。为解决这一问题，本实施例提供的数据监控方法及装置所对应的CCU***至少包括：CPLD和CPU，且CCU***外接一个UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)。
其中CPLD至少包括：时序转化模块和URAT二选一模块，时序转化模块用于根据UART对应的时序所要求格式，将数据封装为UART时序数据，UART二选一模块则用于选取需输出至CCU***外接的UART中的数据，如是将时序转化模块封装好的数据输出至UART还是将与CPU外接的UART输出的启动运行相关的数据，如启动运行日志输出至CCU***外接的UART，其中UART二选一模块选取哪种数据输出是由CPLD决定的，如可以根据CCU***所处流程而定，如在CCU***处于配置数据加载流程，控制UART二选一模块选取时序转化模块封装好的数据，在CCU***处于配置数据加载完成且CCU***的CPU完成CPU外接的UART初始化后的流程中，控制UART二选一模块选取与CPU外接的UART输出的启动运行相关的数据，如启动运行日志，以此实现对CCU***外接UART的时分复用，并可以对CCU***中的数据加载(如硬件配置字和FPGA配置数据的加载)以及CPU的启动运行过程进行监控，便于实现对启动加载流程中的问题的定位，由此降低研发及调试难度。
针对上述CCU***，本发明实施例提供的数据监控方法的思想为：在检测到CCU***需加载配置数据的情况下，通过CCU***的CPLD将需加载的配置数据以CCU***外接的UART对应的时序输出至CCU***外接的UART；
在检测到CCU***完成配置数据加载、且CCU***的CPU完成CPU外接的UART初始化后，通过CPLD控制将记录有所述CPU的启动运行过程的启动运行日志输出至CCU***外接的UART。
下面以配置数据包括硬件配置字和FPGA配置数据，以CCU***的启动加载流程是：加载硬件配置字、CPU启动操作***、加载FPGA配置数据和CPU运行为例，并结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，其示出了本发明实施例提供的一种数据监控方法的流程图，用于对CCU***的启动加载流程，如对数据加载和CPU的启动运行过程进行监控，实现对启动加载流程中的问题的定位，具体的图1所示数据监控方法可以包括以下步骤：
101：在检测到CCU***的CPU需加载硬件配置字的情况下，在CPU加载硬件配置字的过程中，通过CPLD将硬件配置字以CCU***外接的UART对应的时序输出至CCU***外接的UART。
在本实施例中，通过CPLD将硬件配置字以CCU***外接的UART的时序输出至CCU***外接的UART的可行方式是：在检测到CPU需加载硬件配置字的情况下，根据CCU***外接的UART对应的时序所要求格式，每接收到预设数量的硬件配置字则将预设数量的硬件配置字封装为UART时序数据，并将UART时序数据输出至CCU***外接的UART，实现在CPU加载硬件配置字的过程中同时根据UART的时序输出硬件配置字至CCU***外接的UART。
其中CPU是在CCU***加载完BOOT数据且再次上电后加载硬件配置字，CPU需加载的硬件配置字由CPU通过CPLD从存储设备，如外接的norflash内读取硬件配置字，CPLD在读取到硬件配置字时，分别做两步并行处理：第一步是将硬件配置字输出给CPU；第二步是：将硬件配置字缓存并封装为UART时序数据输出至与CPLD相连的CCU外接的UART引脚，第二步的过程如下：
CPLD将CPU从存储设备内读取的硬件配置数据缓存至CPLD内部的RAM(Random-Access Memory，随机存取存储器)中，例如CPU可以通过CPLD向存储设备发送片选信号以及读信号，每发送一个片选信号和一个读信号会从存储设备中读取一定数量，如16位数据，在CPU通过CPLD发送完规定的片选信号和读信号后，表明CPU读取到所有的硬件配置数据，此时将所有的硬件配置数据缓存至CPLD内部的RAM中。以CPU为T4240类型的CPU为例，CPU需要通过CPLD发送36个片选信号和36个读信号方可从存储设备中读取到所有的硬件配置数据，且每发送一个片选信号和读信号则会读取16位的硬件配置字，因此在发送完36个片选信号和36个读信号，则会从存储设备中读取所有的硬件配置字，如读取到的硬件配置字包括64位标志位和512位硬件配置数据，其中硬件配置数据用于配置Serdes PLL(Serializer-Deserializer Phase Locked Loop)，时钟和引脚复用等等。
相对于CPLD来说，CPLD上电后，若CPLD监测到片选信号和读信号同时为0时，CPLD中的计数器开始计数，在计数器累加到表明CPU已发送规定数量的片选信号和读信号的数值，如计数器累加到36时停止计数，将从存储设备，如CPU外接的norflash中读取的数据写入CPLD内部开辟的RAM中，在CPLD的RAM中写入数据时由硬件配置字的位数决定，如在读取的硬件配置字为上述64位标志位和512位硬件配置数据的情况下，在向RAM写入数据时所写数据位宽为16bits，写入RAM的数据的地址依次为0，1…，35，在写至地址35时读取的硬件配置数据全部写入到RAM中，此时产生写RAM完成的指示信号。
而UART时序数据的格式可以是：一帧UART时序数据包括：起始位、数据位、校验位和结束位，比如一帧UART时序数据的数据位的位数为8，且8位数据位依次为：Bit0、Bit1、Bit2、Bit3、Bit4、Bit5、Bit6和Bit7。在监测到产生写RAM完成的情况下，则CPLD可以依次从CPLD的RAM缓存的硬件配置字中读取UART时序数据规定的预设数量的硬件配置字，且每次读取的硬件配置字互不重叠，如每次读取8位硬件配置字，且每次读取的8位硬件配置字互不重叠，对于任意一次读取的硬件配置字，根据UART时序数据的格式封装该次读取的硬件配置字，得到UART时序数据，并将UART时序数据输出至与CPLD相连的CCU外接的UART引脚，由此输出至CCU***外接的UART中，从而记录CPU加载的硬件配置字，便于对硬件配置字的加载过程进行监控。
仍以上述包括64位标志位和512位硬件配置数据的硬件配置字为例，当监测到写RAM(读操作位宽为1Bit，ram内部存的有用数据为576Bits，即读地址从0，1...，576-1)完成的指示信号后，根据UART的时序所要求格式，第1帧：依次串行添加起始位(由CPLD程序实现)、读取RAM内地址为0的数据Bit 0、读取RAM内地址为1的数据Bit 1、读取RAM内地址为2的数据Bit 2、读取RAM内地址为3的数据Bit 3、读取RAM内地址为4的数据Bit 4、读取RAM内地址为5的数据Bit 5、读取RAM内地址为6的数据Bit 6、读取RAM内地址为7的数据Bit 7、添加校验位(由CPLD程序实现)、添加结束位(由CPLD程序实现)，至此封装完第一帧UART数据并发送。按照此时序依次类推，直至读完RAM中的地址576-1的数据，并添加校验位及结束位，即第576/8＝72帧并发送。
102：在检测到CCU***完成硬件配置字加载、且CCU***的CPU完成CPU外接的UART初始化后，通过CPLD控制将记录有CPU的启动运行过程的启动运行日志输出至CCU***外接的UART，从而可以通过输出的启动运行日志对CPU的启动运行过程进行监控。
103：在检测到与CPLD相通信的驱动需加载FPGA配置数据的情况下，在驱动加载FPGA配置数据的过程中，通过CPLD将FPGA配置数据以CCU***外接的UART对应的时序输出至CCU***外接的UART。
对于FPGA配置数据来说，通过CPLD将FPGA配置数据以UART的时序输出至UART的可行方式是：在检测到驱动需加载FPGA配置数据的情况下，获取与驱动相连的总线上并行传输的FPGA配置数据，如可以获取与驱动相连的localbus总线(或称为CPU总线)上并行传输的FPGA配置数据，其中CPLD获取FPGA配置数据的过程可参阅现有技术，对此本实施例不再阐述。
对于获取的FPGA数据，在CPLD内分两步处理：一步将其输出FPGA配置引脚，以进行FPGA配置数据加载；另一步将其封装为UART时序数据，并输出至与CPLD相连的CCU外接的UART引脚。其中封装为UART时序数据的过程是：
根据CCU***外接的UART对应的时序所要求格式每获得预设数量的FPGA配置数据后，将预设数量的FPGA配置数据封装为UART时序数据，将UART时序数据输出至CCU外接的UART，实现在驱动加载FPGA配置数据的过程中同时根据UART的时序输出FPGA配置数据至CCU外接的UART。
在本实施例中UART时序数据的格式可以是：一帧UART时序数据包括：起始位、数据位、校验位和结束位，比如一帧UART时序数据的数据位位数为8，且8位数据位依次为：Bit0、Bit1、Bit2、Bit3、Bit4、Bit5、Bit6和Bit7，则在CPLD获取到总线(如localbus总线)上并行发送的预设数量的FPGA配置数据(如上述8位配置数据)后，将预设数量的FPGA配置数据转换为串行数据(即可封装在一帧UART数据中的数据)，然后依据上述UART时序数据的格式要求封装转换后的串行数据，并将封装后的串行数据通过其引脚输出至与其相连的CCU外接的UART引脚。
对于依据上述UART时序数据的格式要求封装转换后的串行数据的可行方式是：为转换后的串行数据添加起始位、校验位和结束位，得到一帧UART数据，如得到的UART数据为：起始位、转换后的8位串行数据、校验位和结束位，并将得到的UART数据通过其引脚输出至与其相连的CCU外接的UART引脚，从而记录驱动加载的FPGA配置数据，便于对FPGA配置数据的加载过程进行监测。
在这里需要说明的一点是：检测驱动需加载FPGA配置数据的可行方式是：在接收到预设数据的情况下，确定驱动需加载FPGA配置数据，其中预设数据可以自由商定，如可以是依次写入的0xaa，0x55，0xaa，0x55，0xaa，0x55，0xaa和0x55，在接收到这些数据后表明下一次写入的数据则是FPGA配置数据，则驱动会加载后续写入的FPGA配置数据。
104：在检测到CCU***完成FPGA配置数据加载，通过CPLD控制将记录有CPU的启动运行过程的启动运行日志输出至CCU***外接的UART，从而可以通过输出的启动运行日志对CPU的启动运行过程进行监控。
在本实施例中，检测CCU***完成配置数据加载可行方式是：在检测到配置数据的完成标志位切换为预设标志位，如完成标志位被拉高为1，则说明已完成配置数据的加载，比如若FPGA加载完成标志拉高，说明已完成FPGA配置数据的加载。
从上述技术方案可知，在检测到CCU***需加载配置数据的情况下，通过CCU***的CPLD将需加载的配置数据(如硬件配置字和FPGA配置数据等)以CCU***外接的通用异步收发传输器对应的时序输出至CCU***外接的通用异步收发传输器，而在检测到CCU***完成配置数据加载、且CCU***的CPU完成CPU外接的通用异步收发传输器初始化后，通过CPLD将记录有CPU的启动运行过程的启动运行日志输出至CCU***外接的通用异步收发传输器，实现对CCU***外接的通用异步收发传输器的时分复用，且通过输出至CCU***外接的通用异步收发传输器数据，如配置数据和启动运行日志可以对数据加载和CPU的启动运行过程进行监控，实现对启动加载流程中的问题的定位，从而降低研发及调试难度。
与上述方法实施例相对应，本发明实施例还提供一种数据监控装置，应用于CCU***中，其结构如图2所示，可以包括：第一控制单元11和第二控制单元12。
第一控制单元11，用于在检测到CCU***需加载配置数据的情况下，通过CCU***的CPLD将需加载的配置数据以CCU***外接的UART对应的时序输出至CCU***外接的UART。
在本实施例中，CCU***需加载的配置数据包括但不限于CCU***的CPU需加载硬件配置字和与CPLD相通信的驱动需加载FPGA配置数据。相对应的，第一控制单元11在检测到CCU***的CPU需加载硬件配置字的情况下，通过CPLD将硬件配置字以CCU***外接的UART对应的时序输出至CCU***外接的UART，以及在检测到CCU***的驱动需通过CPLD加载FPGA配置数据的情况下，通过CPLD将FPGA配置数据以CCU***外接的UART对应的时序输出至CCU***外接的UART。
具体的，第一控制单元11在检测到CPU需加载硬件配置字的情况下，根据CCU***外接的UART对应的时序所要求格式，通过CPLD每接收到预设数量的硬件配置字则将预设数量的硬件配置字封装为UART时序数据，并将该UART时序数据输出至CCU***外接的UART。
而在检测到驱动需加载FPGA配置数据的情况下，第一控制单元11通过CPLD获取与驱动相连的总线上并行传输的FPGA配置数据，并根据CCU***外接的UART对应的时序所要求格式，每获得预设数量的FPGA配置数据后，将预设数量的FPGA配置数据封装为UART时序数据，将UART时序数据输出至CCU***外接的UART。
第二控制单元12，用于在检测到CCU***完成配置数据加载、且CCU***的CPU完成CPU外接的UART初始化后，通过CPLD控制将记录有CPU的启动运行过程的启动运行日志输出至CCU***外接的UART。
从上述技术方案可知，在检测到CCU***需加载配置数据的情况下，通过CCU***的CPLD将需加载的配置数据(如硬件配置字和FPGA配置数据等)以CCU***外接的UART对应的时序输出至CCU***外接的UART，而在检测到CCU***完成配置数据加载、且CCU***的CPU完成CPU外接的UART初始化后，通过CPLD控制将记录有CPU的启动运行过程的启动运行日志输出至CCU***外接的UART，实现对CCU***外接的UART的时分复用，且通过输出至CCU***外接的UART数据，如配置数据和启动运行日志可以对数据加载和CPU的启动运行过程进行监控，实现对启动加载流程中的问题的定位，从而降低研发及调试难度。
本发明实施例还提供一种存储介质，存储介质上存储有计算机程序流，计算机程序流被执行时实现上述数据监控方法。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置类实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种数据监控方法，应用于主控时钟板***中，其特征在于，所述方法包括：
在检测到主控时钟板***需加载配置数据的情况下，通过所述主控时钟板***的复杂可编程逻辑器件将需加载的配置数据以所述主控时钟板***外接的通用异步收发传输器对应的时序输出至主控时钟板***外接的通用异步收发传输器；
在检测到主控时钟板***完成配置数据加载、且所述主控时钟板***的中央处理器完成中央处理器外接的通用异步收发传输器初始化后，通过复杂可编程逻辑器件控制将记录有所述中央处理器的启动运行过程的启动运行日志输出至主控时钟板***外接的通用异步收发传输器。
2.根据权利要求1所述的方法，其特征在于，所述在检测到主控时钟板***需加载配置数据的情况下，通过所述主控时钟板***的复杂可编程逻辑器件将需加载的配置数据以所述主控时钟板***外接的通用异步收发传输器对应的时序输出至主控时钟板***外接的通用异步收发传输器包括：
在检测到所述主控时钟板***的中央处理器需加载硬件配置字的情况下，通过所述复杂可编程逻辑器件将所述硬件配置字以所述主控时钟板***外接的通用异步收发传输器对应的时序输出至主控时钟板***外接的通用异步收发传输器；
在检测到与所述复杂可编程逻辑器件相通信的驱动需加载现场可编程门阵列配置数据的情况下，通过所述复杂可编程逻辑器件将所述现场可编程门阵列配置数据以主控时钟板***外接的通用异步收发传输器对应的时序输出至主控时钟板***外接的通用异步收发传输器。
3.根据权利要求2所述的方法，其特征在于，所述在检测到主控时钟板***的中央处理器需加载硬件配置字的情况下，通过所述复杂可编程逻辑器件将所述硬件配置字以所述主控时钟板***外接的通用异步收发传输器对应的时序输出至主控时钟板***外接的通用异步收发传输器包括：
在检测到所述中央处理器需加载硬件配置字的情况下，根据所述主控时钟板***外接的通用异步收发传输器对应的时序所要求格式，通过所述复杂可编程逻辑器件每接收到预设数量的硬件配置字则将所述预设数量的硬件配置字封装为通用异步收发传输器时序数据，并将该通用异步收发传输器时序数据输出至主控时钟板***外接的通用异步收发传输器。
4.根据权利要求2所述的方法，其特征在于，所述在检测到与所述复杂可编程逻辑器件相通信的驱动需加载现场可编程门阵列配置数据的情况下，通过所述复杂可编程逻辑器件将所述现场可编程门阵列配置数据以主控时钟板***外接的通用异步收发传输器对应的时序输出至主控时钟板***外接的通用异步收发传输器包括：
在检测到所述驱动需加载现场可编程门阵列配置数据的情况下，通过所述复杂可编程逻辑器件获取与所述驱动相连的总线上并行传输的现场可编程门阵列配置数据，并根据所述主控时钟板***外接的通用异步收发传输器对应的时序所要求格式，每获得预设数量的现场可编程门阵列配置数据后，将所述预设数量的现场可编程门阵列配置数据封装为通用异步收发传输器时序数据，将所述通用异步收发传输器时序数据输出至主控时钟板***外接的通用异步收发传输器。
5.根据权利要求2所述的方法，其特征在于，所述方法还包括：在接收到预设数据的情况下，确定所述驱动需加载现场可编程门阵列配置数据。
6.一种数据监控装置，应用于主控时钟板***中，其特征在于，所述装置包括：
第一控制单元，用于在检测到主控时钟板***需加载配置数据的情况下，通过所述主控时钟板***的复杂可编程逻辑器件将需加载的配置数据以所述主控时钟板***外接的通用异步收发传输器对应的时序输出至主控时钟板***外接的通用异步收发传输器；
第二控制单元，用于在检测到主控时钟板***完成配置数据加载、且所述主控时钟板***的中央处理器完成中央处理器外接的通用异步收发传输器初始化后，通过复杂可编程逻辑器件控制将记录有所述中央处理器的启动运行过程的启动运行日志输出至主控时钟板***外接的通用异步收发传输器。
7.根据权利要求6所述的装置，其特征在于，所述第一控制单元，具体用于在检测到所述主控时钟板***的中央处理器需加载硬件配置字的情况下，通过所述复杂可编程逻辑器件将所述硬件配置字以所述主控时钟板***外接的通用异步收发传输器对应的时序输出至主控时钟板***外接的通用异步收发传输器；
以及具体用于在检测到与所述复杂可编程逻辑器件相通信的驱动需加载现场可编程门阵列配置数据的情况下，通过所述复杂可编程逻辑器件将所述现场可编程门阵列配置数据以主控时钟板***外接的通用异步收发传输器对应的时序输出至主控时钟板***外接的通用异步收发传输器。
8.根据权利要求7所述的装置，其特征在于，所述第一控制单元，具体用于在检测到所述中央处理器需加载硬件配置字的情况下，根据所述主控时钟板***外接的通用异步收发传输器对应的时序所要求格式，通过所述复杂可编程逻辑器件每接收到预设数量的硬件配置字则将所述预设数量的硬件配置字封装为通用异步收发传输器时序数据，并将该通用异步收发传输器时序数据输出至主控时钟板***外接的通用异步收发传输器。
9.根据权利要求7所述的装置，其特征在于，所述第一控制单元，具体用于在检测到所述驱动需加载现场可编程门阵列配置数据的情况下，通过所述复杂可编程逻辑器件获取与所述驱动相连的总线上并行传输的现场可编程门阵列配置数据，并根据所述主控时钟板***外接的通用异步收发传输器对应的时序所要求格式，每获得预设数量的现场可编程门阵列配置数据后，将所述预设数量的现场可编程门阵列配置数据封装为通用异步收发传输器时序数据，将所述通用异步收发传输器时序数据输出至主控时钟板***外接的通用异步收发传输器。
10.一种存储介质，其特征在于，所述存储介质上存储有计算机程序流，所述计算机程序流被执行时实现如权利要求1至5任意一项所述的数据监控方法。
CN201810005520.XA 2018-01-03 2018-01-03 一种数据监控方法及装置 Active CN108235352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810005520.XA CN108235352B (zh) 2018-01-03 2018-01-03 一种数据监控方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810005520.XA CN108235352B (zh) 2018-01-03 2018-01-03 一种数据监控方法及装置

Publications (2)

Publication Number Publication Date
CN108235352A true CN108235352A (zh) 2018-06-29
CN108235352B CN108235352B (zh) 2021-05-18

Family

ID=62645119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810005520.XA Active CN108235352B (zh) 2018-01-03 2018-01-03 一种数据监控方法及装置

Country Status (1)

Country Link
CN (1) CN108235352B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1874252A (zh) * 2005-06-01 2006-12-06 华为技术有限公司 一种进行单板调试串口映射的***
CN101692210A (zh) * 2009-09-28 2010-04-07 中兴通讯股份有限公司 单板启动监控***及监控方法
US8732526B1 (en) * 2011-06-24 2014-05-20 Maxim Integrated Products, Inc. Single-wire data interface for programming, debugging and testing a programmable element
CN105634788A (zh) * 2014-11-28 2016-06-01 中兴通讯股份有限公司 一种单板及单板管理方法、***
CN106155706A (zh) * 2015-03-22 2016-11-23 联想(北京)有限公司 保存电子设备启动信息的***及方法
US20160358625A1 (en) * 2015-04-24 2016-12-08 Seagate Technology Llc Data Storage Component Test Deck

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1874252A (zh) * 2005-06-01 2006-12-06 华为技术有限公司 一种进行单板调试串口映射的***
CN101692210A (zh) * 2009-09-28 2010-04-07 中兴通讯股份有限公司 单板启动监控***及监控方法
US8732526B1 (en) * 2011-06-24 2014-05-20 Maxim Integrated Products, Inc. Single-wire data interface for programming, debugging and testing a programmable element
CN105634788A (zh) * 2014-11-28 2016-06-01 中兴通讯股份有限公司 一种单板及单板管理方法、***
CN106155706A (zh) * 2015-03-22 2016-11-23 联想(北京)有限公司 保存电子设备启动信息的***及方法
US20160358625A1 (en) * 2015-04-24 2016-12-08 Seagate Technology Llc Data Storage Component Test Deck

Also Published As

Publication number Publication date
CN108235352B (zh) 2021-05-18

Similar Documents

Publication Publication Date Title
CN108605056B (zh) 高速串行链路中的单向时钟信令
CN105051706B (zh) 用于具有pcie协议栈的低功率phy的操作的设备、方法和***
CN103684575B (zh) 一种基于嵌入式技术的数字中频测控平台
CN1972146A (zh) 一种无线数据采集与处理方法及其***
US7243173B2 (en) Low protocol, high speed serial transfer for intra-board or inter-board data communication
CN102360204A (zh) 基于FlexRay的分布式飞行控制计算机通信***及控制方法
CN106788566B (zh) 基于以太网物理层芯片速率连续可变的收发器及传输方法
US7630645B2 (en) Detecting an infrared transceiver type
CN107360584A (zh) 一种rru测试***和方法
CN104871510A (zh) 用于将mdio编码进sgmii传输中的装置和方法
CN104545902A (zh) 4段流水线数字信号处理器及采用其的无线片上***芯片
CN108170626A (zh) 一种1553b总线软件动态可配置方法
CN106411918A (zh) 一种基于fpga的多路hdlc‑uart转换***及方法
CN106776467B (zh) 用于命令接收***的spi flash控制芯片
CN108235352A (zh) 一种数据监控方法及装置
WO2021109638A1 (zh) 多天线通道装置及配置方法
CN104243246B (zh) 一种基于ZigBee技术的FlexRay总线测试与优化方法及装置
CN107623557A (zh) 与射频集成电路进行数字通信的基带集成电路及其设备
CN100594506C (zh) 一种内嵌计算机的数据上载传输扩展卡装置
CN110515879A (zh) 一种异步传输装置及其传输方法
CN108009096A (zh) 一种测试方法及终端
CN102594871B (zh) 一种数据封装方法、***、适配器及物联网中间件
US20080071959A1 (en) System and method for using network interface card reset pin as indication of lock loss of a phase locked loop and brownout condition
CN105353242A (zh) 用于导弹自动测试的差分测试信号监测模块及监测方法
CN1653708A (zh) 具信道导向连接的发送和接收装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20190418

Address after: 430205 No. 88, Academy of Posts Road, Hongshan District, Wuhan City, Hubei Province

Applicant after: Wuhan Hongxin Communication Technology Co., ltd.

Address before: 100085 No. 1 Building, No. 5 Hospital, Shangdi East Road, Haidian District, Beijing (Beacon Fire Science and Technology Building)

Applicant before: Beifang Fenghuo Tech Co., Ltd., Beijing

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201125

Address after: 430205 Hubei city of Wuhan province Jiangxia Hidden Dragon Island Tan lake two Road No. 1

Applicant after: Wuhan Hongxin Technology Development Co.,Ltd.

Address before: 430205, No. 88, postal academy road, Hongshan District, Hubei, Wuhan

Applicant before: Wuhan Hongxin Telecommunication Technologies Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant