CN105353242A - 用于导弹自动测试的差分测试信号监测模块及监测方法 - Google Patents

Abstract

用于导弹自动测试的差分测试信号监测模块及监测方法，涉及测试和信号监测领域。本发明为了解决现有的自动测试***对导弹的测试，缺少有效记录测试设备尤其是记录测试和被测信号的全过程的方式，从而对故障的快速定位具有局限性的问题。本发明电压调理电路用于采集被测设备与测试***间的被监测路径上的16路电压差分输入信号进行调理和滤波，输出16路电压模拟信号；A/D采集单元用于同步并行的对16路电压模拟信号进行连续采集，进行模/数转换后，输出16路电压数字信号；FPGA用于接收16路电压数字信号进行数据重组，发送重组后的电压信号，发送同步存储控制信号和掉电存储控制信号，还用于与上位机进行通信。它用于对导弹的监测。

Description

用于导弹自动测试的差分测试信号监测模块及监测方法

技术领域

本发明涉及用于导弹自动测试的差分测试信号监测模块及监测方法。属于测试和信号监测领域。

背景技术

随着导弹自动测试技术的发展，由传统的手动、半自动测试转变为自动测试，而自动测试***也经历了从VXI总线发展为更为紧凑的PXI总线、以及分布式的网络化总线。

自动测试***大大提高了测试速度和执行效率，然而对于导弹这类十分重要的被测对象来说，必须保证测试***在测试过程中始终处于正常、正确的工作状态，以免对被测对象带来损坏或不利影响。实际构建导弹自动测试***过程中，往往采用导弹模拟器的方式，在自动测试***对导弹测试之前，进行流程一致的自检，以检查接口、软件、和硬件等各种工作状态的正确性，确保测试的顺利、可靠进行。

这种测试前自检的方式，虽可在一定程度上降低测试风险、提升测试的可靠性和安全性，然而却无法完全避免在测试过程中，有效记录测试设备尤其是测试和被测信号的全过程，从而造成即便测试结果不合格，往往很难快速、直接定位是被测对象的问题，还是测试设备的问题，对快速诊断、快速故障定位带来很大的局限。

发明内容

本发明是为了解决现有的自动测试***对导弹的测试，缺少有效记录测试设备尤其是记录测试和被测信号的全过程的方式，从而对故障的快速定位具有局限性的问题。现提供用于导弹自动测试的差分测试信号监测模块及监测方法。

用于导弹自动测试的差分测试信号监测模块，它包括电压调理电路、A/D采集单元、FPGA、网络通信单元、一号DDR存储器、二号DDR存储器、一号CF卡和二号CF卡，

电压调理电路，用于采集被测设备与测试***间的被监测路径上的16路电压差分输入信号，将采集的16路电压差分输入信号进行调理和滤波，并输出16路电压模拟信号；

A/D采集单元，用于同步并行的对16路电压模拟信号进行连续的采集，并对采集的16路电压模拟信号进行模/数转换后，输出16路电压数字信号；

FPGA，用于接收16路电压数字信号进行数据重组，用于发送重组后的电压信号，用于发送同步存储控制信号和掉电存储控制信号，还用于与上位机进行通信；

DDR存储器，用于接收同步存储控制信号，根据同步存储控制信号，接收上电情况下重组后的电压信号并存储；

CF卡，用于接收掉电存储控制信号，根据掉电存储控制信号，接收掉电情况下重组后的电压信号并存储。

根据用于导弹自动测试的差分测试信号监测模块，

FPGA包括功能IP核、内嵌控制器IP核、网络控制IP核、一号内存控制IP核和二号内存控制IP核，

功能IP核，用于接收/发送16路电压数字信号；

内嵌控制器IP核，用于对接收的16路电压数字信号进行数据重组；用于发送重组后的16路电压数字信号，用于发送同步存储控制信号、掉电存储控制信号和流量控制信号；

网络控制IP核，包含MAC层模块，用于根据流量控制信号，在全双工模式下进行流量控制，实现MAC帧的发送/接收、MAC帧的封装/解包以及MAC帧的错误检测；还用于控制与上位机通信；

一号内存控制IP核，用于接收重组后的电压信号，当接收掉电存储控制信号时，发送掉电存储控制信号以及重组后的电压信号；

二号内存控制IP核，用于接收重组后的电压信号，当接收同步存储控制信号时，发送同步存储控制信号以及重组后的电压信号。

用于导弹自动测试的差分测试信号监测方法，其特征在于，它包括以下步骤：

用于采集被测设备与测试***间的被监测路径上的16路电压差分输入信号，将采集的16路电压差分输入信号进行滤波，并输出16路电压模拟信号的步骤；

用于对16路电压模拟信号进行连续的采集，并对采集的16路电压模拟信号进行模/数转换，输出16路电压数字信号的步骤；

用于接收16路电压数字信号进行数据重组，用于发送重组后的电压信号，用于发送同步存储控制信号和掉电存储控制信号，还用于与上位机进行通信的步骤；

用于根据接收的同步存储控制信号，在上电的情况下接收并存储重组后的电压信号的步骤；

用于根据接收的掉电存储控制信号，在掉电的情况下接收并存储重组后的电压信号的步骤。

本发明的有益效果为：采用电压调理电路采集被测设备与测试***间的被监测路径上的16路差分输入信号，并输出16路差分输入信号给A/D采集单元，模拟量16路隔离差分输入-32V～+32V，±10mV±0.1％×测量点，其中，最后三路提供时间测量功能0～30Min，±10mS±0.1％×测量点；A/D采集单元同步并行的对16路电压模拟信号进行连续的采集并对该信号进行转换，通过FPGA接收16路电压数字信号进行数据重组，发送重组后的电压信号，实现对测试状态和电压信号的监测，再通过FPGA与网络通信单元进行通信，根据网络命令启动监测功能，即按照设定好的采样速率对各信号接口进行监测采样，并将采样后得到的结果实时存储至数据存储单元，数据存储单元能够存储大量测试数据，且掉电不会丢失，保证***在下一次上电时，仍然能够读取到上一次测试的数据内容。上位机控制计算机也可以通过网络停止信号监测设备工作，将数据存储单元内的数据，通过网络上传至上位机，以供上位机处理，该***实现了对被测设备出现的故障的快速定位，在导弹自动测试***设备对导弹进行测试过程中，监测测试路径中的信号状态及可能存在的跳变，该***全过程记录测试过程信号激励和响应的状态，为故障诊断提供辅助手段，同时提供对关键信号持续的状态监测功能，并对测试***设备和被测对象不带来任何影响。

附图说明

图1为具体实施方式一所述的用于导弹自动测试的差分测试信号监测模块的原理框图；

图2为具体实施方式三所述的用于导弹自动测试的差分测试信号监测模块的原理示意图；

图3为量程选择电路与串并转换器和信号调理和滤波电路连接的电路关系图；

图4为信号调理和滤波电路与量程选择电路和模数转换器ADC电路连接的电路关系图；

图5为模数转换器ADC电路与信号调理和滤波电路和磁电隔离连接的电路关系图；

图6为具体实施方式一中CF卡的原理示意图。

具体实施方式

具体实施方式一：参照图1具体说明本实施方式，本实施方式所述的用于导弹自动测试的差分测试信号监测模块，它包括电压调理电路1、A/D采集单元2、FPGA3、DDR存储器4和CF卡5，

电压调理电路1，用于采集被测设备与测试***间的被监测路径上的16路电压差分输入信号，将采集的16路电压差分输入信号进行调理和滤波，并输出16路电压模拟信号；

A/D采集单元2，用于同步并行的对16路电压模拟信号进行连续的采集，并对采集的16路电压模拟信号进行模/数转换后，输出16路电压数字信号；

FPGA3，用于接收16路电压数字信号进行数据重组，用于发送重组后的电压信号，用于发送同步存储控制信号和掉电存储控制信号，还用于与上位机进行通信；

DDR存储器4，用于接收同步存储控制信号，根据同步存储控制信号，接收上电情况下重组后的电压信号并存储；

CF卡5，用于接收掉电存储控制信号，根据掉电存储控制信号，接收掉电情况下重组后的电压信号并存储。

本实施方式中，上位机控制计算机可通过网络与信号监测设备的FPGA进行通信，FPGA收到通信命令后，可根据网络命令启动监测功能，即按照设定好的采样速率对各信号接口进行监测采样，并将采样后得到的结果实时存储至数据存储区域，数据存储区能够存储大量测试数据，且掉电不会丢失，保证***在下一次上电时，仍然能够读取到上一次测试的数据内容。上位机控制计算机也可以通过网络停止信号监测设备工作，将数据存储区内的数据，通过网络上传至上位机，以供上位机处理。

本实施方式中，A/D采集单元采集到的电压数据缓冲存储至FPGA的内存单元中，FPGA的内存单元采用两片美国Micron公司生产的MT47H128M16RT-25EIT，存储空间为128M×16bit，通过不同的内存地址映射来区分/存储不同通道的数据。

CF卡是目前应用最广泛的存储卡，采用FLASH技术，是一种稳定的存储解决方案，不需要电池来维持其中的数据，对所保存的数据来说，CF卡比传统的磁盘驱动器安全性和保护性都要更高，与FPGA相结合使用，既利用了FPGA速度快、I/O丰富的特点，又利用了CF卡容量大、非易失性的特点。

内部控制器负责外部设备与内部Flash存储模块之间的数据交换。外部设备向CF卡写入数据时，首先将数据发送给控制器，在控制器的控制下将外部数据写入Flash存储模块。当外部设备从CF卡中读取数据时，控制器接到读取命令后首先将Flash存储模块中的数据取出存入内部缓存中，然后将数据再次输出给外部设备。内部控制器的存在避免了用户在与存储模块进行数据交换时的所要实现的复杂的通信协议，使得CF卡的的读/写控制逻辑得到简化。CF卡内部主要包含控制器和Flash模块两部分，其内部组成如图6CF卡内部的Flash存储模块大多应用NANDFlash作为存储介质，NANDFlash容量大，成本低，可以达到较高的数据存取速度。

CF卡支持三种工作模式：1PCCardI/O模式；2PCCardMemory模式和3TrueIDEIntegratedDeviceElectronics模式。其中PCCard模式完全符合PC机存储卡国际联合会PCMCIAPersonalComputerMemoryCardInternationalAssociation协议，TrueIDE模式则符合ATA/IDE协议。

PCCard模式和TrueIDE模式的选择通过第9脚ATA-SEL来选择。上电后，若该引脚为高电平，CF卡进入PCCard模式，若为低电平，则进入TrueIDE模式。当CF卡工作在PCCard模式下，通过修改内部的配置寄存器即可进入PCCardMemory模式或PCCardI/O模式。

以上三种工作模式中，TrueIDE模式下的硬件电路最为简单，只需使用3根地址线A[2:0]即可，其余8根地址线A[10:3]接地。在TrueIDE模式下，CF卡的控制逻辑也较为简单，当CF卡工作与此模式下时，PCMCIAPCCard的协议和配置均被禁用，用户无需配置PCMCIA协议中的Memory寄存器或是Attribute寄存器，只需通过3根地址线访问8个TaskFile寄存器即可实现对CF卡的控制。由于TrueIDE模式下CF卡电路简单，控制方便，设计中将CF卡配置成TrueIDE模式进行数据的存取。

上电后当CF卡进入TrueIDE工作模式下有三种数据传输模式，分别为PIO模式、MultiWordDMA模式和UltraDMA模式。在以上三种模式中，UltraDMA模式下数据传输速度最快。在PIO和MultiWordDMA模式下，数据存取速度最快的PIO-6和MultiWordDMA-4下尖峰速度均为25MB/s，平均存取速度根据各生产厂商的不同而存在差异。在UltraDMA模式下UltraDMA-4、UltraDMA-5和UltraDMA-6的尖峰速度分别为66MB/s、100MB/s和133MB/s，不同商家生产的CF卡平均传输速度也不一样。

外部控制器与CF卡进行数据传输时，每次向CF卡申请读/写的扇区数在1到256扇区之间。单次申请数据传输的扇区数越大，CF卡数据总线的利用率越高，数据传输速度也就越快所示。

具体实施方式二：参照图1具体说明本实施方式，本实施方式是对具体实施方式一所述的用于导弹自动测试的差分测试信号监测模块作进一步说明，本实施方式中，FPGA3包括功能IP核3-1、内嵌控制器IP核3-2、网络控制IP核3-3、一号内存控制IP核3-4和二号内存控制IP核3-5，

功能IP核3-1，用于接收/发送16路电压数字信号；

内嵌控制器IP核3-2，用于对接收的16路电压数字信号进行数据重组；用于发送重组后的16路电压数字信号，用于发送同步存储控制信号、掉电存储控制信号和流量控制信号；

网络控制IP核3-3，包含MAC层模块，用于根据流量控制信号，在全双工模式下进行流量控制，实现MAC帧的发送/接收、MAC帧的封装/解包以及MAC帧的错误检测；还用于控制与上位机通信；

一号内存控制IP核3-4，用于接收重组后的电压信号，当接收掉电存储控制信号时，发送掉电存储控制信号以及重组后的电压信号；

二号内存控制IP核3-5，用于接收重组后的电压信号，当接收同步存储控制信号时，发送同步存储控制信号以及重组后的电压信号。

本实施方式中，从图1和图2中可以看出，所有功能电路区均与FPGA相连接，因此FPGA的选用需要考虑到内部资源以及IO管脚资源是否满足要求，在设计中选用CYCLONE系列的EP3C120F780I7芯片，该芯片具有120万个逻辑单元，同时具有780个IO引脚，完全能够满足本设计需求。

网络通信功能区的功能主体是FPGA，设计中在FPGA内部采用了SOPC技术，在芯片内部集成了NIOSII处理器内核，使FPGA具备一定的运算能力和数据处理能力，同时采用SOPC技术能够很方便的与***器件进行集成，利用Altera公司提供的一系列成熟IP核，即可快速完成最小***搭建。

本设计中的网络控制IP核以及内存控制IP核就使用了Altera公司所提供的成熟IP核。

以太网控制器的FPGA设计工作主要包括以太网MAC子层的FPGA设计，MAC子层与上层协议的接口设计以及MAC与物理层以太网PHY芯片的MII接口设计。Altera提供的IP核提供标准的Avalon-MM接口，可直接通过操作Avalon总线实现对以太网控制器IP核的控制。使用NIOSII核更可以直接将网络控制器映射到内存空间来进行操作，大大简化了开发难度。

Altera提供的以太网控制器包含了MAC层网络控制IP核，MAC层模块网络控制IP核主要执行在全双工模式下的流量控制，MAC帧实现发送和接收功能，其主要操作有MAC帧的封装与解包以及错误检测，直接提供了到外部物理层器件的并行数据接口MII接口，物理层处理直接利用工业级PHY器件，主要开发均集中在MAC控制器上。

Altera公司的以太网MAC核默认支持的物理层器件有10/100Mbps的TI公司的DP83848C，且对该器件提供较完善的支持，开发难度很低，支持无缝连接。因此设计中采用TI公司的DP83848T作为PHY芯片。

设计中需要在***内部集成TCP/IP协议栈以完成网络通信功能，将使用大量***资源，为了使程序以及数据有更富裕的运行空间，设计中采用了两片16位的DDR2芯片，提供达2G的存储空间，使整个***能够很好的运行。DDR2芯片与FPGA直接连接，通过Altera公司提供的DDR2控制器IP核完成控制。

DDR2芯片采用美国Micron公司生产的MT47H128M16RT-25EIT，该型号DDR2芯片为84脚FBGA封装，工作温度范围为-40～+95℃，能够满足实际使用需求。

A/D采集单元主要实现的功能是实现16个通道同步并行的对电压信号进行连续的采集。

具体实施方式三：参照图2具体说明本实施方式，本实施方式是对具体实施方式一或具体实施方式二所述的用于导弹自动测试的差分测试信号监测模块作进一步说明，本实施方式中，电压调理电路1包括信号调理和滤波电路1-1和量程选择电路1-2；

量程选择电路1-2，用于根据开关控制信号对采集的被测设备与测试***间的被监测路径上的16路电压差分输入信号进行选择；

信号调理和滤波电路1-1，用于接收选择后的16路电压差分输入信号，对选择后的16路电压差分输入信号进行滤波，将滤波后的16路电压模拟信号发送。

本实施方式中，按照技术指标设计的16通道隔离A/D电路原理框图如图3、4和5所示。

输入模拟信号首先经过量程选择电路，对信号通道进行衰减/放大，然后经过信号调理和滤波电路，满足数模转换器ADC电路的输入要求后，由数模转换器ADC电路实现对模拟信号的采样，采样后的信号经过磁电隔离后输入到FPGA中，由FPGA完成对数据的重组之后，将数据存储到两个DDR存储器中。一次采集将采样1K个采样点，采集完1K个采样点后，将所有采样数据做均值，得到最终采样数据，此采样数据为最后存储到CF卡中的数据，待采集结束后，由网络将采集的数据传送至测试计算机。

AD采集单元的设计及存储单元的设计均由FPGA器件实现。由于本模块中每个通道都采用单独的DC-DC模块供电，且数模转换器ADC电路的控制信号，数据信号以及量程选择电路的控制信号都与控制FPGA进行了隔离，所以各个通道间是电气隔离的，从而保证了输入信号的隔离。

具体实施方式四：参照图2具体说明本实施方式，本实施方式是对具体实施方式三所述的用于导弹自动测试的差分测试信号监测模块作进一步说明，本实施方式中，A/D采集单元2包括磁电隔离器2-1、串并转换器2-2和模数转换器ADC电路2-3；

模数转换器ADC电路2-3，用于接收16路电压模拟信号，用于接收磁电隔离后的串行时钟信号和片选信号，用于根据磁电隔离后的串行时钟信号和片选信号把16路电压模拟信号转换为16路电压数字信号，用于发送16路电压数字信号；

串并转换器2-2，用于接收磁电隔离后的控制信号，用于把接收磁电隔离后的控制信号转换为开关控制信号，用于发送开关控制信号；

磁电隔离器2-1，用于接收串行时钟信号、片选信号、控制信号和16路电压数字信号，并对串行时钟信号、片选信号、控制信号和16路电压数字信号进行磁电隔离，用于输出磁电隔离后的时钟信号、片选信号、控制信号和16路电压数字信号。

本实施方式中，如图2所示，量程选择电路由衰减电路和程控仪器放大器AD8253组成。由R11、R9和R12组成衰减电路，根据电路中所示的阻值，整个输入阻抗为1200KΩ，大于1MΩ的输入阻抗要求，且分压比例为固定的2/3。输入信号的范围为-15V～+15V，分压后仪器放大器AD8253的输入范围为-10V～+10V，满足其输入范围的要求。仪器放大器AD8253的放大倍数可通过A0和A1程控，用户可以根据输入信号的范围，自由的选择1×、10×、100×和1000×的放大倍数。

本实施方式中，如图4所示，信号调理和滤波电路的核心是高精度高速运算放大器AD8021，本设计中该运算放大器采用反相放大接法。IAOUT1为图3中仪器放大器AD8253的输出，VREF为后面将要用到的ADC输出的2.5V参考电压，INPUT1为AD8021的输出，最终输入到ADC中。按照图3中的电路可以计算出：

$INPUT1=1.25V-\frac{1}{8}IAOUT1$

IAOUT1的范围为-10V～+10V，所以INPUT1的范围为0～2.5V，满足了ADC的输入范围要求。由R14和C8构成的RC低通滤波器对AD8253的输出进行低通滤波，其临界频率设计为50kHz。

具体实施方式五：参照图1具体说明本实施方式，本实施方式是对具体实施方式一、二或四所述的用于导弹自动测试的差分测试信号监测模块作进一步说明，它还包括以太网PHY芯片6，以太网PHY芯片4用于实现FPGA3与上位机间的网络通信。

具体实施方式六：参照图6具体说明本实施方式，本实施方式所述的用于导弹自动测试的差分测试信号监测方法，它包括以下步骤：

用于采集被测设备与测试***间的被监测路径上的16路电压差分输入信号，将采集的16路电压差分输入信号进行滤波，并输出16路电压模拟信号的步骤；

用于对16路电压模拟信号进行连续的采集，并对采集的16路电压模拟信号进行模/数转换，输出16路电压数字信号的步骤；

用于接收16路电压数字信号进行数据重组，用于发送重组后的电压信号，用于发送同步存储控制信号和掉电存储控制信号，还用于与上位机进行通信的步骤；

用于根据接收的同步存储控制信号，在上电的情况下接收并存储重组后的电压信号的步骤；

用于根据接收的掉电存储控制信号，在掉电的情况下接收并存储重组后的电压信号的步骤。

具体实施方式七：本实施方式是对具体实施方式六所述的用于导弹自动测试的差分测试信号监测方法作进一步说明，所述用于接收16路电压数字信号进行数据重组，用于发送重组后的电压信号，用于发送同步存储控制信号和掉电存储控制信号，还用于与上位机进行通信的步骤包括：

用于接收/发送16路电压数字信号的步骤；

用于对接收的16路电压数字信号进行数据重组，用于发送重组后的电压信号，用于发送同步动态控制信号、掉电控制信号和流量控制信号的步骤；

用于根据流量控制信号，在全双工模式下进行流量控制，实现MAC帧的发送/接收、MAC帧的封装/解包以及MAC帧的错误检测；还用于控制与上位机通信的步骤；

用于接收重组后的电压信号，当接收到同步动态控制信号时，发送同步存储控制信号以及重组后的电压信号的步骤；

用于接收重组后的电压信号，当接收到掉电控制信号时，发送掉电存储控制信号以及重组后的电压信号的步骤。

具体实施方式八：根据具体实施方式六所述的用于导弹自动测试的差分测试信号监测方法作进一步说明，所述用于采集被测设备与测试***间的被监测路径上的16路电压差分输入信号，将采集的16路电压差分输入信号进行滤波，并输出16路电压模拟信号的步骤包括：

用于根据开关控制信号对采集的被测设备与测试***间的被监测路径上的16路电压差分输入信号进行选择的步骤；

用于接收选择后的16路电压差分输入信号，对选择后的16路电压差分输入信号进行滤波，将滤波后的16路电压模拟信号发送的步骤。

具体实施方式九：根据具体实施方式六所述的用于导弹自动测试的差分测试信号监测方法作进一步说明，所述用于对16路电压模拟信号进行连续的采集，并对采集的16路电压模拟信号进行模/数转换，输出16路电压数字信号的步骤包括：

用于接收16路电压模拟信号，用于接收磁电隔离后的串行时钟信号和片选信号，用于根据磁电隔离后的串行时钟信号和片选信号把16路电压模拟信号转换为16路电压数字信号，用于发送16路电压数字信号的步骤；

用于接收磁电隔离后的控制信号，用于把接收磁电隔离后的控制信号转换为开关控制信号，用于发送开关控制信号的步骤；

用于接收串行时钟信号、片选信号、控制信号和16路电压数字信号，并对串行时钟信号、片选信号、控制信号和16路电压数字信号进行磁电隔离，用于输出磁电隔离后的时钟信号、片选信号、控制信号和16路电压数字信号的步骤。

Claims (9)

1.用于导弹自动测试的差分测试信号监测模块，其特征在于，它包括电压调理电路(1)、A/D采集单元(2)、FPGA(3)、DDR存储器(4)和CF卡(5)，

电压调理电路(1)，用于采集被测设备与测试***间的被监测路径上的16路电压差分输入信号，将采集的16路电压差分输入信号进行调理和滤波，并输出16路电压模拟信号；

A/D采集单元(2)，用于同步并行的对16路电压模拟信号进行连续的采集，并对采集的16路电压模拟信号进行模/数转换后，输出16路电压数字信号；

FPGA(3)，用于接收16路电压数字信号进行数据重组，用于发送重组后的电压信号，用于发送同步存储控制信号和掉电存储控制信号，还用于与上位机进行通信；

DDR存储器(4)，用于接收同步存储控制信号，根据同步存储控制信号，接收上电情况下重组后的电压信号并存储；

CF卡(5)，用于接收掉电存储控制信号，根据掉电存储控制信号，接收掉电情况下重组后的电压信号并存储。

2.根据权利要求1所述的用于导弹自动测试的差分测试信号监测模块，其特征在于，

FPGA(3)包括功能IP核(3-1)、内嵌控制器IP核(3-2)、网络控制IP核(3-3)、一号内存控制IP核(3-4)和二号内存控制IP核(3-5)，

功能IP核(3-1)，用于接收/发送16路电压数字信号；

内嵌控制器IP核(3-2)，用于对接收的16路电压数字信号进行数据重组；用于发送重组后的16路电压数字信号，用于发送同步存储控制信号、掉电存储控制信号和流量控制信号；

网络控制IP核(3-3)，包含MAC层模块，用于根据流量控制信号，在全双工模式下进行流量控制，实现MAC帧的发送/接收、MAC帧的封装/解包以及MAC帧的错误检测；还用于控制与上位机通信；

一号内存控制IP核(3-4)，用于接收重组后的电压信号，当接收掉电存储控制信号时，发送掉电存储控制信号以及重组后的电压信号；

二号内存控制IP核(3-5)，用于接收重组后的电压信号，当接收同步存储控制信号时，发送同步存储控制信号以及重组后的电压信号。

3.根据权利要求1或2所述的用于导弹自动测试的差分测试信号监测模块，其特征在于，

电压调理电路(1)包括信号调理和滤波电路(1-1)和量程选择电路(1-2)；

量程选择电路(1-2)，用于根据开关控制信号对采集的被测设备与测试***间的被监测路径上的16路电压差分输入信号进行选择；

信号调理和滤波电路(1-1)，用于接收选择后的16路电压差分输入信号，对选择后的16路电压差分输入信号进行滤波，将滤波后的16路电压模拟信号发送。

4.根据权利要求3所述的用于导弹自动测试的差分测试信号监测模块，其特征在于，A/D采集单元(2)包括磁电隔离器(2-1)、串并转换器(2-2)和模数转换器ADC电路(2-3)；

模数转换器ADC电路(2-3)，用于接收16路电压模拟信号，用于接收磁电隔离后的串行时钟信号和片选信号，用于根据磁电隔离后的串行时钟信号和片选信号把16路电压模拟信号转换为16路电压数字信号，用于发送16路电压数字信号；

串并转换器(2-2)，用于接收磁电隔离后的控制信号，用于把接收磁电隔离后的控制信号转换为开关控制信号，用于发送开关控制信号；

磁电隔离器(2-1)，用于接收串行时钟信号、片选信号、控制信号和16路电压数字信号，并对串行时钟信号、片选信号、控制信号和16路电压数字信号进行磁电隔离，用于输出磁电隔离后的时钟信号、片选信号、控制信号和16路电压数字信号。

5.根据权利要求1、2或4所述的用于导弹自动测试的差分测试信号监测模块，其特征在于，它还包括以太网PHY芯片(6)，以太网PHY芯片(4)用于实现FPGA(3)与上位机间的网络通信。

6.用于导弹自动测试的差分测试信号监测方法，其特征在于，它包括以下步骤：

用于采集被测设备与测试***间的被监测路径上的16路电压差分输入信号，将采集的16路电压差分输入信号进行滤波，并输出16路电压模拟信号的步骤；

用于对16路电压模拟信号进行连续的采集，并对采集的16路电压模拟信号进行模/数转换，输出16路电压数字信号的步骤；

用于接收16路电压数字信号进行数据重组，用于发送重组后的电压信号，用于发送同步存储控制信号和掉电存储控制信号，还用于与上位机进行通信的步骤；

用于根据接收的同步存储控制信号，在上电的情况下接收并存储重组后的电压信号的步骤；

用于根据接收的掉电存储控制信号，在掉电的情况下接收并存储重组后的电压信号的步骤。

7.根据权利要求6所述的用于导弹自动测试的差分测试信号监测方法，其特征在于，所述用于接收16路电压数字信号进行数据重组，用于发送重组后的电压信号，用于发送同步存储控制信号和掉电存储控制信号，还用于与上位机进行通信的步骤包括：

用于接收/发送16路电压数字信号的步骤；

用于对接收的16路电压数字信号进行数据重组，用于发送重组后的电压信号，用于发送同步动态控制信号、掉电控制信号和流量控制信号的步骤；

用于根据流量控制信号，在全双工模式下进行流量控制，实现MAC帧的发送/接收、MAC帧的封装/解包以及MAC帧的错误检测；还用于控制与上位机通信的步骤；

用于接收重组后的电压信号，当接收到同步动态控制信号时，发送同步存储控制信号以及重组后的电压信号的步骤；

用于接收重组后的电压信号，当接收到掉电控制信号时，发送掉电存储控制信号以及重组后的电压信号的步骤。

8.根据权利要求6所述的用于导弹自动测试的差分测试信号监测方法，其特征在于，所述用于采集被测设备与测试***间的被监测路径上的16路电压差分输入信号，将采集的16路电压差分输入信号进行滤波，并输出16路电压模拟信号的步骤包括：

用于根据开关控制信号对采集的被测设备与测试***间的被监测路径上的16路电压差分输入信号进行选择的步骤；

用于接收选择后的16路电压差分输入信号，对选择后的16路电压差分输入信号进行滤波，将滤波后的16路电压模拟信号发送的步骤。

9.根据权利要求6所述的用于导弹自动测试的差分测试信号监测方法，其特征在于，所述用于对16路电压模拟信号进行连续的采集，并对采集的16路电压模拟信号进行模/数转换，输出16路电压数字信号的步骤包括：

用于接收16路电压模拟信号，用于接收磁电隔离后的串行时钟信号和片选信号，用于根据磁电隔离后的串行时钟信号和片选信号把16路电压模拟信号转换为16路电压数字信号，用于发送16路电压数字信号的步骤；

用于接收磁电隔离后的控制信号，用于把接收磁电隔离后的控制信号转换为开关控制信号，用于发送开关控制信号的步骤；

用于接收串行时钟信号、片选信号、控制信号和16路电压数字信号，并对串行时钟信号、片选信号、控制信号和16路电压数字信号进行磁电隔离，用于输出磁电隔离后的时钟信号、片选信号、控制信号和16路电压数字信号的步骤。