CN108231719B - 引线框 - Google Patents

引线框 Download PDF

Info

Publication number
CN108231719B
CN108231719B CN201711293615.8A CN201711293615A CN108231719B CN 108231719 B CN108231719 B CN 108231719B CN 201711293615 A CN201711293615 A CN 201711293615A CN 108231719 B CN108231719 B CN 108231719B
Authority
CN
China
Prior art keywords
plating layer
lead frame
metal plate
etching
columnar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711293615.8A
Other languages
English (en)
Other versions
CN108231719A (zh
Inventor
大川内竜二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chang Wah Technology Co Ltd
Original Assignee
Oguchi Electric Materials Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oguchi Electric Materials Co ltd filed Critical Oguchi Electric Materials Co ltd
Publication of CN108231719A publication Critical patent/CN108231719A/zh
Application granted granted Critical
Publication of CN108231719B publication Critical patent/CN108231719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种引线框，对于利用通过在成为引线框基材的金属板形成PPF镀层之后通过蚀刻来加工引线框形状的方法所制造的QFN型的引线框而言，能够抑制制造成本的增加、制造效率的降低，并且能够防止PPF镀层的毛刺的折断。该引线框在金属板(1)形成划分成为内部连接端子或内部连接端子及焊盘的柱状部(2)的凹部(3)，在柱状部的上部形成有对柱状部的上部顺次层叠Ni、Pd、Au而成的镀层(4)，其中，柱状部的上部具有：直线部(21)；R部(22)，其位于相邻的直线部彼此之间，R部处的镀层的侧面比金属板的侧面最上部向横向突出，直线部中央处的镀层的侧面的横向的位置与金属板的侧面最上部的横向的位置大致相同。

Description

引线框
技术领域
本发明涉及一种引线框，其用于QFN型封装(Quad Flat Non-leaded Package)的制造。
背景技术
以面向移动设备为中心，半导体装置(封装)的小型化发展起来。并且，作为应对封装的小型化的要求的引线框，提出了在下侧形成外部连接端子的QFN型的引线框。
在这种引线框的端子中，例如如下述专利文献1所述，通常在成为基材的铜材的上表面形成通过顺次层叠Ni、Pd、Au而成的所谓的PPF(Pre Plating Flame)镀层。
专利文献1中记载的引线框是通过在成为引线框的基材的金属板上利用蚀刻等形成具有端子的引线框形状后顺次形成Ni、Pd、Au镀层而制造出的。
然而，在如专利文献1所述那样在形成引线框形状后形成镀层的制造方法中，在半导体元件、引线所连接的部位以外的不需要的部位(侧面)也实施昂贵的Pd镀敷、Au镀敷等贵金属镀敷，成本提高。
作为解决上述问题的引线框，本申请申请人提出了如下制造方法：如下述专利文献2所述，在金属板的与端子部相当的部位顺次实施Ni、Pd、Au镀敷而形成PPF镀层后，形成引线框形状。
然而，对于利用通过在成为引线框基材的金属板的规定部位顺次实施Ni、Pd、Au镀敷而形成PPF镀层之后通过蚀刻来加工引线框形状的方法所制造的引线框而言，如图4所示，存在有在蚀刻处理时Ni镀层也容易与基材一起被蚀刻规定量这样的问题。
若Ni层被蚀刻规定量，则Pd、Au镀层从未被蚀刻而残留的Ni镀层的周围突出规定量并形成毛刺，有时毛刺发生折断、形成缺口等，成为产生不良的原因，成为半导体装置的可靠性降低的主要原因。
然而，在下述专利文献3中记载了如下内容：对于利用通过在金属板的规定部位顺次实施Ni、Pd、Au镀敷而形成PPF镀层之后通过蚀刻来加工引线框形状的方法所制造的引线框而言，为了抑制由于Ni镀层的蚀刻而导致侧面方向的侵蚀，将Ni镀层形成为5μm～50μm的厚度。
现有技术文献
专利文献
专利文献1：日本特开2008-270512号公报
专利文献2：日本特许第4852802号公报
专利文献3：日本特开2012-49323号公报
发明内容
发明要解决的问题
然而，若如专利文献3所述的引线框那样，增加Ni镀层的厚度，则相应地材料的损耗增加，制造成本增加，并且Ni镀敷需要更多的时间，制造效率降低。
因此，本发明是鉴于上述问题而完成的，其目的在于提供一种引线框，对于利用通过在成为引线框基材的金属板形成PPF镀层之后通过蚀刻来加工引线框形状的方法所制造的QFN型的引线框而言，能够抑制制造成本的增加、制造效率的降低，并且能够防止PPF镀层的毛刺的折断、缺口。
用于解决问题的方案
为了达成上述目的，本发明的引线框在金属板形成有凹部，由该凹部划分出成为内部连接端子或内部连接端子及焊盘的柱状部，在所述柱状部的上部形成有层叠贱金属与贵金属而成的镀层，该引线框的特征在于，所述柱状部的上部具有：直线部；以及R部，其位于相邻的所述直线部彼此之间，所述R部处的所述镀层的侧面比所述金属板的侧面最上部向横向突出，所述直线部中央处的所述镀层的侧面形成为横向的位置与所述金属板的侧面最上部的横向的位置大致相同。
此外，在本发明的引线框中，优选所述R部处的所述镀层的侧面比所述金属板的侧面最上部向横向突出5μm～50μm。
此外，在本发明的引线框中，优选所述镀层是对所述柱状部的上部顺次层叠Ni、Pd、Au而成的，总厚度为5μm以下。
发明的效果
根据本发明，能够得到如下引线框，对于利用通过在成为引线框基材的金属板形成PPF镀层之后通过蚀刻来加工引线框形状的方法所制造的QFN型的引线框而言，能够抑制制造成本的增加、制造效率的降低，并且能够防止PPF镀层的毛刺的折断、缺口。
附图说明
图1是表示本发明的一实施方式的引线框的由凹部划分的柱状部的结构的图，图1的(a)是俯视图，图1的(b)是图1的(a)的A-A剖视图，图1的(c)是图1的(a)的B-B剖视图。
图2是表示形成于本发明的一实施方式的引线框的柱状部的上部及本发明的比较例的引线框的柱状部的上部的镀层的面的尺寸及形状和镀层的突出部的形成范围的说明图，图2的(a)～图2的(f)是分别表示形成于本发明的一实施方式的引线框的柱状部的上部的镀层的面的尺寸及形状和镀层的突出部的形成范围的俯视图，图2的(g)～图2的(i)是分别表示形成于比较例的引线框的柱状部的上部的镀层的面的尺寸及形状和镀层的突出部的形成范围的俯视图。
图3是表示本发明的一实施例的引线框的由凹部划分的柱状部的结构的照片的图像，图3的(a)是从斜上方表示柱状部的侧面的图像，图3的(b)是从横向表示构成柱状部的内部连接端子的R部的侧面的图像，图3的(c)是从横向表示内部连接端子的直线部的侧面的图像，图3的(d)是从横向表示构成柱状部的焊盘的R部的侧面的图像，图3的(e)是从横向表示焊盘的直线部的侧面的图像。
图4是示意性地表示在以往的利用在形成PPF镀层之后通过蚀刻来加工引线框形状的方法所制造的引线框的镀层中产生的问题的说明图，图4的(a)是表示蚀刻加工前的状态的图，图4的(b)是表示蚀刻加工后的状态的图。
图5是示意性地表示在本申请发明人导出本申请发明的试行错误的过程中，在镀层中产生的问题的说明图，图5的(a)是表示蚀刻加工前的状态的图，图5的(b)是表示蚀刻加工后的状态的图。
图6是表示本发明的比较例的引线框的由凹部划分的柱状部的结构的照片的图像，图6的(a)是从斜上方表示柱状部的侧面的图像，图6的(b)是从横向表示柱状部的侧面的图像，图6的(c)是放大表示图6的(b)的一部分的图像。
附图标记说明
1金属板、2柱状部、21直线部、22R部、3凹部、4镀层。
具体实施方式
在说明实施方式之前，对本发明的引线框的导出过程及其作用效果进行说明。
如上所述，若如专利文献2所述那样，在成为引线框基材的金属板的规定部位顺次实施Ni、Pd、Au镀敷而形成PPF镀层(参照图4的(a))之后，通过蚀刻来加工引线框形状，则在蚀刻处理时Ni镀层也容易与基材一起被蚀刻规定量。如图4的(b)所示，若Ni镀层被蚀刻，则Pd、Au镀层从未被蚀刻而残留的Ni层的周围突出规定量并形成毛刺，有时毛刺发生折断、形成缺口等，成为产生不良的原因。其结果，在使用该引线框进行制造的情况下，成为半导体装置的可靠性降低的主要原因。
此外，在如专利文献3所述那样增加Ni镀层的厚度的引线框中，与Ni镀层所具有的厚度相对应地材料的损耗增加，制造成本增加，并且Ni镀敷需要更多的时间，制造效率降低。
然而，作为为了解决Pd、Au镀层从未被蚀刻而残留的Ni镀层的周围突出规定量并形成毛刺，毛刺发生折断、形成缺口等，成为产生不良的原因的问题的、除了上述以外的对策，本申请发明人构想出如下方案，即，如图5的(a)所示，在成为引线框基材的金属板与层叠Ni、Pd、Au而成的镀层之间，作为阻挡对Ni镀层蚀刻的层而设置有相对于金属板的上表面顺次实施Au、Pd镀敷而构成的层，整体构成顺次层叠Au、Pd、Ni、Pd、Au而成的镀层。并且，在成为引线框基材的金属板的规定部位，从金属板侧顺次实施Au、Pd、Ni、Pd、Au镀敷而形成PPF镀层(参照图5的(a))之后，通过蚀刻来加工引线框形状，观察PPF镀层的蚀刻状态。
其结果，金属板被蚀刻，形成了划分作为内部连接端子或内部连接端子及焊盘的柱状部的凹部之后，镀层的背面(即，构成阻挡层的Au镀层的背面)未被蚀刻而残留。然而，阻挡层之上的Ni镀层的蚀刻从侧方进行，构成阻挡层的Au、Pd镀层和表面侧的Pd、Au镀层突出规定量而形成毛刺，毛刺发生了折断、形成了缺口。
此外，在上述对策中，由于增加用于形成构成阻挡层的Au、Pd镀层的镀敷工序，因此产生制造成本增加、制造效率降低的问题。
基于上述结果，本申请发明人针对能够抑制制造成本的增加、制造效率的降低，并且能够延缓Ni镀敷的蚀刻的进行的蚀刻方法，进一步反复进行了各种试行错误及考察研究。
反复进行试行错误及考察研究的结果是，发现镀层突出而形成的毛刺在遍及柱状部的整个周围时容易发生折断、形成缺口，但在断续形成时难以发生折断、形成缺口。
因此，本发明人考虑到，即使镀层突出而形成毛刺，但通过以使毛刺不在柱状部的整个周围连续形成的方式进行蚀刻，从而能够抑制毛刺的折断、缺口，以至导出本发明。
对于本发明的引线框而言，在金属板形成划分成为内部连接端子或内部连接端子及焊盘的柱状部的凹部，在柱状部的上部形成有顺次层叠Ni、Pd、Au而成的镀层，柱状部的上部具有：直线部；以及R部，其位于相邻的直线部彼此之间，R部处的镀层的侧面比金属板的侧面最上部向横向突出，直线部中央处的镀层的侧面形成为横向的位置与金属板的侧面最上部的横向的位置大致相同。
此外，在本申请发明中，直线部中央的镀层的侧面的横向的位置与金属板的侧面最上部的横向的位置“大致相同”是指，除了直线部中央的镀层的侧面的横向的位置与金属板的侧面最上部的横向的位置一致以外，还包含直线部中央的镀层的侧面从金属板的侧面最上部朝向横向突出5μm以下的长度的情况。
采用本发明的引线框，仅R部处的镀层的侧面比金属板的侧面最上部向横向突出，除此以外的直线部中央处的镀层的侧面基本不比金属板的侧面最上部向横向突出，不在整个周围连续形成向横向大幅突出的毛刺，将向横向大幅突出的毛刺的形成位置抑制在断续且最小范围内。由于直线部中央处的镀层的侧面被在大致相同的位置处残留的金属板加强，因此即使从金属板的侧面最上部向横向稍微突出而形成毛刺，也难以产生毛刺的折断、缺口。此外，由于R部处的镀层的侧面向横向突出而形成的毛刺通过与相邻于R部的两侧且被金属板加强的直线部的镀层相连接而被加强，因此难以发生毛刺的折断、缺口。
其结果，采用本发明的引线框，能够防止PPF镀层的毛刺的折断、缺口。
并且，不需要如专利文献3所述的引线框那样增加Ni镀层的厚度，此外，不需要如在本申请发明人导出本发明之前的阶段构想的引线框那样作为阻挡对Ni镀层蚀刻的层而设置从金属板侧顺次实施Au、Pd镀敷而构成的层，因此能够抑制制造成本的增加、制造效率的降低。
此外，优选的是，R部处的镀层的侧面形成为比金属板的侧面最上部向横向突出5μm～50μm的程度。
若为该程度的毛刺的突出量，则难以发生毛刺的折断、缺口。
此外，优选的是，层叠Ni、Pd、Au而成的镀层的总厚度为5μm以下。
这样一来，能够降低材料的损耗，能够更进一步抑制制造成本的增加、制造效率的降低。
上述本发明的引线框能够通过具有以下工序来制造：在铜板中的与成为内部连接端子或内部连接端子及焊盘的柱状部相当的部位顺次镀敷Ni、Pd、Au而形成镀层的工序；以及利用含有与铜具有亲和性的蚀刻抑制剂的蚀刻液，在铜板的镀层的周围实施半蚀刻而形成柱状部的工序。
在从铜板的上表面侧实施半蚀刻加工的情况下，若使用通常的蚀刻液，则从上表面侧向下表面侧顺次实施蚀刻处理，形成镀层的侧面在柱状部的整个周围向横向突出的形状的毛刺。
与此相对，若使用含有与铜具有亲和性的蚀刻抑制剂的蚀刻液，则成为在半蚀刻加工后将残留并成为内部连接端子或内部连接端子及焊盘的柱状部的铜板的上表面侧部分吸附有蚀刻抑制剂，该部分的蚀刻处理容易被抑制。并且，相对于柱状部的直线部的方向，根据与铜具有亲和性的蚀刻抑制剂的特性，侧面上部的蚀刻的进行变慢。另一方面，相对于位于相邻的直线部彼此之间的R部，由于沿两个不同的直线部的方向流动的蚀刻液的回绕的速度变快，与直线部相比难以吸附蚀刻抑制剂，因此侧面上部的蚀刻的进行速度比直线部快。其结果，形成如下引线框：柱状部中的R部的镀层的侧面比金属板的侧面最上部向横向突出，直线部中央处的镀层的侧面的横向的位置与金属板的侧面最上部的横向的位置大致相同并基本不突出。
因此，根据本发明，能够得到如下引线框：对于利用在成为引线框基材的金属板上形成PPF镀层之后通过蚀刻来加工引线框形状的方法所制造的QFN型引线框而言，能够抑制制造成本的增加、制造效率的降低，能够防止PPF镀层的毛刺的折断、缺口。
以下，说明本发明的实施方式。
图1是表示本发明的一实施方式的引线框的由凹部划分的柱状部的结构的图，图1的(a)是俯视图，图1的(b)是图1的(a)的A-A剖视图，图1的(c)是图1的(a)的B-B剖视图。图2是表示形成于本发明的一实施方式的引线框的柱状部的上部及本发明的比较例的引线框的柱状部的上部的镀层的面的尺寸及形状和镀层的突出部的形成范围的说明图，图2的(a)～图2的(f)是分别表示形成于本发明的一实施方式的引线框的柱状部的上部的镀层的面的尺寸及形状和镀层的突出部的形成范围的俯视图，图2的(g)～图2的(i)是分别表示形成于比较例的引线框的柱状部的上部的镀层的面的尺寸及形状和镀层的突出部的形成范围的俯视图。图3是表示本发明的一实施例的引线框的由凹部划分的柱状部的结构的照片的图像，图3的(a)是从斜上方表示柱状部的侧面的图像，图3的(b)是从横向表示构成柱状部的内部连接端子的R部的侧面的图像，图3的(c)是从横向表示内部连接端子的直线部的侧面的图像，图3的(d)是从横向表示构成柱状部的焊盘的R部的侧面的图像，图3的(c)是从横向表示焊盘的直线部的侧面的图像。
如图1的(a)～图1的(c)所示，本发明的一实施方式的引线框在金属板1形成有划分成为内部连接端子或内部连接端子及焊盘的柱状部2的凹部3。
在柱状部2的上部形成有对金属板1的上表面顺次层叠Ni、Pd、Au而成的镀层4。此外，优选镀层4的总厚度形成为5μm以下。
柱状部2的上部具有：直线部21；R部22，其位于相邻的直线部21彼此之间。R部22形成为R形状。
R部22的镀层4的侧面比金属板1的侧面最上部向横向突出5μm～50μm。
此外，直线部21的中央处的镀层4的侧面形成为横向的位置与金属板1的侧面最上部的横向的位置大致相同(即，镀层4的侧面从金属板1的侧面最上部向横向突出的长度在0μm～5μm的范围内，且金属板1不比镀层4向横向突出的位置)。
此外，形成于本实施方式的引线框的柱状部2的上部的镀层4的面至少具有两个直线边，并且，镀层4的面的两方向的尺寸中的、至少一方向的尺寸为0.3mm以上。
例如，在形成于柱状部2的上部的镀层4的面具有四个直线边且镀层4的面的两方向的尺寸均为0.3mm以上的情况下，如图2的(a)～图2的(c)所示，在金属板1形成有四个直线部21，四个直线部21的中央处的镀层4的侧面形成为横向的位置与金属板1的侧面最上部的横向的位置大致相同，不从金属板1的侧面最上部向横向突出，仅四个R部22处的镀层4的侧面从金属板1的侧面最上部向横向突出。此外，即使增大形成于柱状部2的上部的镀层4的面的尺寸，镀层4的突出部的形成范围及尺寸也基本不发生变化。并且，由于直线部21处的镀层4的侧面形成为横向的位置与金属板1的侧面最上部的横向的位置大致相同，因此没有向横向形成突出部的部位扩大。
此外，例如，在形成于柱状部2的上部的镀层4的面具有四个直线边且镀层4的面的两方向的尺寸中的一方向(图2中的箭头C方向)的尺寸为0.3mm以上、另一方向(图2中的箭头D方向)的尺寸小于0.3mm的情况下，如图2的(d)～图2的(f)所示，在镀层4的面的、成为0.3mm以上的尺寸的方向(箭头C方向)上，金属板1形成两个直线部21，两个直线部21的中央处的镀层4的侧面形成为横向的位置与金属板1的侧面最上部的横向的位置大致相同，不从金属板1的侧面最上部向横向突出，在两个直线部21之间形成直径较大的R部22，仅两个R部22处的镀层4的侧面从金属板1的侧面最上部向横向突出。此外，即使增大形成于柱状部2的上部的镀层4的面的0.3mm以上的一方向(箭头C方向)的边的尺寸，但只要另一方向(箭头D方向)的边小于0.3mm，则镀层4的突出部的形成范围及尺寸也基本不变化。并且，由于直线部21处的镀层4的侧面形成为横向的位置与金属板1的侧面最上部的横向的位置大致相同，因此没有向横向形成突出部的部位扩大。
此外，在镀层4的面的另一方向的尺寸为0.3mm以下的情况下，如图2的(d)～图2的(f)所示，在R部22的中央，镀层4的侧面从金属板1的侧面最上部向横向突出的长度减小。因此，根据另一方向的尺寸能够得到如下实施方式，即，在R部22的中央，镀层4的侧面形成为横向的位置与金属板1的侧面最上部的横向的位置大致相同，基本不从金属板1的侧面最上部向横向突出。在上述情况下，镀层4的突出部仅形成于四个角部。
此外，与本实施方式的引线框不同，在形成于柱状部2的上部的镀层4的面不具有直线边，例如，在整周范围内轮廓由曲线的边形成的情况下，镀层4的面的两方向的尺寸即使均为0.3mm以上，如图2的(g)～图2的(i)所示，在柱状部2的周围整体，镀层4的侧面从金属板1的侧面最上部向横向突出。此外，即使增大镀层4的面的尺寸，镀层4的突出部的形成范围及尺寸也基本不发生变化。
如上所述构成的本实施方式的引线框例如能够如下所述那样进行制造。此外，为了方便说明，省略在制造的各工序中实施的包含药液清洗、水清洗等的前处理、后处理等的说明。
首先，准备金属板1。使用铜材作为金属板1。铜材优选在通常的引线框中使用的高强度的材料，此外鉴于处理性等，厚度通常在100μm～200μm的范围内进行选择。
接着，在铜材的两个面层压干膜抗蚀剂。干膜抗蚀剂的种类、厚度不特别限定，通常使用感光部固化的负型干膜抗蚀剂。除此之外也可以是正型干膜抗蚀剂。此外也可以涂布液态的光致抗蚀剂。抗蚀剂的厚度由形成的图案的线宽、线间距离决定，通常使用厚度处于15μm～40μm的范围的抗蚀剂。
接着，将用于在规定的位置形成规定的形状的镀层的图案曝光于干膜抗蚀剂。这与通常的方法相同，使形成有图案的光掩模与干膜抗蚀剂紧贴，通过照射规定量的紫外线而将光掩模的图案曝光于干膜抗蚀剂。此时，成为搭载半导体元件这一面侧的表面侧与成为相反侧的外部连接端子的背面侧被区分开。
接着，进行显影，形成在铜材的两个面形成有规定形状的开口部的镀敷用的抗蚀剂掩模。
接着，利用电镀在镀敷用的抗蚀剂掩模的开口部顺次实施Ni、Pd、Au镀敷而形成镀层4。此外，镀层4的总厚度形成为5μm以下。
接着，除去镀敷用的抗蚀剂掩模。
接着，在表面侧形成覆盖所形成的镀层4的蚀刻用的抗蚀剂掩模，在背面侧形成覆盖整个面的蚀刻用的抗蚀剂掩模。该蚀刻用的抗蚀剂掩模的形成方法与上述镀敷用抗蚀剂掩模的形成中的干膜抗蚀剂的层压、曝光、显影相同。并且，以使半蚀刻处理后的、镀层4的R部22及直线部21的中央的各个侧面的横向的位置与铜板的侧面最上部的横向的位置关系形成为如上所述的位置关系的方式，形成以考虑了蚀刻量、曝光的位置偏移的大小设计的抗蚀剂掩模。
接着，从表面侧的抗蚀剂掩模开口部进行半蚀刻，形成划分柱状部2的凹部3。
在蚀刻液中，使用含有作为蚀刻抑制剂的与铜具有亲和性的氮、硫的氯化铜溶液。由此，成为在半蚀刻加工后将残留并成为内部连接端子或内部连接端子及焊盘的柱状部2的铜板的上面侧部分吸附有蚀刻抑制剂，该部分的蚀刻处理容易被抑制。并且，相对于柱状部2的直线部21的方向，根据与铜具有亲和性的蚀刻抑制剂的特性，针对作为金属板1的铜板的侧面上部的蚀刻的进行变慢。另一方面，相对于位于相邻的直线部21彼此之间的R部22，由于沿两个不同的直线部21的方向流动的蚀刻液的回绕的速度变快，与直线部21相比难以吸附蚀刻抑制剂，因此针对作为金属板1的铜板的侧面上部的蚀刻的进行比直线部21快。其结果，形成如下引线框：柱状部2中的R部22的镀层4的侧面比金属板1的侧面最上部向横向突出，直线部21的中央处的镀层4的侧面的横向的位置与金属板1的侧面最上部的横向的位置大致相同并基本不突出。
接着，剥离抗蚀剂掩模。由此得到本发明的一实施方式的引线框。
在使用本发明的一实施方式的引线框来制造半导体装置(封装)的情况下，使用芯片粘结膏(日文：ダイペースト)等将半导体元件搭载在形成于引线框的表面侧的柱状部2中的焊盘，将半导体元件和柱状部2中的内部连接端子引线键合。
接着，使用环氧树脂等对铜材的半导体元件搭载侧进行树脂密封。此时，密封树脂夹设于引线框的凹部3，将被划分的各个柱状部2固定。
接着，将形成于背面侧的镀层作为蚀刻掩模，对铜材进行蚀刻加工，使端子部独立。接着，利用切割等方法，按照各个的封装尺寸进行切断。
由此，得到封装。
采用本实施方式的引线框，仅R部22处的镀层4的侧面比金属板1的侧面最上部向横向突出，除此以外的直线部21的中央处的镀层4的侧面基本不比金属板1的侧面最上部向横向突出，不在整个周围连续形成向横向大幅突出的毛刺，将向横向大幅突出的毛刺的形成位置抑制在断续且最小范围内。由于直线部21的中央处的镀层4的侧面被在大致相同的位置处残留的金属板1加强，因此即使从金属板1的侧面最上部向横向稍微突出而形成毛刺，也难以产生毛刺的折断、缺口。此外，由于R部22处的镀层4的侧面向横向突出而形成的毛刺通过与相邻于R部22的两侧且被金属板1加强的直线部21的镀层4连接而被加强，因此难以发生毛刺的折断、缺口。
并且，不需要如专利文献3所述的引线框那样增加Ni镀层的厚度，此外，不需要如本申请发明人在导出本发明之前的阶段构想的引线框那样作为阻挡对Ni镀层蚀刻的层而设置从金属板侧顺次实施Au、Pd镀敷而构成的层，因此能够抑制制造成本的增加、制造效率的降低。
实施例
首先，作为金属板1，使用厚度为0.125mm的铜系合金材，在两个面层压干膜抗蚀剂。
接着，以规定的图案对两个面进行曝光、显影而形成使需要镀敷的部分开口的镀敷用的抗蚀剂掩模。
接着，在镀敷用的抗蚀剂掩模的开口部，利用电镀顺次镀敷Ni、Pd、Au而形成镀层4。
接着，剥离镀敷用的抗蚀剂掩模，在形成有镀层4的金属板1的两个面层压与上述相同的干膜抗蚀剂，在之后搭载半导体元件的表面侧，以覆盖所形成的镀层4的规定图案进行曝光并显影，从而形成蚀刻用的抗蚀剂掩模。此外，在相反面的背面侧形成覆盖整个面的蚀刻用的抗蚀剂掩模。
接着，将含有作为抑制剂的与铜具有亲和性的氮、硫的氯化铜溶液用作蚀刻液，以规定的喷压，从表面侧至大约80μm的深度为止进行半蚀刻数分钟，形成划分柱状部2的凹部3。
之后，剥离两个面的抗蚀剂掩模而得到本实施例的引线框(参照图3)。
在如上所述得到的本实施例的引线框中，成为内部连接端子的柱状部2的R部22(参照图3的(b))、成为焊盘的柱状部2的R部22(参照图3的(d))处的、各自的R部22处的镀层4的侧面比金属板1的侧面最上部向横向突出20μm左右。另一方面，在成为内部连接端子的柱状部2的直线部21(参照图3的(b))、成为焊盘的柱状部2的直线部21(参照图3的(d))处的、各自的直线部21的中央处的镀层4的侧面的横向的位置与金属板1的侧面最上部的横向的位置大致相同，即使向横向突出，最大突出5μm。
此外，在R部22中向横向突出的镀层4未发生折断、形成缺口。
比较例
作为比较例，使用形成与上述相同的抗蚀剂掩模的材料，在蚀刻加工中，作为蚀刻液，使用以往使用的氯化铁溶液，进行半蚀刻，并且在镀层的形成工序中，对金属板1顺次实施Au、Pd镀敷而形成Ni的阻挡层，之后，通过实施与上述相同的Ni、Pd、Au镀敷而形成镀层，除此之外，以与上述相同的步骤得到引线框(参照图6)。
在比较例的引线框中，镀层4的侧面在柱状部2的周围整体比金属板1的侧面最上部突出25μm以上。此外，从侧面对镀层4的Ni镀层进行了蚀刻。其结果，顺次层叠Au、Pd而形成的阻挡层和Ni镀层的上方的Pd、Au镀层在柱状部2的周围整体成为向横向突出的毛刺，并且毛刺的一部分发生了折断、形成有缺口。
产业上的可利用性
本发明的引线框在用于制造具有层叠贱金属和贵金属而成的镀层的QFN型封装(Quad Flat Non-leaded Package)的领域中是有用的，在除此之外的需要组装层叠贱金属和贵金属而成的表面安装型的密封树脂型半导体装置的领域中也是有用的。

Claims (3)

1.一种引线框，其在金属板形成有凹部，由该凹部划分出成为内部连接端子或内部连接端子及焊盘的柱状部，
在所述柱状部的上部形成有层叠贱金属与贵金属而成的镀层，
该引线框的特征在于，
所述柱状部的上部具有：直线部；以及凸状的圆弧部，其位于相邻的所述直线部彼此之间，
所述凸状的圆弧部处的所述镀层的侧面比所述金属板的侧面最上部向横向突出，
从横向上看，所述直线部中央处的所述镀层的侧面形成为位置与所述金属板的侧面最上部的位置大致相同。
2.根据权利要求1所述的引线框，其特征在于，
所述凸状的圆弧部处的所述镀层的侧面比所述金属板的侧面最上部向横向突出5μm～50μm。
3.根据权利要求1或2所述的引线框，其特征在于，
所述镀层是对所述柱状部的上部顺次层叠Ni、Pd、Au而成的，总厚度为5μm以下。
CN201711293615.8A 2016-12-09 2017-12-08 引线框 Active CN108231719B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-239640 2016-12-09
JP2016239640A JP6777365B2 (ja) 2016-12-09 2016-12-09 リードフレーム

Publications (2)

Publication Number Publication Date
CN108231719A CN108231719A (zh) 2018-06-29
CN108231719B true CN108231719B (zh) 2022-03-01

Family

ID=62489674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711293615.8A Active CN108231719B (zh) 2016-12-09 2017-12-08 引线框

Country Status (4)

Country Link
US (1) US10229871B2 (zh)
JP (1) JP6777365B2 (zh)
CN (1) CN108231719B (zh)
TW (1) TWI735704B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11855001B2 (en) * 2020-11-04 2023-12-26 Texas Instruments Incorporated Leadless leadframe and semiconductor device package therefrom

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0991119A1 (en) * 1997-06-06 2000-04-05 Matsushita Electronics Corporation Semiconductor device and method for manufacturing the same
CN1897789A (zh) * 1997-12-16 2007-01-17 株式会社日立制作所 半导体装置
CN1317762C (zh) * 2001-07-09 2007-05-23 住友金属矿山株式会社 引线框架及其制造方法
CN101218670A (zh) * 2005-08-10 2008-07-09 株式会社三井高科技 半导体器件及其制造方法
CN102265394A (zh) * 2008-12-24 2011-11-30 Lg伊诺特有限公司 多行引线框架的结构及其半导体封装及制造方法
US8089159B1 (en) * 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
CN102446775A (zh) * 2010-10-13 2012-05-09 矽品精密工业股份有限公司 无载具的半导体封装件及其制造方法
JP2012176549A (ja) * 2011-02-25 2012-09-13 Dainippon Printing Co Ltd 突起版胴の製造方法
CN103367300A (zh) * 2012-03-27 2013-10-23 新光电气工业株式会社 引线框、半导体装置以及引线框的制造方法
JP2015179758A (ja) * 2014-03-19 2015-10-08 Ｓｈマテリアル株式会社 半導体装置用リードフレーム及びその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
US6548328B1 (en) * 2000-01-31 2003-04-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
JP4852802B2 (ja) 2001-06-19 2012-01-11 住友金属鉱山株式会社 リードフレーム
JP2004175839A (ja) * 2002-11-25 2004-06-24 Toppan Printing Co Ltd 金属材料のエッチング液及びエッチング方法
CN100531526C (zh) * 2003-01-17 2009-08-19 凸版印刷株式会社 金属光蚀刻制品及该制品的制造方法
DE112005001661T5 (de) * 2004-07-15 2007-05-31 Dai Nippon Printing Co., Ltd. Halbleitervorrichtung, Substrat zum Herstellen einer Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP2007051336A (ja) * 2005-08-18 2007-03-01 Shinko Electric Ind Co Ltd 金属板パターン及び回路基板の形成方法
US20080079127A1 (en) * 2006-10-03 2008-04-03 Texas Instruments Incorporated Pin Array No Lead Package and Assembly Method Thereof
JP4270282B2 (ja) * 2007-01-23 2009-05-27 セイコーエプソン株式会社 半導体装置の製造方法
JP4978294B2 (ja) 2007-04-20 2012-07-18 株式会社デンソー 半導体装置およびその製造方法
US7875988B2 (en) * 2007-07-31 2011-01-25 Seiko Epson Corporation Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same
US8115285B2 (en) * 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
JP5195647B2 (ja) * 2009-06-01 2013-05-08 セイコーエプソン株式会社 リードフレームの製造方法及び半導体装置の製造方法
WO2011026261A1 (en) * 2009-09-02 2011-03-10 Tunglok Li Ic package and method for manufacturing the same
JP2011060934A (ja) * 2009-09-09 2011-03-24 Mitsui High Tec Inc リードフレーム及び半導体装置の製造方法
US8415205B2 (en) * 2010-01-12 2013-04-09 Stats Chippac Ltd. Integrated circuit packaging system with lead interlocking mechanisms and method of manufacture thereof
TWI527175B (zh) * 2010-04-28 2016-03-21 先進封裝技術私人有限公司 半導體封裝件、基板及其製造方法
JP2012049323A (ja) 2010-08-26 2012-03-08 Mitsui High Tec Inc リードフレーム及びこれを用いた半導体装置並びにその製造方法
JP5626785B2 (ja) * 2010-09-27 2014-11-19 Ｓｈマテリアル株式会社 半導体素子搭載用リードフレームおよびその製造方法
US20120119342A1 (en) * 2010-11-11 2012-05-17 Mediatek Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US8513788B2 (en) * 2011-12-14 2013-08-20 Stats Chippac Ltd. Integrated circuit packaging system with pad and method of manufacture thereof
JP6138496B2 (ja) * 2013-01-18 2017-05-31 Ｓｈマテリアル株式会社 半導体素子搭載用基板及び半導体装置
US9111952B2 (en) * 2013-03-13 2015-08-18 Freescale Semiconductor, Inc. Semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0991119A1 (en) * 1997-06-06 2000-04-05 Matsushita Electronics Corporation Semiconductor device and method for manufacturing the same
CN1897789A (zh) * 1997-12-16 2007-01-17 株式会社日立制作所 半导体装置
CN1317762C (zh) * 2001-07-09 2007-05-23 住友金属矿山株式会社 引线框架及其制造方法
CN101218670A (zh) * 2005-08-10 2008-07-09 株式会社三井高科技 半导体器件及其制造方法
US8089159B1 (en) * 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
CN102265394A (zh) * 2008-12-24 2011-11-30 Lg伊诺特有限公司 多行引线框架的结构及其半导体封装及制造方法
CN102446775A (zh) * 2010-10-13 2012-05-09 矽品精密工业股份有限公司 无载具的半导体封装件及其制造方法
JP2012176549A (ja) * 2011-02-25 2012-09-13 Dainippon Printing Co Ltd 突起版胴の製造方法
CN103367300A (zh) * 2012-03-27 2013-10-23 新光电气工业株式会社 引线框、半导体装置以及引线框的制造方法
JP2015179758A (ja) * 2014-03-19 2015-10-08 Ｓｈマテリアル株式会社 半導体装置用リードフレーム及びその製造方法

Also Published As

Publication number Publication date
JP6777365B2 (ja) 2020-10-28
US10229871B2 (en) 2019-03-12
US20180166368A1 (en) 2018-06-14
TW201824487A (zh) 2018-07-01
CN108231719A (zh) 2018-06-29
TWI735704B (zh) 2021-08-11
JP2018098299A (ja) 2018-06-21

Similar Documents

Publication Publication Date Title
JP6662400B2 (ja) 発光装置
JP5626785B2 (ja) 半導体素子搭載用リードフレームおよびその製造方法
US10201917B2 (en) Lead frame
US11810842B2 (en) Side-solderable leadless package
KR20150130265A (ko) 반도체 소자 탑재용 리드 프레임 및 그 제조방법
TW201732959A (zh) 導線架、電子零件裝置及其製造方法
US20180240739A1 (en) Lead frame
CN108701658B (zh) 半导体元件承载用基板、半导体装置及光半导体装置及其制造方法
CN108231719B (zh) 引线框
WO2014080746A1 (ja) 半導体素子搭載用基板及びその製造方法
JP2020053420A (ja) リードフレーム及びリードフレームの製造方法
JP2016021515A (ja) 半導体装置用リードフレーム及びその製造方法
US10818579B2 (en) Lead frame and electronic component device
JP6828959B2 (ja) リードフレームおよびその製造方法
JP6138496B2 (ja) 半導体素子搭載用基板及び半導体装置
KR20160068511A (ko) 인쇄회로기판 및 그 제조방법
JP2012146782A (ja) 半導体素子搭載用リードフレームの製造方法
KR20190010603A (ko) 다열형 반도체 장치용 배선 부재 및 그 제조 방법
JP6615654B2 (ja) 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法
JP6156745B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP6606333B2 (ja) 半導体装置および半導体装置の製造方法
JP2018018864A (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP5943386B2 (ja) リードフレーム及びその製造方法
JP2005223045A (ja) 集合基板の製造方法及びそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180710

Address after: Japan Kagoshima

Applicant after: Oguchi Electric Materials Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: SH MATERIALS CO.,LTD.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231207

Address after: The road development processing zone Kaohsiung city Taiwan China No. 24

Patentee after: CHANG WAH TECHNOLOGY Co.,Ltd.

Address before: Japan Kagoshima

Patentee before: Oguchi Electric Materials Co.,Ltd.